JPS6181080A - 符号化処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 五亙盆駄 本発明は、高速処理用ランレングス符号化処理装置に関
する。

皿米呈亙 第５図は９本出願人が先に提案した符号化処理装置の一
例を説明するための構成図で、図中、１はシリアルに入
力する被符号化データをパラレルに変換して共通バス２
に乗せＤＭＡ　（ダイレクトメモリアクセス）転送を可
能とするためのインタフェース部、３はシステム全体を
制御するＣＰＵ（演算処理装置）、４はＣＰＵ３のシス
テムメモリと符号化前データのバッファメモリの２つを
兼用するメモリ部、５はランレングス符号化、復号化を
行なう符号化と復号化装置（以下、ＤＣＲと言う）で、
スキャナ等の図示しないデータ発生装置からシリアルに
入力する被符号化データはインタフェース部１でパラレ
ルデータに変換されて共通バス２を介し、メモリ部４に
１単位（ファクシミリでは１ライン）毎に転送される。

この転送には高速化が要求されるため、バイト毎にＣＰ
Ｕ３の介入を必要としないＤＭＡ転送が利用される。

このとき、メモリ部４はバッファメモリ分として。

例えば６にバイト分即ちファクシミリの場合はＢ４サイ
ズ幅のデータ（２０４８ビツト）で２４ライン分が用意
されている。このバッファメモリはＣＰＵ３によりＦ　
Ｉ　Ｆ　Ｏ（ＦＡＳＴ　ＩＮ　ＦＡＳＴ　０ＵＴ）的に
制御され、被符号化データがインタフェース部１から入
ってきた順に１単位毎にＤＣＲ５へ転送される。このと
きの転送もまたＤＭＡ転送を利用して行なわれる。

ＤＣＲ５はこの入力データを符号化して出力するが、こ
の符号化データのピット数は被符号化データの内容によ
って異なり、被符号化データ１ビツトに対する符号化の
処理速度が変化する。この処理速度の変化に伴って、イ
ンタフェース部ｌからＤＣＲ５へのデータ伝道時間間隔
が変化する。従って、図示しないデータ発生装置からイ
ンタフェース部へのデータ入力速度が一定とすると、メ
モリｌト　　　　　　部４のバッファメモリのデータ蓄
積量が変化する。

（今、ＤＣＲ５での符号化処理速度がインタフェース部
ｌからの被符号化データ入力速度よりも遅くなると、メ
モリ部４のバッファメモリのデータ蓄積量が徐々に増し
てくる。この状態をＣＰＵ３が監視し、一定量（例えば
前記例の２４ライン分のバッファメモリの場合は２０ラ
イン）を越えたとき、ＤＣＲ５にバッファニアオーバー
フロー信号を出し、これを通知する。このときのＣＰＵ
３によるバッファメモリのデータ蓄積量の検出は、ＤＭ
Ａ転送の区切り毎に使用アドレスを調べることにより容
易に実施できる。ＤＣＲ５はその信号を受は取ると、そ
の時点又は一定の区切り、あるいは、１単位終了時から
符号化を止め、被符号化データをそのまま出力する。

このときのＤＣＲ５での処理速度をインタフェース部１
からメモリ部４へのデータ入力速度より速くしておけば
、バッファメモリの蓄積データは減る方向に働き、二定
値（例えば前記例の２４ライン分の″ラフアメモリの場
合は１５ライン）より　　　１少なくなったとき、ＣＰ
Ｕ３はＤＣＲ５に先に出　　　　□代 したバッファニアオーバーフロー信号の解除を通知する
。これにより、ＤＣＲ５は再び通常の符号化処理に戻る
。

このようにして、バッファメモリのデータ蓄積状態を監
視し、ＤＣＲ５での符号化処理の実行、停止を制御する
ことにより、インタフェース部１からメモリ部４ヘデー
タが渋滞することなく流すことができ、従って、スキャ
ナ等のデータ発生装置を連続動作させることができ、効
率良く使用することができるようになる。また、これと
同時に。

ＤＣＲ５から出力される１単位分のデータビット数は、
従来同様、その殆どが被符号化データビット数以下とな
り、効゛率の良い伝送処理が可能となる。

しかしながら、上記符号化処理装置は、′　（イ）、符
号化装置自身が被符号化データ出力の処理（データライ
ンの切替え等）を行なわなければならないため、符号化
装置が複離になる（（１：ＰＵが行えばデータの切替え
は簡単になる）。

（ロ）、符号化データの出力が被符号化データの入力と
は別の所になっているが、符号化データと同じバスに乗
せた方が符号化データの管理も同−ＣＰ、Ｕでできるの
で、システムの汎用性が向上し、ハードウェアが簡単に
なる。

（ハ）、上記（ロ）のように符号化装置への入出力を一
本化した時、被符号化データの出力時も符号化装置が関
係すると高速化が半減するので、被符号化データの出力
モードになった時には、バッファメモリの蓄積量を迅速
に減少させるためにより高速に行う必要がある。

目　　　　　的 本発明は、上述のごとき実情に鑑みてなされたもので。

（イ）、被符号化データの入力を待たせる事なく一定の
スピードで符号化出力を可能とする符化処理システム。

（ロ）、符号化したために逆にデータ量が多くなるよう
な単位ブロックに対しては、符号化しないで被符号化デ
ータのまま出力する事によって効率のよい符号化（冗長
度抑圧）を行なう符号化処理システム。

（ハ）、上記（イ）、（ロ）の達成に対して従来技術よ
り簡単化し、かつ、スピードアップを計ることのできる
符号化処理システム。

を達成することを目的としてなされたものである。

豆−一双 本発明は、上記目的を達成するため、ｍ符号化データを
入力する入力手段と、前記入力された被符号化データを
蓄えるバッファメモリと、被符号化データをランレング
ス符号化する符号化手段と、前記バッファメモリのデー
タ蓄積量を監視し、該バッファメモリの蓄積量が所定量
以内の時には、前記バッファメモリに蓄えられた被符号
化データを単位ブロックごとに取り出して前記符号化手
段に送出するとともに符号化手段に指令を出し符号化さ
せ、前記バッファメモリのデータ蓄積量が所定量を越え
た時には、前記符号化手段が現ブロックの符号化及びそ
の出力終了を待って次のブロックより直接被符号化デー
タのまま出力させる制御手段を備えて成ることを特徴と
したものである。

以下、本発明の実施例に基づいて説明する。

第１図は、本発明の一実施例を説明する為のブロック図
で、本実施例では符号化データの出力光を蓄積記録部と
しているが、これはデータの転送を全てＤＭＡ転送とし
ている為、出力光をはっきりさせた方が説明上都合がよ
いからである６また。

蓄積記録部は言う迄もなく符号化して冗長度抑圧したフ
ァクシミリ画データを複数ページ蓄積できるものである
。

第１図において、１１は入力インタフェース部で、これ
はスキャナからのデータ、あるいは相手機より受信した
データ（受信したデータは図示しない別の符号化、復号
化装置にて一旦元のく符号化されていない〉画データに
戻されている）をバス１２に果せる為のものである。１
２はシステムバスで、ユニット間のコマンド・データの
転送は全てこのシステムバス経由で行なわれる。１３は
システム全体を制御し、かつシステム間のデータの流れ
を制御する制御部、１４は制御部１３のシステムメモリ
と符号化前データのバッファメモリの２つを兼用するメ
モリ部、１５はランレグス符回路、復号化をイテう符号
化、復号化装置（以下、ＤＣＲという）、１６は符号化
データの出力光である蓄積記録部である。

第２図は、第１図の制御部１３の構成をメモリ部１４を
含めて表わしたもので、１２はシステムバス、１７はラ
ンダムアクセスメモリ（ＲＡＭ）、１８はリードオンリ
ーメモリ（ＲＯＭ）、１９はＤＭＡコントローラ、２０
はＣＰＵである。第１図のメモリ部１４は第２図のラン
ダムアクセスメモリ１７に構成されている６又、ＤＭＡ
コントローラ１９はインテル社製８２４７等のＬＳＩが
用いられ、図示のＤＭＡ転送は次の４チヤンネルを思定
している。

（イ）、入力インタフェース部→　メモリ部（ロ）、メ
モリ部→符回路、復号化装置（ハ）、符号化、復号化装
置→蓄積記録部（ニ）、メモリ部→菩積記録部 以上の構成で、スキャナ等の図示しないデータ発生装置
から入力する被符号化データはインタフェース部１１、
共通バス１２を介し、メモリ部１４に１単位（ファクシ
ミリでは■ライン）毎に転送される。この転送には高速
化が要求されるため、バイト毎に制御部１３の介入を必
要としないＤＭＡ転送が利用される。このとき、メモリ
部１４はバッファメモリ分として、例えば６にバイト分
即ちファクシミリの場合はＢ４サイズ幅のデータ（２０
４８ビツト）で２４ライン分が用意されている。このバ
ッファメモリは制御部１３によりＦＩＦ　Ｏ（ＦＡＳＴ
　ＩＮ　ＦＡＳＴ　０ＵＴ）的に制御され、被符号化デ
ータがインタフェース部１１から入ってきた順に１単位
毎にＤＣＲ１５へ転送される。このときの転送もまたＤ
ＭＡ転送を利用して行なわれる。

ＤＣＲ１５はこの入力データを符号化して出力するが、
この浮号化データのビット数は被符号化データの内容に
よって異なり、被符号化データ１ビツトに対する符号化
の処理速度が変化する。この処理速度の変化に伴って、
インタフェース部１■からＤＣＲ１５へのデータ転送時
間間隔が変化する。従って１図示しないデータ発生装置
からインタフェース部１１へのデータ入力速度が一定と
すると、メモリ部１４のバッファメモリのデータ蓄積量
が変化する。

今、ＤＣＲＩ５での符号化処理速度がインタフェース部
１１からの被符号化データ入力速度よりも早く、メモリ
部１４のバッファメモリのデータ蓄積量が一定量以下（
例えば前記例の２４ライン分のバッファメモリの場合は
２０ライン以下）の場合には、制御部１３はＤＣＲ１５
に対し、ラインごとに符号化実施のコマンドを出し、同
時にメモリ→符号化・復号化装置のＤ　Ｍ　Ａ、符号化
・復号化装置→蓄積記録部のＤＭＡを起動して符号化の
処理を行う。

第３図は、上記の場合のデータの状態を示す図で、図中
の番号の書かれている部分は１ライン分に相当する被符
号化データ及び符号化データであ糎　　　　　　リ、左
下り斜線部分Ａはラインの区切りを表わす！：　　　　
　　符号である６なお、第３図において、被符号化デー
タと符号化データの長さが同じ長さであるのは時間的な
表現をしているためだけであって、実際には中の密度（
バイト数）は異っている。

次に、ＤＣＲ１５での符号化処理速度がインクフェース
部１１からの被符号化データの入力速度よりも遅くなっ
た時には、メモリ部１４のバッファメモリのデータ蓄積
量が徐々に増してくる。この状態は制御部１３１こより
監視されていて、一定量（例えば２４ライン分のバッフ
ァメモリの場合は２０ライン）を越えた時には、制御部
１３は非符号化データを符号化データとして出力するモ
ードに移行する為、現ラインの符号化処理の終了を待っ
て、今度はメモリ部→積記録部のＤＭＡを起動させる。

この時、制御部１３はＤＣＲ１５へ何も通知する必要は
ない。なぜなら、符号化する場合のみラインごとに通知
するようになっているからである。

ｉ４［１＋“′″２°（７）＊　＊　（７）％−９（７
）’ｕ　１ａ　ｋ　ｙ邦　　１・で、図中の番号１２の
時点がバッファメモリのデータ蓄積量が一定量を越えた
時であり、又、・の時　　　　１点が逆に一定量以内に
戻った時である。又、図中、右下り斜線部分Ｂは符号化
データが非圧縮モードを表わす符号である。ラインの区
切りを表わす符号及び非圧縮モードを表わす符号は、第
３図、第４図のいずれの場合もＤＭＡ転送に先立って制
御部Ｉ３により作られ、蓄積符号化データあるいはライ
ンの区切りを表わす符号に不足（１バイトに満たない）
が生じる時が考えられるが、この時にはフィルピットと
して′″Ｏ″′がつめられる。なお、以上に示した実施
例では符号化データの出力光を蓄積記録部としているが
、これに限らず送信データとすることも可能である事は
言う迄もない。

効　　　果 以上の説明から明らかなように１本発明によると、 （イ）、ＣＰＵによってデータラインの切替えを行うよ
うにしたので、符号化装置を簡単化することができ、ま
た、データの切替えも簡単に行うことができる。

（ロ）、符号化データの出力を被符号化データの入力と
同じバスに果せるようにしたので、符号化データの管理
を同一のＣＰＵで行うことができ、従って、汎用性が向
上し、ハードウェアが藺単になる。

（ハ）、バッファメモリのデータ蓄積量が所定量を越え
た時には１次のブロックより被符号化データのまま出力
させるようにしたので、より迅速な処理が可能になる。

等の利点がある。

【図面の簡単な説明】

第１図は１本発明の一実施例を説明するための電気的ブ
ロック線図、第２図は、第１図の制御部１３の構成をメ
モリ部１４を含めて表わした電気的ブロック線図、第３
図及び第４図は、それぞれデータの状態を示す図、第５
図は、従来の符号化処理装置の例を説明するための電気
的ブロック線図である。　　− １１・・入力インタフェース、１２・・・システムバス
、１３　・制御部、１４・・メモリ部、１５・・・ＤＣ
Ｒ１１５−５積記録部、ｌ　７−ＲＡＭ、１８・　ＲＯ
Ｍ、１９・・ＤＭＡコントローラ、２０・・ＣＰＵ。

Claims (1)

【特許請求の範囲】
1. 被符号化データを入力する入力手段と、前記入力された
   被符号化データを蓄えるバッファメモリと、被符号化デ
   ータをランレングス符号化する符号化手段と、前記バッ
   ファメモリのデータ蓄積量を監視し、該バッファメモリ
   のデータ蓄積量が所定量以内の時には、前記バッファメ
   モリに蓄えられた被符号化データを単位ブロックごとに
   取り出して前記符号化手段に送出するとともに符号化手
   段に指令を出し符号化させ、前記バッファメモリのデー
   タ蓄積量が所定量を越えた時には、前記符号化手段が現
   ブロックの符号化及びその出力終了を待つて次のブロッ
   クより直接被符号化データのまま出力させる制御手段を
   備えて成る事を特徴とする符号化処理装置。