JPS58137001A - プロセス入出力制御方法 - Google Patents
プロセス入出力制御方法Info
- Publication number
- JPS58137001A JPS58137001A JP1756482A JP1756482A JPS58137001A JP S58137001 A JPS58137001 A JP S58137001A JP 1756482 A JP1756482 A JP 1756482A JP 1756482 A JP1756482 A JP 1756482A JP S58137001 A JPS58137001 A JP S58137001A
- Authority
- JP
- Japan
- Prior art keywords
- data
- output control
- data processing
- process input
- computer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B9/00—Safety arrangements
- G05B9/02—Safety arrangements electric
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Safety Devices In Control Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本兄明は、プラントの状態倍量あるいはプラントの制御
信号を計算機にて入出力する為のプロセス入出力制御方
法(以下、PIloと略す。)に関するものである。
信号を計算機にて入出力する為のプロセス入出力制御方
法(以下、PIloと略す。)に関するものである。
第1図にマイクロプロセッサを用いた従来のPIloの
構成を示す。いまデータを入力するケースに関して説明
する。
構成を示す。いまデータを入力するケースに関して説明
する。
(1)プラントデータ(FD)をルート1より、PI/
、0のデータ入力制御部(DI)で入力し、電気信号(
電圧、接点等)をプロセッサが処理できる2値偏号に変
換する。
、0のデータ入力制御部(DI)で入力し、電気信号(
電圧、接点等)をプロセッサが処理できる2値偏号に変
換する。
(11) このデータはルート2よシマイクロプロセ
ッサ(MP )に渡され、ここで計JI機に必要な形の
データに変換し、データをルート3よりデータエリア(
D、T)に格納する。
ッサ(MP )に渡され、ここで計JI機に必要な形の
データに変換し、データをルート3よりデータエリア(
D、T)に格納する。
(−)このデータはルート5により計算機(CPU)に
渡され使用される。
渡され使用される。
(lv) 最近では、(N)項のデータ変換に幾つか
Q方式を持九せるよう、にデータ処理定−テーブル(T
B)を設けて、MPでは、このTBをルート8より参照
しながら1.ルート2よ抄取込んだデータを変換を行な
い、複数のデータ変換を可能とさせている。
Q方式を持九せるよう、にデータ処理定−テーブル(T
B)を設けて、MPでは、このTBをルート8より参照
しながら1.ルート2よ抄取込んだデータを変換を行な
い、複数のデータ変換を可能とさせている。
(V) 伺この参照TBのデータは、CPUよシル−
トロ、LP、ルート7を経て、薔き込1れる。
トロ、LP、ルート7を経て、薔き込1れる。
(V+) 但し、この方式では、MPの論理が予め決
まっており、TBで多様性を持たせたとしても、制限が
あるし、当初考えていなかつ慶1 データ加工が必要と
なったときはMPを新設せざるを得なくなる欠点がある
。
まっており、TBで多様性を持たせたとしても、制限が
あるし、当初考えていなかつ慶1 データ加工が必要と
なったときはMPを新設せざるを得なくなる欠点がある
。
従来技術では、マイクロプロセッサ部がROMの為、九
とえデータ処理定義テーブルで多様性を持たせたとして
も、限度があシ、従って新しいデータ処理が必要な場合
、別の型式のPIloを作成しなければならず、互換性
、保守性に問題がある。本発明では、そのデータ処理の
論理を、計算機にて普き込み、同一型式のPIloに多
機能なデータ処理を可能とするプロセス入出力方法を提
供することをl的とする。
とえデータ処理定義テーブルで多様性を持たせたとして
も、限度があシ、従って新しいデータ処理が必要な場合
、別の型式のPIloを作成しなければならず、互換性
、保守性に問題がある。本発明では、そのデータ処理の
論理を、計算機にて普き込み、同一型式のPIloに多
機能なデータ処理を可能とするプロセス入出力方法を提
供することをl的とする。
本発明では、マイクロプロセッサを、基本部(データ加
工処理と無関係に、プロセッサの処理として共通に必要
な論理部)と、演算部(各々のデータ特有の加工処理を
行なう演算部)に分け、基本部をROM、演算部tRA
Mとし、その。
工処理と無関係に、プロセッサの処理として共通に必要
な論理部)と、演算部(各々のデータ特有の加工処理を
行なう演算部)に分け、基本部をROM、演算部tRA
Mとし、その。
RAMの内容を計算機よ#)沓込むことにより、データ
処理に、条横、多様の機能を持たせるようにしたことに
特徴がある。
処理に、条横、多様の機能を持たせるようにしたことに
特徴がある。
第2図に本発明の構成例を示す。
(1)通常の動作は、従来技術と同じである。以下に、
本PI10の運用に関し、説明する。
本PI10の運用に関し、説明する。
(ii) 賊初にPIloに電源を供給する時、まず
、マイクロプロセッサ基本部(MPB)を動作させる。
、マイクロプロセッサ基本部(MPB)を動作させる。
演算部(MPD)はRAMであるから停電するとメモリ
の内容が不確定でラシ、復電後にそのまま動作させると
参走し、計算機処理に急影響を与える可能性がある。
の内容が不確定でラシ、復電後にそのまま動作させると
参走し、計算機処理に急影響を与える可能性がある。
(−)まず基本部は、ルー)6.LP、ルート5によシ
、CPUに復電を連絡する。
、CPUに復電を連絡する。
0v)CPUでは、ルート71 LP% /’−ト8゜
9によ、!D、MPDと、TBのメモリを書込む。これ
により、PIloとしての動作に必要な条件を成立させ
る。
9によ、!D、MPDと、TBのメモリを書込む。これ
により、PIloとしての動作に必要な条件を成立させ
る。
(v) 次にCPUri、/l/−)7.LP、 ル
ー)10により、MPHにPIloとしての機能の開始
を連絡する。
ー)10により、MPHにPIloとしての機能の開始
を連絡する。
(VOMPBは、この連絡を受けてMPDに以降の通常
のデータ加工処理を行なわせる。
のデータ加工処理を行なわせる。
次に、PIloが動作モードの時、計算機が一旦停止し
た場合は、 (1) CPUは、再び動作開始したとき、PIlo
が正常に動作しているか不明の為、ルート7゜LP、ル
ート10によりMPHに機能停止を連絡する。
た場合は、 (1) CPUは、再び動作開始したとき、PIlo
が正常に動作しているか不明の為、ルート7゜LP、ル
ート10によりMPHに機能停止を連絡する。
(ii) MP Bは、ルート11よりMPDにデー
タ加工部IM金停止させる。
タ加工部IM金停止させる。
(−)以下前記(iv)〜(Vi)の処理を行ない、通
常の運転モードに復旧させる。
常の運転モードに復旧させる。
(a) 不発明により少ない型式のPIloで、その
論理部を計算機より書込むことにより、多種類の機能を
待たせることができ、又、各々互換性もあり、保守性が
大幅に向上する。
論理部を計算機より書込むことにより、多種類の機能を
待たせることができ、又、各々互換性もあり、保守性が
大幅に向上する。
(実施例では、データ入力に関して説明したが、データ
出力に関しても、全く同じ方式が採用できる。)
出力に関しても、全く同じ方式が採用できる。)
第1図は従来技術でのプラントデータの入力を行なう場
合のシステム全体の構成と、従来技術のPIloの論理
構成を示す。 第2図、第1図同様に本発明のシステム全体及びPIl
oの論理の構成を示す。 TB・・・データ処理テーブル、PD・・・プラントデ
ータ、PIlo・・・プロセス入出力装置、CPU・・
・計算機、LP・・・す/ケージプロセッサ。
合のシステム全体の構成と、従来技術のPIloの論理
構成を示す。 第2図、第1図同様に本発明のシステム全体及びPIl
oの論理の構成を示す。 TB・・・データ処理テーブル、PD・・・プラントデ
ータ、PIlo・・・プロセス入出力装置、CPU・・
・計算機、LP・・・す/ケージプロセッサ。
Claims (1)
- 1、 プラントと計算機の間にあって信号の入出力制御
を行なうプロセス入出力制御においてプラントとの信号
入出力制御のデータ加工処理番付なうプロセッサのデー
タ加工処理メモリの内容を該計算機によシ変更し、該変
更された内容にしたがってデータの処理をおこなうこと
を特徴とするプロセス入出力制御方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1756482A JPS58137001A (ja) | 1982-02-08 | 1982-02-08 | プロセス入出力制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1756482A JPS58137001A (ja) | 1982-02-08 | 1982-02-08 | プロセス入出力制御方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS58137001A true JPS58137001A (ja) | 1983-08-15 |
Family
ID=11947403
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1756482A Pending JPS58137001A (ja) | 1982-02-08 | 1982-02-08 | プロセス入出力制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS58137001A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6124408U (ja) * | 1984-07-20 | 1986-02-13 | ユニ・チヤ−ム株式会社 | 使い捨ておむつ |
JP2008161122A (ja) * | 2006-12-28 | 2008-07-17 | Kubota Corp | 耕耘装置 |
JP2009178058A (ja) * | 2008-01-29 | 2009-08-13 | Kubota Corp | 歩行型管理機 |
-
1982
- 1982-02-08 JP JP1756482A patent/JPS58137001A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6124408U (ja) * | 1984-07-20 | 1986-02-13 | ユニ・チヤ−ム株式会社 | 使い捨ておむつ |
JP2008161122A (ja) * | 2006-12-28 | 2008-07-17 | Kubota Corp | 耕耘装置 |
JP2009178058A (ja) * | 2008-01-29 | 2009-08-13 | Kubota Corp | 歩行型管理機 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS58137001A (ja) | プロセス入出力制御方法 | |
JPS62157961A (ja) | マルチプロセツサシステムの割込制御方法 | |
JPS61102846A (ja) | 障害端末装置の通信代行方式 | |
JPS59170951A (ja) | 電子機器 | |
JPH05303549A (ja) | タ−ミナルデ−タ引き継ぎ方式 | |
JPH0287204A (ja) | プロセス入出力装置 | |
JPS58217060A (ja) | 分散形計算機システムにおけるバツクアツプ方式 | |
JPS63153635A (ja) | デ−タ転送速度指定方式 | |
JPS60175104A (ja) | 数値制御装置システム | |
JPS6152752A (ja) | 異常表示回路 | |
JPS61184645A (ja) | 割込制御方式 | |
JPH0512187A (ja) | 半導体集積回路システムのバス動作制御装置 | |
JPS62168258A (ja) | Cpu切換回路 | |
JPS6226560A (ja) | プログラマブルコントロ−ラにおける計算機リンク | |
JPS6258375A (ja) | ネットワ−クデ−タ自動変換方式 | |
JPH0279645A (ja) | 通信制御装置のデリミタ制御方式 | |
JPH0233179B2 (ja) | ||
JPH0247748A (ja) | データ処理システム | |
JPS602705B2 (ja) | オプシヨン接続方式 | |
JPH0212561A (ja) | Pos端末 | |
JPS61195446A (ja) | 端末制御装置 | |
KR20000010303A (ko) | 인터럽트 처리방법 및 이를 수행하는 인터럽트 처리 씨스템 | |
JPH0318952A (ja) | データ処理装置 | |
JPH0277955A (ja) | 入出力制御装置 | |
JPH03262062A (ja) | 中央処理装置 |