KR20000010303A - 인터럽트 처리방법 및 이를 수행하는 인터럽트 처리 씨스템 - Google Patents
인터럽트 처리방법 및 이를 수행하는 인터럽트 처리 씨스템 Download PDFInfo
- Publication number
- KR20000010303A KR20000010303A KR1019980031174A KR19980031174A KR20000010303A KR 20000010303 A KR20000010303 A KR 20000010303A KR 1019980031174 A KR1019980031174 A KR 1019980031174A KR 19980031174 A KR19980031174 A KR 19980031174A KR 20000010303 A KR20000010303 A KR 20000010303A
- Authority
- KR
- South Korea
- Prior art keywords
- interrupt
- processing unit
- central processing
- serial
- data
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
- G06F13/26—Handling requests for interconnection or transfer for access to input/output bus using interrupt with priority control
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/48—Program initiating; Program switching, e.g. by interrupt
- G06F9/4806—Task transfer initiation or dispatching
- G06F9/4812—Task transfer initiation or dispatching by interrupt, e.g. masked
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Bus Control (AREA)
Abstract
중앙처리 장치의 부담을 줄이기 위해 인터럽트 소오스와 우선순위를 중앙처리 장치에 알려주는 인터럽트 처리방법 및 이를 수행하는 인터럽트 처리 씨스템이 개시된다. 상기 인터럽트 처리방법을 수행하는 인터럽트 처리 씨스템은, 각각의 인터럽트를 발생하는 복수개의 입출력 장치, 상기 입출력 장치들에서 발생된 상기 인터럽트들중 우선순위가 높은 것을 선택하여 인코딩하고 시어리얼 인터럽트 데이터로 변환하여 출력하는 인터럽트 콘트롤러, 및 상기 시어리얼 인터럽트 데이터를 받아 디코딩하여 그 결과에 따라 인터럽트 처리를 수행하는 중앙처리 장치를 구비하는 것을 특징으로 한다. 특히 상기 인터럽트 콘트롤러 및 상기 중앙처리 장치는, 각각 시어리얼 인터페이스 회로를 구비한다.
따라서 상기 인터럽트 처리방법 및 이를 수행하는 씨스템에서는, 중앙처리 장치가 인터럽트 콘트롤러로부터 시어리얼 인터럽트 데이터를 받아 인터럽트 소오스와 우선순위를 확인하지 않고 바로 해당하는 인터럽트를 처리할 수 있으므로, 중앙처리 장치의 부담이 크게 감소되는 장점이 있다.
Description
본 발명은 중앙처리 장치의 인터럽트(Interrupt)에 관한 것으로, 특히 인터럽트 처리방법 및 이를 수행하는 인터럽트 처리 씨스템에 관한 것이다.
중앙처리 장치(CPU)와 입출력 장치(I/O Device) 사이의 데이터 처리에 있어서 인터럽트(Interrupt) 방법이 흔히 사용되고 있다. 도 1에 종래의 인터럽트 처리방법을 수행하는 씨스템의 블락도가 도시되어 있으며, 이를 참조하면 인터럽트 콘트롤러(3)을 통해 인터럽트를 발생시키고 중앙처리 장치(1)이 이를 인지하고 해당하는 데이터를 처리한다.
도 1에 도시된 종래의 인터럽트 처리방법을 좀더 살펴보면 다음과 같다. 첫째, 중앙처리 장치(1)의 처리를 필요로하는 입출력 장치들(5,7,9)에서 인터럽트 콘트롤러(3)에게 인터럽트들(IREQ0,IREQ1,IREQ2)를 발생시킨다. 둘째, 인터럽트 콘트롤러(3)에서는 입출력 장치(5,7,9)에서 발생된 인터럽트들(IREQ0,IREQ1,IREQ2)를 취합하여 취합된 인터럽트(IREQ)를 중앙처리 장치(1)에게 전달한다. 셋째, 중앙처리 장치(1)에서 인터럽트를 인지하면 인터럽트 서비스 루틴을 불러내어 먼저 중앙처리 장치(1)의 프로그램 카운터등 레지스터들의 정보를 스택에 저장시키고, 인터럽트 콘트롤러(3)의 인터럽트 레지스터를 읽어서 발생된 인터럽트 소오스(Source)와 우선순위를 확인하고 해당 처리를 수행한다. 넷째, 중앙처리 장치(1)에서 처리가 완료된 인터럽트에 대해서 중앙처리 장치(1)은 인터럽트 콘트롤러(3)의 인터럽트 레지스터의 해당 비트를 소거(Clear)시키고, 스택에 저장되어 있던 레지스터 정보들을 불러들이고 인터럽트 서비스를 종료한다.
상기와 같은 종래의 인터럽트 처리방법에서는 중앙처리 장치가 하나의 핀을 통해 인터럽트를 받아들이는 장점이 있는 반면에, 인터럽트 소오스와 우선순위를 확인하기 위해서 인터럽트 레지스터를 읽어내어 소프트웨어로 처리해야 한다. 이러한 경우 중앙처리 장치의 버스를 구동해야 하고 인터럽트 소오스와 우선순위를 확인하는 과정이 중앙처리 장치에 큰 부담이 된다.
따라서 본 발명이 이루고자하는 기술적 과제는, 중앙처리 장치의 부담을 줄이기 위해 인터럽트 소오스와 우선순위를 중앙처리 장치에 알려주는 인터럽트 처리방법을 제공하는 데 있다.
본 발명이 이루고자하는 다른 기술적 과제는, 중앙처리 장치의 부담을 줄이기 위해 인터럽트 소오스와 우선순위를 중앙처리 장치에 알려주는 인터럽트 처리방법을 수행하는 인터럽트 처리 씨스템을 제공하는 데 있다.
도 1은 종래의 인터럽트 처리방법을 수행하는 씨스템의 블락도
도 2는 본 발명에 따른 인터럽트 처리방법을 수행하는 씨스템의 블락도
상기 기술적 과제를 달성하기 위한 본 발명에 따른 인터럽트 처리방법은, 복수개의 입출력 장치, 인터럽트 콘트롤러, 및 중앙처리 장치를 포함하는 씨스템에 대한 인터럽트 처리방법에 있어서, 상기 복수개의 입출력 장치에서 각각의 인터럽트를 발생하는 단계, 상기 인터럽트 콘트롤러에서 상기 인터럽트들중 우선순위가 높은 것을 선택하여 인코딩하고 시어리얼 인터럽트 데이터로 변환하여 출력하는 단계, 및 상기 중앙처리 장치에서 상기 시어리얼 인터럽트 데이터를 받아 디코딩하여 그 결과에 따라 인터럽트 처리를 수행하는 단계를 구비하는 것을 특징으로 한다.
상기 다른 기술적 과제를 달성하기 위한 본 발명에 따른 인터럽트 처리 씨스템은, 각각의 인터럽트를 발생하는 복수개의 입출력 장치, 상기 입출력 장치들에서 발생된 상기 인터럽트들중 우선순위가 높은 것을 선택하여 인코딩하고 시어리얼 인터럽트 데이터로 변환하여 출력하는 인터럽트 콘트롤러, 및 상기 시어리얼 인터럽트 데이터를 받아 디코딩하여 그 결과에 따라 인터럽트 처리를 수행하는 중앙처리 장치를 구비하는 것을 특징으로 한다.
특히 상기 인터럽트 콘트롤러 및 상기 중앙처리 장치는, 각각 시어리얼 인터페이스 회로를 구비한다.
이하 본 발명에 따른 인터럽트 처리방법 및 이를 수행하는 인터럽트 처리 씨스템의 구성을 첨부도면을 참조하여 상세히 설명하겠다.
도 2는 본 발명에 따른 인터럽트 처리방법을 수행하는 씨스템의 블락도이다.
도 2를 참조하면, 본 발명에 따른 인터럽트 처리방법을 수행하는 씨스템은, 각각의 인터럽트(IREQ0,IREQ1,IREQ2)를 발생하는 복수개의 입출력 장치들(15,17,19)와, 상기 입출력 장치들(15,17,19)에서 발생된 상기 인터럽트들(IREQ0,IREQ1,IREQ2)중 우선순위가 높은 것을 선택하여 인코딩하고 시어리얼 인터럽트 데이터로 변환하여 인터럽트 핀(IREQ)를 통해 출력하는 인터럽트 콘트롤러(13), 및 상기 시어리얼 인터럽트 데이터를 받아 디코딩하여 그 결과에 따라 인터럽트 처리를 수행하는 중앙처리 장치(11)을 구비한다.
특히 상기 인터럽트 콘트롤러(13)은 상기 시어리얼 인터럽트 데이터를 출력하기 위해 시어리얼 인터페이스 회로(13b)를 구비하고, 또한 상기 중앙처리 장치(11)은 상기 시어리얼 인터럽트 데이터를 받아 들이기 위해 역시 시어리얼 인터페이스 회로(11a)를 구비한다.
여기에서 상기 시어리얼 인터럽트 데이터는 상기 인터럽트 핀(IREQ)를 통해 씨스템 클럭에 동기되어 전송된다. 상기 시어리얼 인터럽트 데이터는 10비트로 구성되며, 최하위 비트, 즉 비트0는 시작비트이고 중간 비트, 즉 비트1 내지 비트8은 인코딩된 시어리얼 인터럽트 데이터 비트이며 최상위 비트, 즉 비트9는 종료비트이다.
한편 인터럽트 처리 모드에는, 상기 인터럽트 콘트롤러(13)을 기준으로 하여 리퀘스트(Request) 모드와 리스폰스(Response) 모드가 있으며, 리퀘스트 모드 후에 리스폰스 모드로 들어가 상기 중앙처리 장치(11)이 인터럽트 처리 여부를 확인한다. 리스폰스 모드에서는 상기 중앙처리 장치(11)에서 인터럽트 리퀘스트시 받은 정보를 상기 인터럽트 콘트롤러(13)에 다시 보내어 해당하는 인터럽트가 처리되었음을 알려준다.
따라서 상술한 본 발명에 따른 인터럽트 처리방법 및 이를 수행하는 씨스템에서는, 인터럽트 콘트롤러가 인터럽트 소오스와 우선순위 정보를 포함하는 시어리얼 인터럽트 데이터를 중앙처리 장치에 보내주므로, 상기 중앙처리 장치는 상기 시어리얼 인터럽트 데이터를 받아 인터럽트 소오스와 우선순위를 확인하지 않고 바로 해당하는 인터럽트를 처리할 수 있다.
이상과 같이, 본 발명을 일실시예를 들어 한정적으로 설명하였으나 이에 한정되지 않으며 본 발명의 사상의 범위 내에서 당해 분야의 통상의 지식을 가진 자에 의해 본원 발명에 대한 각종 변형이 가능함은 자명하다.
결론적으로 상술한 본 발명에 따른 인터럽트 처리방법 및 이를 수행하는 씨스템에서는, 중앙처리 장치가 인터럽트 콘트롤러로부터 시어리얼 인터럽트 데이터를 받아 인터럽트 소오스와 우선순위를 확인하지 않고 바로 해당하는 인터럽트를 처리할 수 있으므로, 중앙처리 장치의 부담이 크게 감소되는 장점이 있다.
Claims (3)
- 각각의 인터럽트를 발생하는 복수개의 입출력 장치;상기 입출력 장치들에서 발생된 상기 인터럽트들중 우선순위가 높은 것을 선택하여 인코딩하고 시어리얼 인터럽트 데이터로 변환하여 출력하는 인터럽트 콘트롤러;상기 시어리얼 인터럽트 데이터를 받아 디코딩하여 그 결과에 따라 인터럽트 처리를 수행하는 중앙처리 장치를 구비하는 것을 특징으로 하는 인터럽트 처리 씨스템.
- 제1항에 있어서, 상기 인터럽트 콘트롤러 및 상기 중앙처리 장치는, 각각 시어리얼 인터페이스 회로를 구비하는 것을 특징으로 하는 인터럽트 처리 씨스템.
- 복수개의 입출력 장치, 인터럽트 콘트롤러, 및 중앙처리 장치를 포함하는 씨스템에 대한 인터럽트 처리방법에 있어서,상기 복수개의 입출력 장치에서, 각각의 인터럽트를 발생하는 단계;상기 인터럽트 콘트롤러에서, 상기 인터럽트들중 우선순위가 높은 것을 선택하여 인코딩하고 시어리얼 인터럽트 데이터로 변환하여 출력하는 단계;상기 중앙처리 장치에서, 상기 시어리얼 인터럽트 데이터를 받아 디코딩하여 그 결과에 따라 인터럽트 처리를 수행하는 단계를 구비하는 것을 특징으로 하는 인터럽트 처리방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980031174A KR20000010303A (ko) | 1998-07-31 | 1998-07-31 | 인터럽트 처리방법 및 이를 수행하는 인터럽트 처리 씨스템 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980031174A KR20000010303A (ko) | 1998-07-31 | 1998-07-31 | 인터럽트 처리방법 및 이를 수행하는 인터럽트 처리 씨스템 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20000010303A true KR20000010303A (ko) | 2000-02-15 |
Family
ID=19545982
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980031174A KR20000010303A (ko) | 1998-07-31 | 1998-07-31 | 인터럽트 처리방법 및 이를 수행하는 인터럽트 처리 씨스템 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20000010303A (ko) |
-
1998
- 1998-07-31 KR KR1019980031174A patent/KR20000010303A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3618031A (en) | Data communication system | |
| JPS58500145A (ja) | 割込連結と監視システム | |
| EP0529586A2 (en) | Braille reading display terminal device | |
| CN101567873A (zh) | 一种多任务并行处理方法及系统 | |
| CN111103959B (zh) | 寄存器复位系统及芯片 | |
| KR20000010303A (ko) | 인터럽트 처리방법 및 이를 수행하는 인터럽트 처리 씨스템 | |
| KR100310229B1 (ko) | 통신속도향상을위한하이레벨데이터링크제어절차제어장치 | |
| JPS58137001A (ja) | プロセス入出力制御方法 | |
| JP4220430B2 (ja) | 二重化ネットワーク制御システム | |
| KR920003284B1 (ko) | 마이크로 프로세서의 인터럽트 구현회로 | |
| JPH05274160A (ja) | 多重割り込み制御方式 | |
| KR100255382B1 (ko) | 교환기의 인터 프로세서 통신네트워크에서 데이터 버스를 위한 버스동기 신호발생 방법 | |
| KR200295538Y1 (ko) | 이동통신시스템의 다중 인터럽트모드 지원회로 | |
| JPH01112354A (ja) | 割込み要求信号制御方式 | |
| JPH086690A (ja) | データ処理装置 | |
| JPS6226557A (ja) | プログラマブルコントロ−ラ | |
| JPH11110240A (ja) | 巡回符号検査用演算回路 | |
| CN115268617A (zh) | 基于pcie接口进行接口扩展的电路板的cpu功耗控制方法、存储介质和电路板 | |
| JPH01319849A (ja) | 割り込み回路 | |
| JPH0916408A (ja) | 通信制御装置の割込処理方式 | |
| KR20000047242A (ko) | 메인 프로세서와 다수의 서브프로세서간의 데이터통신장치 | |
| KR20010028249A (ko) | Ｉｓｄｎ 기본 가입자 인터페이스 블록에 있어서 제어보드와 가입자보드간의 통신장치 및 방법 | |
| JP2000003285A (ja) | 割り込み処理方法および割り込み回路 | |
| JPH0588916A (ja) | 割込制御装置 | |
| KR19980044191A (ko) | 인터럽트 정합 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |