KR200295538Y1 - 이동통신시스템의 다중 인터럽트모드 지원회로 - Google Patents
이동통신시스템의 다중 인터럽트모드 지원회로 Download PDFInfo
- Publication number
- KR200295538Y1 KR200295538Y1 KR2020020023705U KR20020023705U KR200295538Y1 KR 200295538 Y1 KR200295538 Y1 KR 200295538Y1 KR 2020020023705 U KR2020020023705 U KR 2020020023705U KR 20020023705 U KR20020023705 U KR 20020023705U KR 200295538 Y1 KR200295538 Y1 KR 200295538Y1
- Authority
- KR
- South Korea
- Prior art keywords
- interrupt
- signal
- mode
- controller
- mobile communication
- Prior art date
Links
Landscapes
- Bus Control (AREA)
Abstract
본 고안은 이동통신시스템에서 Pass-Through mode시에 활성화되어 수집된 외부 인터럽트 소스(EXINT0 ~ EXINT15)를 설정된 우선순위에 따라 출력하는 PIC모듈부와, 상기 PIC모듈부의 특정모드기능을 제어함과 더불어 direct interrupt mode와 serial interrupt mode시에 해당 인터럽트데이터를 처리하는 인터럽트 핸들러와, 상기 인터럽트 핸들러에 연결되어 다수의 설정된 인터럽트모드시에 수집되는 인터럽트데이터를 이동통신시스템의 CPU로 PCI신호처리를 수행하는 CPU로 이루어진 이동통신시스템의 다중 인터럽트모드 지원회로를 제공한다.
상기와 같은 본 고안은 인터럽트콘트롤러와 PIC사이에 인터럽트핸들러를 구비하여 인터럽트콘트롤러로 입출력되는 다중 인터럽트모드신호를 하나의 회로상에서 모두 처리하므로써, 다양한 옵션에의해 인터럽트모드의 선택이 가능하므로 다양한 어플리케이션을 수용할 수 있어 그에 따라 다중 인터럽트모드 지원회로의 설계성을 향상시킴은 물론 인터럽트콘트롤러의 주변회로가 단순하게 구성되어 있기때문에 인터럽트콘트롤러를 대체시킬 경우 최소한의 수정만으로 시스템을 대체할 수 있으므로 그에 따라 인터럽트모드 지원회로의 업그레이드특성도 상당히 향상시킨다.
Description
본 고안은 이동통신시스템의 다중 인터럽트모드 지원회로에 관한 것으로, 특히 인터럽트콘트롤러와 PIC사이에 인터럽트핸들러를 구비하여 인터럽트콘트롤러로 입출력되는 다중 인터럽트모드신호를 하나의 회로상에서 모두 처리하는 이동통신시스템의 다중 인터럽트모드 지원회로에 관한 것이다.
일반적으로 산업사회가 발전됨에 따라 설정된 작업을 효율적으로 처리하기 위한 많은 시스템들이 전자공학적으로 개발되어왔다. 그러한 전자시스템중 일부로는 정보사회의 혁명을 가능하게 한 퍼스널 컴퓨터라든가 혹은 이동통신시스템 등을 들 수 있다. 그런대, 상기와 같은 이동통신시스템들은 다른 각각의 시스템들을 정상적으로 운용하기 위해 각종 장애나 문제요인들이 발생되는 것을 체킹하여 그러한 요인들을 처리하게 하는데 유용한 인터럽트장치를 구비하고 있다.
여기서, 상기 인터럽트장치의 개념은 통상 정상적인 명령인출단계를 진행하지 못하고 그 시점에서 특별히 부여된 작업을 수행한 후 원래의 인출단계로 진행하는 시스템을 말하는데, 예를들어 이러한 인터럽트기능이 이동통신시스템에 구비될 경우를 가정하여 그 종류를 살펴보면, 외부 인터럽트, 기계오류 인터럽트, 프로그램 검사인터럽트, 호신호 입출력 인터럽트 및 장애감시인터럽트 등이 있다.
특히, 상기와 같은 이동통신시스템 예컨대, 이동통신시스템의 기지국제어기와 같은 장비에는 기지국제어기의 인터럽트신호를 일반적인 PCI(Peripheral Component Interconnect)신호로 처리해주는 인터럽트콘트롤러를 구비되고 이러한 인터럽트콘트롤러에 다양한 인터럽트모드로 연결되어 기지국제어기의 인터럽트신호를 처리하는 인터럽트모드 지원회로가 사용된다. 이때, 상기와 같은 인터럽트콘트롤러는 통상 MPC107칩을 사용한다.
그러면, 상기와 같은 종래 인터럽트모드 지원회로의 일례 예컨대, Pass-Through mode(인터럽트 콘트롤러)방식을 사용하는 회로를 도 1을 참고로 살펴보면, 먼저 각종 제어대상의 외부 인터럽트소스 예컨대, 연결된 다수의 기지국의 장애신호 등을 포함하여 각종 기지국제어기에서 처리해야 할 인터럽트신호(EXINT0 ~ 15)를 처리하는 PIC(Programmable interrupt controller;70)와, 상기 PIC(70)로부터 수신된 외부 인터럽트신호를 그대로 기지국 제어기의 CPU(71)로 전송하는 인터럽트 콘트롤러(72)를 포함한다.
이때, 상기 Pass-Through mode방식의 인터럽트모드 지원회로는 다수의 외부 인터럽트소스(EXINT0 ~ 15)로부터 인터럽트신호가 PIC(70)로 입력될 경우 상기 PIC(70)는 입력된 인터럽트신호를 취합하여 인터럽트콘트롤러(72)로 전송한다. 그러면, 상기 인터럽트콘트롤러(72)는 현재 Pass-Through mode로 설정되어 있으므로 PIC(70)로부터 입력된 인터럽트신호를 그대로 CPU(71)로 패스(PASS)시킨다. 그러면, 상기 CPU(71)는 인터럽트콘트롤러(72)로부터 입력된 인터럽트신호를 적절히 처리한다.
한편, 상기와 같은 종래 인터럽트모드 지원회로의 다른 예중 direct interrupt mode 방식의 회로는 도 2에 도시된 바와같이 인터럽트콘틀롤러(72)에 별도의 지원회로를 연결하지 않고 외부 인터럽트소스를 직접연결하는 방식이다.
이때, 상기와 같이 direct interrupt mode로 동작하는 인터럽트콘트롤러(72)는 자신에 연결된 외부 인터럽트소스(EXINT0 ~ 4)로부터 인터럽트신호가 입력될 경우 이를 IRQ[0:4]로 수신하게 되는데, 여기서, 상기 인터럽트신호들은 상기 인터럽트콘트롤러(72)에 구비된 다섯 개의 IRQ vector/priority register에 의하여 극성이 정해진다음 설정된 우선순위에 따라 순차적으로 CPU(71)로 전송된다. 그러면, 상기 CPU(71)는 설정된 우선순위에 따라 입력되는 인터럽트신호를 적절히 처리한다.
또한, 상기와 같은 종래 인터럽트모드 지원회로의 다른 예중 serial interrupt mode 방식의 인터럽트지원회로는 도 3에 도시된 바와같이 16개의 외부 인터럽트소스를 처리하는 외부 로직부(73)가 인터럽트콘트롤러(72)에 연결된다. 여기서, 상기 인터럽트콘트롤러(72)는 S_INT단자를 통해 외부 로직부(73)로부터 인터럽트데이터를 수집한다. 이때, 상기 외부 로직부(73)로 수집되는 각 인터럽트신호에는 도 4에 도시된 바와같이 한 사이클(CYCLE)의 타임슬롯이 할당되고 이러한 신호들은 S_SLK에 의해 클럭킹된다. 그리고, 상기 인터럽트콘트롤러(72)는 외부 로직부(73)를 통해 S_RST신호를 2클럭 뛰운후 4클럭후에 16사이클의 시이퀀스를 시작시킨다(이때, S_PRAME*은 인터럽트소스가 "O"임을 가리킨다). 따라서, 상기와 같은 클럭킹에 의해 인터럽트콘트롤러(72)는 인터럽트데이터를 읽어들여 CPU(71)로 전송한다.
그러나, 상기와 같은 종래 인터럽트모드 지원회로는 각각의 인터럽트 모드별로 지원회로를 달리 구성해야 하기때문에 예컨대, 인터럽트콘트롤러가 Pass-Through mode일 경우 PIC만 연결해야 하기 때문에 내부의 인터럽트 예를들어, TIMER 0 ~ 3, DAM Channel 0 ~ 1, Watchpoint, message unit, 12c 콘트롤러에 의한 인터럽트는 전혀 처리할 수가 없었으며, 또한, direct interrupt mode의 경우 최대 외부 인터럽트 수를 5개로 제한해야 하고, serial interrupt mode일 경우 인터럽트콘트롤러와의 통신을 위한 외부로직이 필요하므로 그에 따라 인터럽트모드 지원회로의 기능이 상당히 저하되었으며, 상기 각 모드는 하드웨어설계시 고정되므로 그에 따라 모드를 변경할 경우 지원회로도 변경해야 하는 문제점이 발생되었다.
이에 본 고안은 상기와 같은 종래 제반 문제점을 해결하기 위해 고안된 것으로, 인터럽트콘트롤러와 PIC사이에 인터럽트핸들러를 구비하여 인터럽트콘트롤러로 입출력되는 다중 인터럽트모드신호를 하나의 회로상에서 모두 처리하므로써, 다양한 옵션에의해 인터럽트모드의 선택이 가능하므로 다양한 어플리케이션을 수용할 수 있어 그에 따라 다중 인터럽트모드 지원회로의 설계성을 향상시키는 이동통신시스템의 다중 인터럽트모드 지원회로를 제공함에 그 목적이 있다.
본 발명의 다른 목적은 인터럽트콘트롤러의 주변회로가 단순하게 구성되어 있기때문에 인터럽트콘트롤러를 대체시킬 경우 최소한의 수정만으로 시스템을 대체할 수 있으므로 그에 따라 인터럽트모드 지원회로의 업그레이드특성도 상당히 향상되는 이동통신시스템의 다중 인터럽트모드 지원회로를 제공하는데 있다.
상기와 같은 목적을 달성하기 위한 본 고안은 이동통신시스템에서 Pass-Through mode시에 활성화되어 수집된 외부 인터럽트 소스(EXINT0 ~ EXINT15)를 설정된 우선순위에 따라 출력하는 PIC모듈부와, 상기 PIC모듈부의 특정모드기능을 제어함과 더불어 direct interrupt mode와 serial interrupt mode시에 해당 인터럽트데이터를 처리하는 인터럽트 핸들러와, 상기 인터럽트 핸들러에 연결되어 다수의 설정된 인터럽트모드시에 수집되는 인터럽트데이터를 이동통신시스템의 CPU로 PCI신호처리를 수행하는 CPU로 이루어진 이동통신시스템의 다중 인터럽트모드 지원회로를 제공한다.
도 1은 종래 인터럽트모드 지원회로의 Pass-Through mode시의 동작을 설명하는 설명도.
도 2는 종래 인터럽트모드 지원회로의 direct interrupt mode시의 동작을 설명하는 설명도.
도 3은 종래 인터럽트모드 지원회로의 serial interrupt mode시의 동작을 설명하는 설명도.
도 4는 serial interrupt mode시에 적용되는 클럭파형도.
도 5는 본고안 회로를 설명하는 설명도.
도 6은 본고안의 인터럽트핸들러를 설명하는 설명도.
도 7은 본고안의 직렬인터럽트생성기를 설명하는 설명도.
<부호의 상세한 설명>
1 : PIC모듈부 2 : 인터럽트 핸들러
3 : CPU 4 : 인터럽트 콘트롤러
5 : 제1 버퍼 6 ~ 9: 제2 내지 제5 버퍼
10: 제6 버퍼 11 ~ 14 : 제7 내지 제10버퍼
15: 직렬인터럽트생성기 16: 제1 인버터
17: D플립플롭 18: 펄스카운터
19: 특정값 카운터 20: 제2 인버터
21: 구동플립플롭 22: 제3 인버터
23: 제어카운터 24 ~ 38: 제11 내지 제25버퍼
39: 선택카운터
이하, 본 고안을 첨부된 예시도면에 의거 상세히 설명한다.
본 발명의 회로는 도 5에 도시된 바와같이 특정모드 예컨대, Pass-Through mode시에 활성화되어 수집된 외부 인터럽트 소스(EXINT0 ~ EXINT15)를 설정된 우선순위에 따라 출력하는 PIC모듈부(1)와, 상기 PIC모듈부(1)의 특정모드기능을 제어함과 더불어 다수의 다른 특정모드 예컨대, direct interrupt mode와 serial interrupt mode시에 해당 인터럽트데이터를 처리하는 인터럽트 핸들러(2)와, 상기인터럽트 핸들러(2)에 연결되어 다수의 설정된 인터럽트모드시에 수집되는 인터럽트데이터를 CPU(3)로 PCI처리하는 인터럽트 콘트롤러(4)를 포함한다.
그리고, 상기 인터럽트 핸들러는 도 6에 도시된 바와같이 상기 인터럽트 콘트롤러(4)에 의해 설정된 direct interrupt mode시 외부 인터럽트데이터(EXINT0)를 인터럽트 콘트롤러(4)의 S_INT/IRQ0단으로 전송하는 제1 버퍼(5)와, 상기 인터럽트 콘트롤러(4)에 의해 설정된 direct interrupt mode시 외부 인터럽트데이터(EXINT31 ~ 35)를 그대로 인터럽트 콘트롤러(4)로 전송하는 제2 내지 제5 버퍼(6 ~ 9)와, 상기 인터럽트 콘트롤러(4)의 Pass-Through mode시에 PIC모듈부(1)로부터 수신되는 외부 인터럽트데이터를 인터럽트 콘트롤러(4)의 S_INT/IRQ0단으로 전송하는 제6 버퍼(10)와, 상기 인터럽트 콘트롤러(4)에 의해 설정된 serial interrupt mode에 따라 제공된 클럭제어신호들(S_CLK, S_RST,S_FRAME)을 각각 수신하여 버퍼링하는 제7내지 제9버퍼(11 ~ 13)와, 상기 제7내지 제9버퍼(11 ~ 13)로부터 입력된 각각의 클럭제어신호에 따라 외부 인터럽트신호를 순차적으로 처리하여 인터럽트 콘트롤러(4)로 전송하는 직렬인터럽트생성기(15)와, 상기 직렬인터럽트생성기(15)로부터 출력되는 인터럽트신호를 인터럽트 콘트롤러(4)의 제어신호에 따라 인터럽트 콘트롤러(4)의 S_INT/IRQ0단으로 출력시키는 제10 버퍼(14)로 이루어진다.
여기서, 상기 직렬인터럽트생성기(15)는 도 7에 도시된 바와같이 인터럽트 콘트롤러(4)를 통해 출력된 S_RST신호를 반전출력시키는 제1 인버터(16)와, 상기 제1 인버터(16)에 의해 반전출력된 S_RST신호에 따라 구동되어 S_RST 펄스신호를 출력하는 D플립플롭(17)과, 상기 D플립플롭(17)의 S_RST 펄스신호에 따라 구동되어인터럽트 콘트롤러(4)로부터 제공된 S_CLK신호를 카운터하여 클럭신호를 출력하는 펄스카운터(18)와, 상기 펄스카운터(18)로부터 출력되는 클럭신호중에서 4번째 클럭신호에만 구동되어 출력신호 출력하는 특정값 카운터(19)와, 상기 특정값 카운터(19)의 출력신호를 반전시키는 제2 인버터(20)와, 상기 제2 인버터(20)에 의해 반전출력된 출력신호에 따라 구동되어 출력신호를 출력하는 구동플립플롭(21)과, 상기 구동플립플롭(21)에 의해 구동되어 인터럽트 콘트롤러(4)로부터 제공된 S_RFAME*신호와 제3 인버터(22)에 의해 반전된 S_CLK신호를 이용하여 펄스신호를 출력하는 제어카운터(23)와, 상기 제어카운터(23)로부터 출력되는 펄스신호에 따라 외부 인터럽트소스(INT16 ~ 30)와 각각 연결된 제11 ~ 제25버퍼(24 ~ 38)를 각각 선택하여 인터럽트 콘트롤러(4)의 S_INT단으로 인터럽트신호를 출력하게 하는 선택카운터(39)로 이루어진다.
다음에는 상기와 같은 본 고안회로의 작용, 효과를 설명한다.
본 고안의 회로는 먼저, 인터럽트 콘트롤러(4)에의해 특정모드 예컨대, Pass-Through mode(통과모드)가 설정될 경우 PIC모듈부(1)는 외부 인터럽트 소스(EXINT0 ~ EXINT15)를 수집하여 설정된 우선순위에 따라 인터럽트 핸들러(2)의 제6버퍼(10)를 통해 인터럽트 콘트롤러(4)의 S_INT/IRQ0단으로 전송한다. 그러면, 상기 인터럽트콘트롤러(4)는 현재 Pass-Through mode로 설정되어 있으므로 S_INT/IRQ0단과 인터럽트핸들러(2)의 제6버퍼(10)를 통해 입력되는 PIC모듈부(1)의 인터럽트신호를 그대로 CPU(3)로 패스(PASS)시킨다. 그러면, 상기 CPU(3)는 PIC모듈부(1)의 레지스터(도시안됨)를 엑세스하여 어떤 인터럽트가 발생하였는 지를 확인하여 필요한 조치를 취한다.
여기서, 만약 상기 인터럽트 콘트롤러(4)는 direct interrupt mode(직접모드)를 설정할 경우 외부 인터럽트신호(EXINT0 ~ 15)들이 모두 인터럽트 핸들러(2)로 유입되도록 하는데, 이때 이 입력되는 외부 인터럽트의 수는 5개로 제한되므로 인터럽트 핸들러(2)에서 사용되는 라인은 EXINT0 ~ 4라인된다. 즉, 상기 인터럽트 콘트롤러(4)는 인터럽트 핸들러(2)의 제1 및 제2 내지 제5버퍼(5~9)만을 인에이블(ENABLE)시킨다. 그러면, 상기 외부의 인터럽트신호들은 상기 제1 내지 제5 버퍼(5~9)를 통해 입력되어 인터럽트 콘트롤러(4)로 입력된다. 이때, 상기 인터럽트신호들은 상기 인터럽트콘트롤러(4)에 구비된 다섯 개의 IRQ vector/priority register에 의하여 극성이 정해진다음 설정된 우선순위에 따라 순차적으로 CPU(3)로 전송된다. 그러면, 상기 CPU(3)는 설정된 우선순위에 따라 입력되는 인터럽트신호를 적절히 처리한다.
한편, 상기 본고안 회로에 serial interrupt mode(직렬모드)가 설정될 경우 상기 인터럽트 콘트롤러(4)는 인터럽트 핸들러(2)의 제7 내지 제10 버퍼(11~14)에 모드제어신호를 인가하여 활성화시킨다. 그러면 상기 제7 내지 제9 버퍼(11~14)는 상기 제어신호에 따라 출력신호를 각각 직렬인터럽트생성기(15)의 D플립플롭(17)과 제어카운터(23)의 S_FRAME*, S_CLK, S_RST단자로 전송한다.
이때, 상기 직렬인터럽트생성기(15)는 도 4에 도시된 클럭신호와 같이 동작하여 인터럽트신호를 처리하게되는데, D플립플롭(17)은 제1 인버터(16)에 의해 반전출력된 S_RST신호에 따라 구동되어 S_RST 펄스신호를 펄스카운터(18)로 출력한다. 그리고, 상기 펄스카운터(18)는 상기 D플립플롭(17)의 S_RST 펄스신호에 따라 구동되어 인터럽트 콘트롤러(4)로부터 제공된 S_CLK신호를 카운터하여 클럭신호를 특정값 카운터(19)로 출력한다. 그러면, 상기 특정값 카운터(19)는 상기 펄스카운터(18)로부터 출력되는 클럭신호중에서 4번째 클럭신호에만 구동되어 그 출력신호를 제2 인버터(20)를 경유하여 구동플립플롭(21)으로 출력한다. 따라서, 상기 구동플립플롭(21)은 상기 제2 인버터(20)에 의해 반전출력된 특정값 카운터의 출력신호에 따라 구동되어 그 출력신호를 제어카운터(23)의 ENP와 ENT단자로 각각 입력시킨다.
그러면, 상기 제어카운터(23)는 상기 ENP와 ENT단자로 구동플립플롭(21)에 의해 하이신호가 입력되면 구동되어 인터럽트 콘트롤러(4)로부터 제공된 S_RFAME*신호와 제3 인버터(22)에 의해 반전된 S_CLK신호를 이용하여 펄스신호를 생성하여 선택카운터(39)로 제공한다. 따라서, 상기 선택카운터(39)는 상기 제어카운터(23)로부터 출력되는 펄스신호에 따라 외부 인터럽트소스(INT0 ~ 15)와 각각 연결된 제11 ~ 제25버퍼(24~38)를 각각 선택하여 인터럽트 콘트롤러(4)의 S_INT단으로 인터럽트신호를 각각 출력시킨다.
환언하면, 상기 직렬인터럽트생성기(15)는 도 4에 도시된 serial interrupt mode에 따른 클럭신호를 생성하여 인터럽트신호를 처리하게 되는데, 이때, 상기 직렬인터럽트생성기(15)로 수집되는 각 인터럽트신호에는 한 사이클(CYCLE)의 타임슬롯이 할당되고 이러한 신호들은 S_SLK에 의해 클럭킹된다. 그러면, 상기 직렬인터럽트생성기(15)는 인터럽트 콘트롤러(4)에 의해 설정된 값에 따라 S_RST신호를 2클럭 뛰운후 4클럭후에 16사이클의 시이퀀스를 진행한다 (이때, S_PRAME*은 인터럽트소스가 "O"임을 가리킨다). 따라서, 상기와 같은 클럭킹에 의해 선택되는 외부 인터럽트소스를 인터럽트 핸들러(2)의 제10 버퍼(14)를 통해 읽어들여 CPU(3)로 전송한다.
그러면, 상기 CPU(3)는 입력된 외부 인터럽트신호를 파악하여 적절한 조치를 취하게 된다.
이상 설명에서와 같이 본 고안은 인터럽트콘트롤러와 PIC사이에 인터럽트핸들러를 구비하여 인터럽트콘트롤러로 입출력되는 다중 인터럽트모드신호를 하나의 회로상에서 모두 처리하므로써, 다양한 옵션에의해 인터럽트모드의 선택이 가능하므로 다양한 어플리케이션을 수용할 수 있어 그에 따라 다중 인터럽트모드 지원회로의 설계성을 향상시키는 장점을 가지고 있다.
또한, 본 발명에 의하면, 인터럽트콘트롤러의 주변회로가 단순하게 구성되어 있기때문에 인터럽트콘트롤러를 대체시킬 경우 최소한의 수정만으로 시스템을 대체할 수 있으므로 그에 따라 인터럽트모드 지원회로의 업그레이드특성도 상당히 향상시키는 효과도 있다.
Claims (3)
- 이동통신시스템에서 통과인터럽트모드시에 활성화되어 수집된 외부 인터럽트 소스(EXINT0 ~ EXINT15)를 설정된 우선순위에 따라 출력하는 PIC모듈부와, 상기 PIC모듈부의 특정모드기능을 제어함과 더불어 직접인터럽트모드와 직렬인터럽트모드시에 해당 인터럽트데이터를 처리하는 인터럽트 핸들러와, 상기 인터럽트 핸들러에 연결되어 다수의 설정된 인터럽트모드시에 수집되는 인터럽트데이터를 이동통신시스템의 CPU로 PCI신호처리를 수행하는 CPU와, 상기 인터럽트 핸들러에 연결되어 다수의 설정된 인터럽트모드시에 수집되는 인터럽트데이터를 CPU로 PCI처리하는 인터럽트 콘트롤러로 이루어진 것을 특징으로 하는 이동통신시스템의 다중 인터럽트모드 지원회로.
- 제1항에 있어서, 상기 인터럽트 핸들러는 인터럽트 콘트롤러에 의해 설정된 직접인터럽트모드시 외부 인터럽트데이터(EXINT0)를 인터럽트 콘트롤러의 S_INT/IRQ0단으로 전송하는 제1 버퍼와, 상기 인터럽트 콘트롤러에 의해 설정된 직접인터럽트모드시 외부 인터럽트데이터(EXINT1 ~ 4)를 그대로 인터럽트 콘트롤러로 전송하는 제2 내지 제5 버퍼와, 상기 인터럽트 콘트롤러의 통과인터럽트모드시에 PIC로부터 수신되는 외부 인터럽트데이터를 인터럽트 콘트롤러의 S_INT/IRQ0단으로 전송하는 제6 버퍼와, 상기 인터럽트 콘트롤러에 의해 설정된 직렬인터럽트모드에 따라 제공된 클럭제어신호들(S_CLK, S_RST,S_FRAME)을 각각 수신하여 버퍼링하는제7내지 제9버퍼와, 상기 제7내지 제9버퍼로부터 입력된 각각의 클럭제어신호에 따라 외부 인터럽트신호를 순차적으로 처리하여 인터럽트 콘트롤러로 전송하는 직렬인터럽트생성기와, 상기 직렬인터럽트생성기로부터 출력되는 인터럽트신호를 인터럽트 콘트롤러의 제어신호에 따라 인터럽트 콘트롤러의 S_INT/IRQ0단으로 출력시키는 제10 버퍼로 이루어진 것을 특징으로 하는 이동통신시스템의 다중 인터럽트모드 지원회로.
- 제2항에 있어서, 상기 직렬인터럽트생성기는 인터럽트 콘트롤러를 통해 출력된 S_RST신호를 반전출력시키는 제1 인버퍼와, 상기 제1 인버터에 의해 반전출력된 S_RST신호에 따라 구동되어 S_RST 펄스신호를 출력하는 D플립플롭과, 상기 D플립플롭의 S_RST 펄스신호에 따라 구동되어 인터럽트 콘트롤러로부터 제공된 S_CLK신호를 카운터하여 클럭신호를 출력하는 펄스카운터와, 상기 펄스카운터로부터 출력되는 클럭신호중에서 4번째 클럭신호에만 구동되어 출력신호 출력하는 특정값 카운터와, 상기 특정값 카운터의 출력신호를 반전시키는 제2 인버터와, 상기 제2 인버터에 의해 반전출력된 출력신호에 따라 구동되어 출력신호를 출력하는 구동플립플롭과, 상기 구동플립플롭에 의해 구동되어 인터럽트 콘트롤러로부터 제공된 S_RFAME*신호와 제3 인버터에 의해 반전된 S_CLK신호를 이용하여 펄스신호를 출력하는 제어카운터와, 상기 제어카운터로부터 출력되는 펄스신호에 따라 외부 인터럽트소스(INT16 ~ 30)와 각각 연결된 제11 ~ 제25버퍼를 각각 선택하여 인터럽트 콘트롤러의 S_INT단으로 인터럽트신호를 출력하게 하는 선택카운터로 이루어진것을 특징으로 하는 이동통신시스템의 다중 인터럽트모드 지원회로.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2020020023705U KR200295538Y1 (ko) | 2002-08-08 | 2002-08-08 | 이동통신시스템의 다중 인터럽트모드 지원회로 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2020020023705U KR200295538Y1 (ko) | 2002-08-08 | 2002-08-08 | 이동통신시스템의 다중 인터럽트모드 지원회로 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR200295538Y1 true KR200295538Y1 (ko) | 2002-11-21 |
Family
ID=73084730
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR2020020023705U KR200295538Y1 (ko) | 2002-08-08 | 2002-08-08 | 이동통신시스템의 다중 인터럽트모드 지원회로 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR200295538Y1 (ko) |
-
2002
- 2002-08-08 KR KR2020020023705U patent/KR200295538Y1/ko not_active IP Right Cessation
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6825689B1 (en) | Configurable input/output interface for a microcontroller | |
US5530875A (en) | Grouping of interrupt sources for efficiency on the fly | |
CN104753958A (zh) | 一种通讯协议转换卡及通讯协议转换方法 | |
JPH05307617A (ja) | 半導体装置 | |
US20030065855A1 (en) | Imbedded interrupt | |
WO2002095706A2 (en) | System and method for implementing a flexible interrupt mechanism | |
CN108604219A (zh) | 具有最优传输等待时间的串行通信链路 | |
US6721810B2 (en) | Universal controller expansion module system, method and apparatus | |
US6073053A (en) | Industrial controller input/output card providing reflex response | |
KR200295538Y1 (ko) | 이동통신시스템의 다중 인터럽트모드 지원회로 | |
KR100777568B1 (ko) | 임베디드 시스템의 고속 실시간 모니터링 방법 | |
US6041371A (en) | Asynchronous input/output for integrated circuits that latches external asynchronous signal in feedback path of state machine | |
KR100685095B1 (ko) | 도킹 시스템과의 버스 연결을 위한 본체 시스템 및 그제어 방법 | |
CN110008071B (zh) | 一种远程调试装置及方法 | |
CN111580470A (zh) | 基于stm32f4的多功能运动控制方法 | |
EP0464393B1 (en) | Signal processor | |
JPH0546535A (ja) | データ転送インタフエース装置 | |
CN110362521B (zh) | Mcu+fpga架构的双路串行数据通信系统及方法 | |
KR100677198B1 (ko) | 디지털 티브이의 이더넷 장치 | |
KR100386601B1 (ko) | 인터럽트 발생 장치 | |
KR200446071Y1 (ko) | 다중 인터럽트요청 신호를 지원하는 버스의 로직게이트웨이 회로 | |
KR200271640Y1 (ko) | 인터럽트확장로직이 구비된 피지에이 | |
CN113934676A (zh) | 矿机系统与矿机系统的讯号补偿方法 | |
CN117112470A (zh) | 一种基于可编程逻辑器件的io扩展电路及其实现方法 | |
JP2003122600A (ja) | ウォッチドッグタイマ装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
REGI | Registration of establishment | ||
LAPS | Lapse due to unpaid annual fee |