KR100777568B1 - 임베디드 시스템의 고속 실시간 모니터링 방법 - Google Patents

임베디드 시스템의 고속 실시간 모니터링 방법 Download PDF

Info

Publication number
KR100777568B1
KR100777568B1 KR1020060000003A KR20060000003A KR100777568B1 KR 100777568 B1 KR100777568 B1 KR 100777568B1 KR 1020060000003 A KR1020060000003 A KR 1020060000003A KR 20060000003 A KR20060000003 A KR 20060000003A KR 100777568 B1 KR100777568 B1 KR 100777568B1
Authority
KR
South Korea
Prior art keywords
data packet
monitoring
data
digital
embedded system
Prior art date
Application number
KR1020060000003A
Other languages
English (en)
Other versions
KR20060006110A (ko
Inventor
김건
Original Assignee
김건
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김건 filed Critical 김건
Priority to KR1020060000003A priority Critical patent/KR100777568B1/ko
Publication of KR20060006110A publication Critical patent/KR20060006110A/ko
Application granted granted Critical
Publication of KR100777568B1 publication Critical patent/KR100777568B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
    • G06F11/3013—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system is an embedded system, i.e. a combination of hardware and software dedicated to perform a certain function in mobile devices, printers, automotive or aircraft systems

Landscapes

  • Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Quality & Reliability (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Debugging And Monitoring (AREA)

Abstract

본 발명은 타겟 임베디드 시스템의 전자회로와 CPU 펌웨어를 실시간으로 디버깅하거나 고속의 실행상태를 실시간으로 모니터링할 수 있도록 타겟 임베디드 시스템의 펌웨어가 고속 동기 디지털 데이타 통신방식으로 모니터링 데이타 패킷을 전송하는 임베디드 시스템의 고속 실시간 모니터링 방법에 관한 것으로, 이는 타겟 임베디드 시스템의 펌웨어가 고유의 임베디드 프로세스에 모니터링 데이타 패킷 전송 프로세스가 부가되어져서 이루어지며, 고유의 임베디드 프로세스를 실행한 연후에 실시간 모니터링 장비로부터 수신된 데이타 패킷 전송시작 신호가 긍정로직 수준인 경우에만 모니터링 데이타 패킷 전송 프로세스가 실행되는 한편, 모니터링 데이타 패킷 전송 프로세스는 디지털 클럭신호 구동기와 디지털 데이타신호 구동기를 활성화시키는 디지털 클럭신호 및 데이타신호 구동기 활성화부와, 인터럽트 서비스 루틴이 아닌 폴링방식을 적용한 고속 동기 데이타 통신방식으로써 모니터링 데이타 패킷의 요소개수를 모두 순차적으로 전송하는 모니터링 데이타 패킷 송신부와, 디지털 클럭신호 구동기와 디지털 데이타신호 구동기를 비활성화시키는 디지털 클럭신호 및 데이타신호 구동기 비활성화부로 구성됨을 특징으로 한다.
임베디드 시스템, 고속 실시간 모니터링

Description

임베디드 시스템의 고속 실시간 모니터링 방법 {HIGH-SPEED REAL-TIME MONITORING METHOD FOR EMBEDDED SYSTEMS}
도 1은 본 발명에 따른 임베디드 시스템의 고속 실시간 모니터링 장치의 블록 구성도.
도 2는 본 발명에 따른 타겟 임베디드 시스템의 펌웨어 흐름도.
도 3은 모니터링 데이타 패킷 송신부의 펌웨어 상세 흐름도.
< 도면의 주요부분에 대한 부호의 설명 >
10: 타겟 임베디드 시스템 12: 디지털 클럭신호 구동기
14: 디지털 데이타신호 구동기 16: 데이타 패킷 전송시작신호 수신기
20: MCU/DSP 30: 실시간 모니터링 장비
32: 디지털 클럭신호 수신기 34: 디지털 데이타신호 수신기
36: 데이타 패킷 전송시작신호 구동기
S10: 모니터링 데이타 패킷 전송 프로세스
S11: 모니터링 데이타 패킷 생성부
S12: 디지털 클럭신호 및 데이타신호 구동기 활성화부
S13: 모니터링 데이타 패킷 송신부
S14: 디지털 클럭신호 및 데이타신호 구동기 비활성화부
본 발명은 임베디드 시스템의 고속 실시간 모니터링 방법에 관한 것으로서, 더욱 상세하게는 타겟 임베디드 시스템에서 실시간 모니터링 장비로 고속 동기 디지털 데이타 통신방식을 통한 모니터링 데이타 패킷을 전송하여, 타겟 임베디드 시스템의 전자회로와 CPU 펌웨어를 실시간으로 디버깅하거나 고속의 동작상태를 실시간으로 모니터링할 수 있는 임베디드 시스템의 고속 실시간 모니터링 방법에 관한 것이다.
유무선 통신시스템, 네트워크 장비, 산업용 자동화 기기, 의료용 전자기기, 사무용 기기, 가전기기, 오디오/비디오 기기, 차량용 전자장치, 우주항공기용 전자장치 등 대부분의 디지털 전자기기 및 전자장비와 같은 임베디드 시스템에서는 CPU로 사용되는 MCU(마이크로콘트롤러)나 DSP(디지털 신호 처리기)가 디지털 데이타의 고속 연산뿐만 아니라 신호처리 및 제어 등을 수행함으로써 임베디드 시스템의 작동을 가능하게 하는데, 임베디드 시스템의 모니터링은 그러한 임베디드 시스템을 개발할 때에 하드웨어적인 전자회로 또는 CPU의 펌웨어를 검증하고 디버깅하기 위하여 반드시 필요할 뿐만 아니라, 이미 설치되어 고유의 임무를 수행 중인 임베디드 시스템의 성능 및 동작상태를 주기적으로 평가하기 위해서도 필요하다.
그런데, 임베디드 시스템의 다양한 기능 추가 및 고성능의 필요성과 함께, CPU 제조기술의 발전에 따라서 MCU/DSP의 동작속도는 갈수록 빨라지고 있다. 예를 들어, MCU/DSP의 동작속도가 100 MHz를 넘어서 수 백 MHz에 이르는 제품이 등장하고 있는 실정이다.
종래 임베디드 시스템의 모니터링 방법으로는 MCU/DSP의 JTAG 포트나 SCI 직렬 포트를 이용하여 CPU 코어의 레지스터 내용 또는 메모리, 온칩 주변모듈을 검사한다. JTAG 포트를 이용하여 CPU를 디버깅하거나 임베디드 시스템을 모니터링하는 방법으로는 정적 디버그 모니터링과 실시간 디버그 모니터링이 있는데, 정적 디버그 모니터링은 CPU의 실행상태를 일시적으로 중지시켜야 하는 문제점이 있고, 실시간 디버그 모니터링은 인터럽트를 발생시켜서 모니터링 데이타를 저장하기 때문에, CPU의 실행이 방해를 받는다는 문제점이 있다. 그리고 SCI 직렬 포트를 이용하여 임베디드 시스템을 모니터링하는 방법은 비동기 통신방식인 RS-232C 규격으로 통신함으로 인하여, 타겟 임베디드 시스템에서 모니터링 장비로 모니터링 데이타를 전송할 수 있는 최대 전송속도가 대략 100 kBPS 수준에 불과하기 때문에, 고속으로 동작하는 고성능 임베디드 시스템을 실시간으로 모니터링하는데 많은 문제점이 있었다.
본 발명은 이와같은 종래의 문제점을 해결하기 위해 안출한 것으로서, 본 발명의 목적은, 실행 중인 타겟 임베디드 시스템에서 실시간 모니터링 장비로 고속 동기 디지털 데이타 통신방식을 통한 모니터링 데이타 패킷을 전송하여, 타겟 임베디드 시스템을 일시적으로 중지시키거나 인터럽트를 발생시켜 CPU의 실행을 방해함이 없이 CPU 펌웨어를 실시간으로 디버깅하거나 고속의 실행상태를 실시간으로 모 니터링할 수 있는 임베디드 시스템의 고속 실시간 모니터링 방법을 제공하는 데 있다.
이러한 목적을 달성하기 위한 본 발명의 임베디드 시스템의 고속 실시간 모니터링 방법은, 타겟 임베디드 시스템의 펌웨어가 고유의 임베디드 프로세스에 모니터링 데이타 패킷 전송 프로세스가 부가되어져서 구성되는데, 고유의 임베디드 프로세스를 실행한 연후에 실시간 모니터링 장비로부터 수신된 데이타 패킷 전송시작 신호가 긍정로직 수준인 경우에만 모니터링 데이타 패킷 전송 프로세스가 실행되며, 모니터링 데이타 패킷 송신부에서는 인터럽트 서비스 루틴이 아닌 폴링방식을 적용한 고속 동기 데이타 통신방식으로써 모니터링 데이타 패킷의 요소개수를 모두 순차적으로 수십 MBPS의 전송속도로 전송함을 특징으로 한다.
이하, 본 발명의 실시예를 첨부된 도면을 참고로 하여 상세히 설명하면 다음과 같다.
도 1은 본 발명에 따른 임베디드 시스템의 고속 실시간 모니터링 장치의 구성도로서, 고속 동기 디지털 데이타 통신의 주형식으로 동작하는 타겟 임베디드 시스템(10)은 디지털 클럭신호 구동기(12)와 디지털 데이타신호 구동기(14), 데이타 패킷 전송시작신호 수신기(16), MCU/DSP(20)로 구성되고, 고속 동기 디지털 데이타 통신의 종형식으로 동작하는 실시간 모니터링 장비(30)는 디지털 클럭신호 수신기(32)와 디지털 데이타신호 수신기(34), 데이타 패킷 전송시작신호 구동기(36)로 구성된다.
실시간 모니터링 장비(30)가 타겟 임베디드 시스템(10)으로부터 모니터링 데이타 패킷을 전송받으려고 하는 경우에, 데이타 패킷 전송시작 신호(INIT-TRGT0)를 긍정로직 수준으로 만들고, 데이타 패킷 전송시작신호 구동기(36)는 이를 타겟 임베디드 시스템(10)의 데이타 패킷 전송시작신호 수신기(16)로 출력하고, MCU/DSP(20)는 데이타 패킷 전송시작신호 수신기(16)를 통하여 범용 입력핀(INIT-TRGT)으로 입력받은 데이타 패킷 전송시작 신호(26)가 긍정로직 수준일 때, 범용 출력핀(EN-DRV)으로 긍정로직 수준의 구동기 작동신호(28)를 출력한 연후에 모니터링 데이타 패킷을 전송하기 위해서 동기 데이타 통신방식의 디지털 클럭신호(22)를 동기 데이타 통신모듈의 클럭신호핀(SCLK)으로 발생시킴과 동시에 디지털 데이타신호(24)를 디지털 데이타신호핀(MOSI)로 발생시킨다. 그리고 디지털 클럭신호 구동기(12)는 디지털 클럭신호(22)를 실시간 모니터링 장비(30)의 디지털 클럭신호 수신기(32)로 출력하고, 디지털 데이타신호 구동기(14)가 디지털 데이타신호(24)를 실시간 모니터링 장비(30)의 디지털 데이타신호 수신기(34)로 출력하면, 실시간 모니터링 장비(30)는 디지털 클럭신호 수신기(32)를 통하여 디지털 클럭신호(SCLK0)를 수신하고, 디지털 데이타신호 수신기(34)를 통하여 디지털 데이타신호(MOSI0)를 수신하여 동기 데이타 통신방식으로 모니터링 데이타 패킷을 추출해 낸다.
그런데 타겟 임베디드 시스템(10)과 실시간 모니터링 장비(30)가 상호 전기적으로 접속되어 있지 않은 경우에 있어서, 타겟 임베디드 시스템(10)에서는 데이타 패킷 전송시작신호 수신기(16)의 회로가 자동적으로 부정로직 수준의 데이타 패킷 전송시작 신호(26)를 MCU/DSP(20)의 입력핀(INIT-TRGT)으로 출력하기 때문에, MCU/DSP(20)는 동기 데이타 통신방식의 디지털 클럭신호(22)와 디지털 데이타신호(24)를 발생시키지 않게 되고, 실시간 모니터링 장비(30)에서는 디지털 클럭신호 수신기(32)의 회로가 자동적으로 정지로직 수준의 디지털 클럭신호(SCLK0)를 출력하기 때문에, 실시간 모니터링 장비(30)는 모니터링 데이타 패킷을 전송받지 않게 된다.
타겟 임베디드 시스템(10)의 펌웨어는 고유의 임베디드 프로세스에 모니터링 데이타 패킷 전송 프로세스가 부가되어져서 구성되는데, 도 2와 같이 모니터링 데이타 패킷을 생성하여 실시간 모니터링 장비(30)로 전송하게 된다.
먼저 임베디드 시스템 초기화부(S1)에서는 타겟 임베디드 시스템이 고유의 임베디드 프로세스를 수행할 수 있도록 임베디드 시스템을 초기화하고, 동기 데이타 통신 파라미터 설정부(S2)에서는 MCU/DSP(20)가 고속 동기 디지털 데이타 통신의 주형식으로 동작하도록 설정되고, 동기 데이타 통신의 전송속도가 설정되며, 디지털 클럭신호핀(SCLK)으로 정지로직 수준의 디지털 클럭신호(22)가 출력되는 한편, MCU/DSP(20)가 리셋될 때에 디폴트로 입력핀으로 설정되는 구동기 작동신호핀(EN-DRV)으로 부정로직 수준의 구동기 작동신호(28)를 출력하여 디지털 클럭신호 구동기(12)와 디지털 데이타신호 구동기(14)가 일단 비활성화된다.
그런 다음, 고유 임베디드 프로세스 실행부(S3)에서 타겟 임베디드 시스템 고유의 임베디드 프로세스를 실행한 연후에, 데이타 패킷 전송시작신호 수신부(S4)에서 실시간 모니터링 장비(30)가 전송한 데이타 패킷 전송시작 신호(26)를 수신받아서, 데이타 패킷 전송시작신호 판별부(S5)에서는 데이타 패킷 전송시작 신호(26) 가 긍정로직 수준 또는 부정로직 수준인지를 판별하여, 데이타 패킷 전송시작 신호(26)가 부정로직 수준이면 모니터링 데이타 패킷 전송 프로세스(S10)를 실행하지 않고 다음 실행루프(L1)의 고유 임베디드 프로세스 실행부(S3)가 수행된다.
데이타 패킷 전송시작 신호(26)가 긍정로직 수준일 때 실행되는 모니터링 데이타 패킷 전송 프로세스(S10)는 모니터링 데이타 패킷 생성부(S11)와 디지털 클럭신호 및 데이타신호 구동기 활성화부(S12), 모니터링 데이타 패킷 송신부(S13), 디지털 클럭신호 및 데이타신호 구동기 비활성화부(S14)로 구성되는데, 이를 상세히 설명하면 다음과 같다.
먼저 모니터링 데이타 패킷 생성부(S11)에서는 실시간 모니터링 장비(30)로 전송할 모니터링 데이타 패킷이 생성되고, 디지털 클럭신호 및 데이타신호 구동기 활성화부(S12)에서는 구동기 작동신호핀(EN-DRV)으로 긍정로직 수준의 구동기 작동신호(28)를 출력하여 비활성화 상태에 있는 디지털 클럭신호 구동기(12)와 디지털 데이타신호 구동기(14)가 활성화되며, 모니터링 데이타 패킷 송신부(S13)에서는 동기 데이타 통신모듈의 클럭신호핀(SCLK)으로 디지털 클럭신호(22)를 출력함과 동시에 동기 데이타 통신모듈의 데이타신호핀(MOSI)으로 모니터링 데이타 패킷의 디지털 데이타신호(24)를 출력한 연후에, 디지털 클럭신호 및 데이타신호 구동기 비활성화부(S14)에서는 구동기 작동신호핀(EN-DRV)으로 부정로직 수준의 구동기 작동신호(28)를 출력하여 디지털 클럭신호 구동기(12)와 디지털 데이타신호 구동기(14)가 다시 비활성화된다.
한편 타겟 임베디드 시스템(10)의 MCU/DSP(20)는 일정시간마다 실행루프(L1) 를 수행하게 되는데, 실시간 모니터링 장비(30)에서 전송한 데이타 패킷 전송 시작신호(26)가 부정로직 수준이거나 또는 실시간 모니터링 장비(30)가 타겟 임베디드 시스템(10)에 접속되어 있지 않으면, MCU/DSP(20)는 고유 임베디드 프로세스 실행부(S3)만 실행하는 것이 되고, 반면에 실시간 모니터링 장비(30)가 타겟 임베디드 시스템(10)에 접속되어 데이타 패킷 전송 시작신호(26)가 긍정로직 수준인 경우에만 모니터링 데이타 패킷 전송 프로세스(S10)가 추가로 실행되는 것이다.
그리고, 모니터링 데이타 패킷 송신부(S13)에서 고속 동기 데이타 통신방식을 통하여 모니터링 데이타 패킷이 전송됨으로써, 모니터링 데이타 패킷 전송 프로세스(S10)를 실행하는데 필요한 시간이 매우 짧기 때문에, 모니터링 장비(30)는 타겟 임베디드 시스템(10)의 고유한 프로세스 실행에 방해가 되지 않게 실시간으로 타겟 임베디드 시스템(10)을 모니터링할 수 있게 된다.
한편, 모니터링 데이타 패킷 송신부(S13)에서는 모니터링 데이타 패킷의 요소개수(NDATA)번 만큼 타겟 임베디드 시스템(10)과 실시간 모니터링 장비(30)가 동기 데이타 통신을 수행하는데, 모니터링 데이타 패킷 송신부(S13)는 도 3과 같이 모니터링 데이타 패킷의 요소개수(NDATA)를 모두 순차적으로 고속 전송하게 된다.
먼저 데이타 개수 저장변수 초기화부(S21)에서 데이타 개수 저장변수(N)를 0으로 설정하며, 전송 데이타 개수 판별부(S22)에서는 데이타 개수 저장변수(N)가 모니터링 데이타 패킷의 요소개수(NDATA)보다 작은지 또는 작지 않은지를 판별하는데, 데이타 개수 저장변수(N)가 모니터링 데이타 패킷의 요소개수(NDATA)보다 작으면 동기 데이타 통신방식으로 전송할 모니터링 데이타 패킷의 요소가 아직 남아있 음을 의미하여 데이타 통신 전송부(S23)를 수행하게 되며, 데이타 개수 저장변수(N)가 모니터링 데이타 패킷의 요소개수(NDATA)보다 작지 않으면 모니터링 데이타 패킷의 요소개수(NDATA)가 모두 전송되었음을 의미하여서 모니터링 데이타 패킷 송신부(S13)의 실행이 완료된다.
데이타 통신 전송부(S23)에서는 동기 통신 데이타 레지스터에 모니터링 데이타 패킷의 N 번째 요소를 기록함으로써 N 번째 요소의 전송이 이루어지게 되며, 통신상태 레지스터 판독부(S24)에서는 동기 데이타 통신 모듈의 상태 레지스터를 판독하여 전송완료표지 값을 구하고, 전송완료표지 판별부(S25)에서는 전송완료표지가 긍정인지 또는 부정인지를 판별하는데, 전송완료표지가 부정인 경우에는 N 번째 요소의 전송이 아직 완료되지 않았음을 의미하여, 전송완료표지가 긍정이 될 때까지 실행루프(L21)를 따라 통신상태 레지스터 판독부(S24)에서 동기 데이타 통신 모듈의 상태 레지스터를 다시 판독하게 되고, 전송완료표지가 긍정인 경우에는 N 번째 요소의 전송이 완료되었음을 의미하여 데이타 개수 저장변수 갱신부(S26)에서 데이타 개수 저장변수(N)를 일 증가시킨 연후에 실행루프(L22)를 따라 전송 데이타 개수 판별부(S22)를 다시 실행하게 된다. 이와 같이 모니터링 데이타 패킷의 요소개수(NDATA)가 모두 전송될 때까지 실행루프(L22)가 반복적으로 수행된다.
일반적으로, 임베디드 시스템에서 시간적으로 중요도가 높은 프로세스는 인터럽트 서비스 루틴을 적용하여 실시간으로 실행되는데, 상기에서 설명된 바와 같이 모니터링 데이타 패킷의 요소개수(NDATA)를 순차적으로 전송하기 위해서는 데이타 통신 전송부(S23)에서 데이타 패킷의 N 번째 요소를 전송한 후에 전송완료표지 가 긍정이 될 때까지 기다려야만 하는 순간에, 별도의 인터럽트 서비스 루틴을 적용하지 않고 실행루프(L21)를 따라서 폴링방식을 적용하기 때문에 고유 임베디드 프로세스의 인터럽트 서비스 루틴이 실행되는데 아무런 장애가 발생되지 않는다.
이상에서 설명한 바와 같이 본 발명은 타겟 임베디드 시스템의 펌웨어가 고속 동기 디지털 데이타 통신방식을 통하여 모니터링 데이타 패킷을 전송함으로써, 모니터링 데이타 패킷 전송 프로세스(S10)를 실행하는데 필요한 시간이 매우 짧기 때문에, 모니터링 장비(30)는 타겟 임베디드 시스템의 전자회로와 CPU 펌웨어를 실시간으로 디버깅하거나 고속의 실행상태를 실시간으로 모니터링할 수 있다.
그리고 모니터링 데이타 패킷 송신부(S13)에서는 별도의 인터럽트 서비스 루틴을 적용하지 않고 폴링방식을 적용하기 때문에 고유 임베디드 프로세스의 인터럽트 서비스 루틴이 실행되는데 방해를 일으키지 않고 동기 데이타 통신방식으로 모니터링 데이타 패킷을 전송할 수 있는 효과가 있으며, 동기 데이타 통신방식으로 MCU/DSP의 외부접속 통신모듈인 SPI(Serial Peripheral Interface) 모듈을 이용하면 최대 20 MBPS의 전송속도가 가능하다.
한편, 임베디드 시스템의 MCU/DSP는 SPI 모듈을 ADC/DAC 소자와 통신하는데 사용하든지 또는 메모리 소자와 통신하는데 사용하든지 또는 기타 외부모듈과 통신하는데 사용하는 등 다양한 용도로 이용하는데, 이러한 경우에 타겟 임베디드 시스템의 펌웨어가 구동기 작동신호핀(EN-DRV)을 제어하여 SPI 모듈을 다양한 용도로 사용함이 가능하도록 하는 효과가 있다.
즉, 모니터링 데이타 패킷 전송 프로세스(S10)에 있어서, 디지털 클럭신호 및 데이타신호 구동기 활성화부(S12)에서 구동기 작동신호핀(EN-DRV)으로 긍정로직 수준의 구동기 작동신호(28)를 출력하여 비활성화 상태에 있는 디지털 클럭신호 구동기(12)와 디지털 데이타신호 구동기(14)가 활성화되고 난 직후, 모니터링 데이타 패킷 송신부(S13)에서 모니터링 데이타 패킷의 전송을 완료하면, 디지털 클럭신호 및 데이타신호 구동기 비활성화부(S14)에서 구동기 작동신호핀(EN-DRV)으로 부정로직 수준의 구동기 작동신호(28)를 출력하여 디지털 클럭신호 구동기(12)와 디지털 데이타신호 구동기(14)가 다시 비활성화되기 때문에, 타겟 임베디드 시스템은 SPI 모듈을 고유 임베디드 프로세스 실행부(S3)에서 원래의 다양한 용도로 사용할 수 있을 뿐만 아니라, 모니터링 데이타 패킷 전송 프로세스(S10)에서 실시간 모니터링 데이타 패킷의 전송에 사용함이 가능해진다.
그리고 모니터링 데이타 패킷 전송 프로세스(S10)는 데이타 패킷 전송시작신호(26)가 긍정로직 수준인 경우에만 모니터링 데이타 패킷을 전송하므로, 실시간 모니터링 장비가 타겟 임베디드 시스템에 접속되어 있지 않거나 또는 실시간 모니터링 장비가 접속되어 있더라도 데이타 패킷 전송시작신호(INIT-TRGT0)가 긍정로직 수준으로 설정되지 않으면, 타겟 임베디드 시스템은 고유의 임베디드 프로세스만 실행하게 되는 효과가 있다.

Claims (1)

  1. 고유의 임베디드 프로세스에 모니터링 데이타 패킷 전송 프로세스가 부가되어져서 이루어진 타겟 임베디드 시스템의 펌웨어가 고속 동기 디지털 데이타 통신방식으로 모니터링 데이타 패킷을 전송하는 임베디드 시스템의 고속 실시간 모니터링 방법에 있어서, 상기 타겟 임베디드 시스템의 펌웨어는;
    상기 타겟 임베디드 시스템이 고유의 임베디드 프로세스를 수행할 수 있도록 초기화하는 임베디드 시스템 초기화부;
    상기 타겟 임베디드 시스템의 CPU가 고속 동기 디지털 데이타 통신의 주형식으로 동작하도록 설정하고, 동기 데이타 통신의 전송속도를 설정하며, 디지털 클럭신호핀(SCLK)으로 정지로직 수준의 디지털 클럭신호를 출력하는 한편, 구동기 작동신호핀(EN-DRV)으로 부정로직 수준의 구동기 작동신호를 출력하여 디지털 클럭신호 구동기와 디지털 데이타신호 구동기를 일단 비활성화시키는 동기 데이타 통신 파라미터 설정부;
    상기 타겟 임베디드 시스템 고유의 임베디드 프로세스를 실행하는 고유 임베디드 프로세스 실행부;
    모니터링 장비가 전송한 데이타 패킷 전송시작 신호를 입력하는 데이타 패킷 전송시작신호 수신부;
    상기 데이타 패킷 전송시작 신호가 긍정로직 수준 또는 부정로직 수준인지를 판별하여 상기 데이타 패킷 전송시작 신호가 부정로직 수준이면 다음 실행루프(L1) 의 상기 고유 임베디드 프로세스 실행부가 수행되게 하는 데이타 패킷 전송시작신호 판별부; 및
    상기 데이타 패킷 전송시작 신호가 긍정로직 수준일 때 실행되는 모니터링 데이타 패킷 전송 프로세스로 구성되고, 상기 모니터링 데이타 패킷 전송 프로세스는;
    모니터링 데이타 패킷을 생성하는 모니터링 데이타 패킷 생성부;
    상기 구동기 작동신호핀(EN-DRV)으로 긍정로직 수준의 구동기 작동신호를 출력하여 비활성화 상태에 있는 상기 디지털 클럭신호 구동기와 디지털 데이타신호 구동기를 활성화시키는 디지털 클럭신호 및 데이타신호 구동기 활성화부;
    상기 디지털 클럭신호핀(SCLK)으로 동기 데이타 통신의 디지털 클럭신호를 출력함과 동시에 디지털 데이타신호핀(MOSI)으로 상기 모니터링 데이타 패킷의 디지털 데이타신호를 출력하는 모니터링 데이타 패킷 송신부; 및
    상기 구동기 작동신호핀(EN-DRV)으로 부정로직 수준의 구동기 작동신호를 출력하여 상기 디지털 클럭신호 구동기와 디지털 데이타신호 구동기를 다시 비활성화시키는 디지털 클럭신호 및 데이타신호 구동기 비활성화부로 구성되고, 모니터링 데이타 패킷의 요소개수를 모두 순차적으로 전송하는 상기 모니터링 데이타 패킷 송신부는;
    데이타 개수 저장변수를 0으로 설정하는 데이타 개수 저장변수 초기화부;
    상기 데이타 개수 저장변수가 상기 모니터링 데이타 패킷의 요소개수보다 작은지 또는 작지 않은지를 판별하여, 상기 데이타 개수 저장변수가 상기 모니터링 데이타 패킷의 요소개수보다 작지 않으면 상기 모니터링 데이타 패킷 송신부의 실행을 완료시키는 전송 데이타 개수 판별부;
    상기 데이타 개수 저장변수가 상기 모니터링 데이타 패킷의 요소개수보다 작은 경우에 실행되며, 동기 통신 데이타 레지스터에 상기 모니터링 데이타 패킷의 한 요소를 기록함으로써 상기 요소의 전송이 이루어지게 되는 데이타 통신 전송부;
    동기 데이타 통신 모듈의 상태 레지스터를 판독하여 전송완료표지 값을 구하는 통신상태 레지스터 판독부;
    상기 전송완료표지가 긍정인지 또는 부정인지를 판별하여, 상기 전송완료표지가 부정인 경우에는 상기 전송완료표지가 긍정이 될 때까지 실행루프(L21)를 따라 상기 통신상태 레지스터 판독부에서 동기 데이타 통신 모듈의 상태 레지스터를 다시 판독하게 하는 전송완료표지 판별부; 및
    상기 전송완료표지가 긍정인 경우에 실행되어 상기 데이타 개수 저장변수를 일 증가시키는 데이타 개수 저장변수 갱신부로 구성되며,
    상기 모니터링 데이타 패킷의 요소개수가 모두 전송될 때까지 실행루프(L22)가 수행되어짐을 특징으로 하는 임베디드 시스템의 고속 실시간 모니터링 방법.
KR1020060000003A 2006-01-01 2006-01-01 임베디드 시스템의 고속 실시간 모니터링 방법 KR100777568B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060000003A KR100777568B1 (ko) 2006-01-01 2006-01-01 임베디드 시스템의 고속 실시간 모니터링 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060000003A KR100777568B1 (ko) 2006-01-01 2006-01-01 임베디드 시스템의 고속 실시간 모니터링 방법

Publications (2)

Publication Number Publication Date
KR20060006110A KR20060006110A (ko) 2006-01-18
KR100777568B1 true KR100777568B1 (ko) 2007-11-16

Family

ID=37117852

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060000003A KR100777568B1 (ko) 2006-01-01 2006-01-01 임베디드 시스템의 고속 실시간 모니터링 방법

Country Status (1)

Country Link
KR (1) KR100777568B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100834915B1 (ko) * 2006-10-20 2008-06-03 삼성전기주식회사 Ｐｃ를 이용하여 테스트하기 위한 임베디드 시스템 및 그방법
US10437694B2 (en) 2014-02-21 2019-10-08 Rolf Segger Real time terminal for debugging embedded computing systems
US9384106B2 (en) 2014-02-21 2016-07-05 Rolf Segger Real time terminal for debugging embedded computing systems

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030042649A (ko) * 2001-11-23 2003-06-02 정익호 통신망을 이용한 임베디드 프로그램 설계 원격 학습 시스템

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030042649A (ko) * 2001-11-23 2003-06-02 정익호 통신망을 이용한 임베디드 프로그램 설계 원격 학습 시스템

Also Published As

Publication number Publication date
KR20060006110A (ko) 2006-01-18

Similar Documents

Publication Publication Date Title
CN102016812B (zh) 虚拟中断模式接口和用于虚拟化中断模式的方法
JP2007513425A (ja) 多数の時間領域群を有するシステムでイベント群を時間順序付けする装置及び方法
US9995789B2 (en) Secure remote debugging of SoCs
KR100777568B1 (ko) 임베디드 시스템의 고속 실시간 모니터링 방법
IL166605A (en) Universal approach for simulating, emulating and testing a variety of serial bus types
CN112100016A (zh) 一种系统异常场景下的soc诊断方法及系统
KR100230451B1 (ko) 디지털 신호처리 프로세서의 비동기방식 직렬데이터 송수신 방법
CN109254894B (zh) 芯片的心跳监测装置及方法
CN108696375B (zh) 工业网络信息获取装置、方法、监控系统及存储介质
CN111522757B (zh) 一种基于i2c总线的中断读取与清除的控制方法
CN117149691A (zh) 一种PCIe参考时钟切换方法、装置、设备及存储介质
CN115702355A (zh) 使用触发生成的自动化测试设备和方法
KR20070118042A (ko) 다기능 장치의 구동
WO2007097040A1 (ja) 情報処理装置の制御方法、情報処理装置
US12068854B2 (en) Introduction and detection of erroneous stop condition in a single UART
JP6906369B2 (ja) コンピュータシステム、その制御方法、及びプログラム
JP2009271569A (ja) 半導体集積回路及びそれを備えた電子機器
KR200295538Y1 (ko) 이동통신시스템의 다중 인터럽트모드 지원회로
PS et al. Development of Low-End Communication Module
CN117242434A (zh) 在单个uart中引入和检测错误的停止条件
WO2024072395A1 (en) Event signals
WO2023055871A1 (en) Introduction and detection of erroneous stop condition in a single uart
JP5920370B2 (ja) 電子制御装置
Zang et al. Design and Implementation of High Speed UART Based on DMA
JP2005078534A (ja) 情報処理装置及びシステム障害監視方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee