CN113934676A - 矿机系统与矿机系统的讯号补偿方法 - Google Patents

矿机系统与矿机系统的讯号补偿方法 Download PDF

Info

Publication number
CN113934676A
CN113934676A CN202010671104.0A CN202010671104A CN113934676A CN 113934676 A CN113934676 A CN 113934676A CN 202010671104 A CN202010671104 A CN 202010671104A CN 113934676 A CN113934676 A CN 113934676A
Authority
CN
China
Prior art keywords
inverter
chip
computation
chips
multiplexer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010671104.0A
Other languages
English (en)
Inventor
李昆宪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Bee Computing Hong Kong Ltd
Original Assignee
Bee Computing Hong Kong Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Bee Computing Hong Kong Ltd filed Critical Bee Computing Hong Kong Ltd
Priority to CN202010671104.0A priority Critical patent/CN113934676A/zh
Publication of CN113934676A publication Critical patent/CN113934676A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00Digital computers in general; Data processing equipment in general
    • G06F15/16Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163Interprocessor communication

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Inverter Devices (AREA)

Abstract

本申请公开一种矿机系统与矿机系统的讯号补偿方法,所述矿机系统包括有控制板与至少一算力板,控制板至少设置有控制芯片;算力板电性连接控制板,算力板设置有多个运算芯片,每一运算芯片以串联方式连接,每一运算芯片分别具有讯号输入端与讯号输出端,其中,每一运算芯片的讯号输入端配置有第一多工器与第四多工器,每一运算芯片的讯号输出端配置有第二多工器与第三多工器,第一多工器的其中一个输入端配置有第一反向器,第二多工器的其中一个输入端配置有第二反向器,第三多工器的其中一个输入端配置有第三反向器,第四多工器的其中一个输入端配置有第四反向器。

Description

矿机系统与矿机系统的讯号补偿方法
技术领域
本申请关于一种计算机运算系统,特别是关于一种可以进行传输讯号的波特率补偿的矿机系统。
背景技术
比特币挖矿机是一种配置有专用的运算芯片的电脑,可以用来进行挖矿以获取比特币。而矿机系统的运算芯片是矿机的运算核心,运算芯片可采用并联方式连接,也可采用串联方式连接,采用串联方式是目前的设计趋势。目前运算芯片间的信号传输采用通用非同步收发器(Universal Asynchronous Receiver/Transmitter,UART)标准。
UART格式的信号是常态为逻辑1的讯号。在使用串联方式连接运算芯片的系统中,如果只使用正向逻辑,会造成UART信号在传输过程中衰减,衰减的讯号会造成UART讯号的波特率(Baud Rate)不准。如果UART信号波特率不准会造成运算芯片与控制板无法进行讯号沟通。因此,需要一种技术方案来解决运算芯片的UART讯号的波特率(Baud Rate)不准的问题。
发明内容
为了解决运算芯片的UART讯号的波特率(Baud Rate)不准的问题,本申请提供一种矿机系统,在运算芯片中配置反向器,以弥补UART讯号的衰减,使得UART讯号的波特率在运算芯片传递时可以维持相同的宽度,让矿机系统的控制板与算力板的运算芯片可以正确无误的进行信号沟通。
根据实施例所公开的矿机系统,包括有控制板与至少一算力板,控制板至少设置有控制芯片;算力板电性连接所述控制板,算力板设置有多个运算芯片,每一运算芯片以串联方式连接以形成一多级串联电路,每一运算芯片分别具有讯号输入端与讯号输出端,其中,每一所述运算芯片的所述讯号输入端配置有第一多工器与第四多工器,每一所述运算芯片的所述讯号输出端配置有第二多工器与第三多工器,所述第一多工器的其中一个输入端配置有一第一反向器,所述第二多工器的其中一个输入端配置有一第二反向器,所述第三多工器的其中一个输入端配置有第三反向器,所述第四多工器的其中一个输入端配置有一第四反向器;其中所述矿机系统启动时,所述控制芯片传送一定址指令给所述至少一算力板,所述定址指令用以由所述多个运算芯片中选定至少一组运算芯片以及由被选定的所述至少一组运算芯片中选定:(1)配置在前一级的所述运算芯片的讯号输出端的所述第三反向器以及配置在后一级的所述运算芯片的讯号输入端的所述第一反向器,或(2)配置在前一级的所述运算芯片的讯号输出端的所述第四反向器以及配置在后一级的所述运算芯片的讯号输入端的所述第二反向器,或(3)配置在前一级的所述运算芯片的讯号输出端的所述第三反向器以及配置在后一级的所述运算芯片的讯号输入端的所述第一反向器,与配置在前一级的所述运算芯片的讯号输出端的所述第四反向器以及配置在后一级的所述运算芯片的讯号输入端的所述第二反向器;所述控制芯片传送所述定址指令给所述至少一算力板后,更传送一启动指令,以启动所述多个运算芯片与被选定的所述至少一组运算芯片中的被选定的(1)所述第三反向器与所述第一反向器,或(2)所述第四反向器与所述第二反向器,或(3)所述第三反向器与所述第一反向器,以及所述第四反向器与所述第二反向器。
根据实施例所公开的矿机系统的讯号补偿方法,所述矿机系统包括一控制板,至少设置有控制芯片与存储器;以及电性连接所述控制板的至少一算力板,所述算力板设置有多个运算芯片,每一所述运算芯片以串联方式连接以形成一多级串联电路,每一所述运算芯片分别具有讯号输入端与讯号输出端,其中,每一所述运算芯片的所述讯号输入端配置有第一多工器与第四多工器,每一所述运算芯片的所述讯号输出端配置有第二多工器与第三多工器,所述第一多工器的其中一个输入端配置有第一反向器,所述第二多工器的其中一个输入端配置有第二反向器,所述第三多工器的其中一个输入端配置有一第三反向器,所述第四多工器的其中一个输入端配置有第四反向器,所述方法包括:所述控制芯片传送一定址指令给所述至少一算力板,所述定址指令用以由所述多个运算芯片中选定至少一组运算芯片以及由被选定的所述至少一组运算芯片中选定:(1)配置在前一级的所述运算芯片的讯号输出端的所述第三反向器以及配置在后一级的所述运算芯片的讯号输入端的所述第一反向器,或(2)配置在前一级的所述运算芯片的讯号输出端的所述第四反向器以及配置在后一级的所述运算芯片的讯号输入端的所述第二反向器,或(3)配置在前一级的所述运算芯片的讯号输出端的所述第三反向器以及配置在后一级的所述运算芯片的讯号输入端的所述第一反向器,与配置在前一级的所述运算芯片的讯号输出端的所述第四反向器以及配置在后一级的所述运算芯片的讯号输入端的所述第二反向器;所述控制芯片传送所述定址指令给所述至少一算力板后,更传送一启动指令,以启动所述多个运算芯片与被选定的所述至少一组运算芯片中的被选定的(1)所述第三反向器与所述第一反向器,或(2)所述第四反向器与所述第二反向器,或(3)所述第三反向器与所述第一反向器,以及所述第四反向器与所述第二反向器。
根据实施例所公开的矿机系统,在多个运算芯片中,每一个运算芯片的讯号输入端与讯号输出端都分别配指有反向器,选定一组或多组运算芯片的反向器进行反向,透过这些反向器的配置,可以弥补UART讯号的衰减,使得UART讯号的波特率在运算芯片传递时可以维持相同的宽度,让矿机系统的控制板与算力板的运算芯片可以正确无误的进行讯号沟通。
附图说明
此处所说明的附图用来提供对本发明的进一步理解,构成本发明的一部分,本发明的示意性实施方式及其说明用于解释本发明,并不构成对本发明的不当限定。在附图中:
图1是本申请实施例的系统框图;
图2是本申请运算芯片的电路方块示意图;
图3是本申请运算芯片的反向器的启动流程图;以及
图4是本申请运算芯片中的反向器启动后的讯号流示意图。
具体实施方式
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
需要说明的是,在本文中,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者装置中还存在另外的相同要素。
必须了解的是,当组件描述为“连接”或“耦接”至另一组件时,可以是直接连结、或耦接至其他组件,可能出现中间组件。相反地,当组件描述为“直接连接”或“直接耦接”至另一组件时,其中不存在任何中间组件。使用于描述组件之间关系的其他语词也可类似方式解读,例如“介于”相对于“直接介于”,或者是“邻接”相对于“直接邻接”等等。
请参阅图1,是本申请实施例的系统框图。一般的矿机系统包括一组控制板100与多组的算力板200,图中所示算力板200仅绘示一组,实际上可依据实际的运算需求而选择算力板200设置的数量。控制板100与算力板200透过讯号线进行电性连接,控制板100与算力板200之间以特定格式进行讯号沟通,举例来说,可以透过通用非同步收发传输器(Universal Asynchronous Receiver/Transmitter,UART)介面进行讯号的通讯。控制板100与算力板200之间透过特定格式的协定,算力板200可以接收来自控制板100的指令以执行相对应的动作。
控制板100上设置有控制芯片101、动态随机存取存储器102、存储器103。控制芯片101为特殊应用积体电路(Application Specific Integrated Circuit,ASIC)。动态随机存取存储器102电性连接于控制芯片101,用以辅助控制芯片101,以暂存系统运作时的讯息。存储器103与控制芯片101电性连接,用以存储资料或者指令。存储器103存储有指令,矿机系统启动时,控制芯片101会读取存储于存储器103的指令并执行,控制芯片101以定址指令选定要进行反向程序的运算芯片,选定后再以启动指令启动所有的运算芯片以及要进行反向程序的运算芯片中的反向器。在另一实施例中,控制板100不一定要配置存储器103,而将指令存储于控制芯片101中。
此外,控制板100上设置有多个符合上述特定格式的信号传输介面104,例如符合UART协定的信号传输介面。每一个信号传输介面104可连接算力板200。
另外,控制板100上还设置有网络模组105以及电源接口106。网络模组105受到控制芯片101的控制,用以与外部的矿池连接,以接收题目或者与外部通讯。电源接口106用以与电源系统连接。
算力板200上设置有多个运算芯片201~212,每一个运算芯片201~212是以串联方式连接。为了简化图示,多个运算芯片201~212之间的连接方式并未绘示。此外,算力板200上还设置有符合上述特定格式的信号传输介面204,以与控制板100上的信号传输介面104连接进行讯号沟通。另外,算力板200上设置有电源接口206,用以与电源系统连接。
控制芯片选定要进行反向的运算芯片是选定两个相邻的运算芯片进行。假设有算力板配置10个运算芯片,那么控制芯片可以选定一组运算芯片,也就说第一个与第二个运算芯片,或者第二个与第三个运算芯片,也可以选定多组,例如第一个与第二个运算芯片、第四个运算芯片与第五个运算芯片,或者第一个与第二个运算芯片,第六个与第七个运算芯片。换句话说,控制芯片可以选定一组或多组运算芯片。当选定多组运算芯片时,多组运算芯片可以全部的组都相邻,或至少一部分的组相邻。
此处说明的矿机系统为简化的示意性实施例,实际上矿机系统还可设置保护电路、串联供电电路等等。除了电路外,还可设置风扇或者散热模组等等。
为了解决UART讯号的波特率(Baud Rate)不准的问题,在每一个运算芯片的讯号输入端与讯号输出端都设置反向器,以弥补UART讯号的衰减,使得每一级的运算芯片的UART讯号的波特率可以维持相同的宽度,让矿机系统的控制板与算力板的运算芯片进行通讯。以下说明更具体的设置方式与操作。
如图2所示,为本申请运算芯片的方块示意图,亦即绘示了算力板中多个运算芯片的其中一个运算芯片的内部模组。如图所示,运算芯片包括第一多工器261、第一反向器251、第二多工器262、第二反向器252、第三多工器263、第三反向器253、第四多工器264、第四反向器254、讯号控制器265、指令集266以及运算模组280。讯号控制器265用来对所收到的讯号进行解码,指令集266具有多个暂存器,运算模组280中配置多个运算子模组。
每一运算芯片的讯号输入端配置有一第一多工器与一第四多工器,每一运算芯片的讯号输出端配置有一第二多工器与一第三多工器。UART讯号有Tx讯号与Rx讯号,两者传输的方向相反。讯号输入端是指Tx讯号输入端与Rx讯号输入端,讯号输出端是指Tx讯号输出端与Rx讯号输出端。亦即,如图所示,第一多工器261配置在运算芯片的Tx讯号输入端侧,第三多工器263配置在运算芯片的Tx讯号输出端侧,第二多工器262配置在运算芯片的Rx讯号输出端侧,第四多工器264配置在运算芯片的Rx讯号输入端侧。更具体而言,讯号控制器265电性连接第一多工器261与第二多工器262,讯号控制器265电性连第三多工器263与第四多工器264。讯号控制器265电性连接指令集266,指令集266电性连接运算模组280。当运算芯片收到讯号或指令时,讯号控制器265会先对讯号或指令进行解码,再由指令集266中的暂存器去启动相应的元件。控制芯片可以选定对Tx讯号进行反向,或者选定对Rx讯号进行反向,或者Tx讯号与Rx讯号都进行反向。被选定的所述至少一组运算芯片中,当要进行反向操作时,只有前一级运算芯片的第三反向器与后一级运算芯片的第一反向器会运作,或者前一级运算芯片的第四反向器与后一级运算芯片的第二反向器会运作,或者前一级运算芯片的第三反向器与第四反向器与后一级运算芯片的第一反向器与第二反向器都运作。
控制芯片选定要进行反向的运算芯片是选定两相邻的运算芯片进行,可以选定一组运算芯片,举例来说,自多个运算芯片里选定第一个与第二个运算芯片,或者第二个与第三个运算芯片,也可以选定多组,例如第一个与第二个运算芯片、第四个运算芯片与第五个运算芯片,或者第一个与第二个运算芯片,第六个与第七个运算芯片。当选定多组运算芯片时,多组运算芯片可以全部的组都相邻,或至少一部分的组相邻。
在没有配置反向器的运算芯片的算力板中,UART讯号从逻辑1变成逻辑0的下降时间或0变1的上升时间会慢慢的变长,经过几级的传输之后,下降或上升时间会越来越长,导致波特率不同步,因此每一级的运算芯片所接收的讯号的波特率都会不一样,会影响控制板与算力板之间的讯号传输。透过反向器的配置,将下降或上升时间进行补偿,亦即宽度一致,这样就可以确保每一级的运算芯片所接收的讯号的波特率可以维持一致。反向器电路虽然会造成信号的延迟,但可以让每一级运算芯片维持相同的波特率,以让讯号可以正确地编解码,以让矿机系统的控制板与算力板的运算芯片可以正确无误的进行讯号沟通。
图3是本申请运算芯片的反向器的启动流程图。
运算芯片的反向器的启动流程需要透过控制板的控制芯片的控制指令集与控制指令流程來进行。首先控制芯片下达一定址指令给多个运算芯片,所述定址指令用以由所述多个运算芯片中选定至少一组运算芯片以及由被选定的所述至少一组运算芯片中选定:(1)配置在前一级的所述运算芯片的讯号输出端的所述第三反向器以及配置在后一级的所述运算芯片的讯号输入端的所述第一反向器,或(2)配置在前一级的所述运算芯片的讯号输出端的所述第四反向器以及配置在后一级的所述运算芯片的讯号输入端的所述第二反向器,或(3)配置在前一级的所述运算芯片的讯号输出端的所述第三反向器以及配置在后一级的所述运算芯片的讯号输入端的所述第一反向器,与配置在前一级的所述运算芯片的讯号输出端的所述第四反向器以及配置在后一级的所述运算芯片的讯号输入端的所述第二反向器(步骤410)。控制芯片预先选定要进行反向程序的运算芯片,也就是选定一组或多组运算芯片以进行反向程序,一组运算芯片为两个相邻的运算芯片。当选定多组运算芯片时,多组运算芯片可以全部的组都相邻,或至少一部分的组相邻。
因此在系统启动后,控制板100上的控制芯片101会选定要进行反向程序的运算芯片,具体来说,控制芯片101可以选定一组或多组运算芯片的反向器进行反向。接着,控制芯片101对所有的运算芯片下达启动指令,使得被选定的运算芯片可以执行反向指令。启动指令是指对所有的运算芯片一起下达指令,亦即需要进行反向操作的运算芯片以及不需要进行反向操作的运算芯片都会收到控制芯片101下达的启动指令,启动指令也可以称作全域指令。定址指令中包括有欲进行反向操作的运算芯片的代码以及欲启动的反向器代码。选定的相邻两运算芯片中,配置在第一个运算芯片Tx讯号输出端的反向器以及配置在第二个运算芯片Tx讯号输入端的反向器会被启动。因此,当解码完之后,每一个运算芯片就会知道自己是否需要进行反向操作进而开启相应的反向器。
接着,控制芯片传送一启动指令给算力板,以启动所述多个运算芯片与被选定的所述至少一组运算芯片中的被选定的(1)所述第三反向器与所述第一反向器,或(2)所述第四反向器与所述第二反向器,或(3)所述第三反向器与所述第一反向器,以及所述第四反向器与所述第二反向器。(步骤420)。
使用启动指令(全域指令)是因为运算芯片的反向器需要同时启动,否则当相邻两个运算芯片中的第一个运算芯片的输出端的讯号经过反向器反向后,第二个运算芯片是无法进行解码程序。
图4是本申请运算芯片中的反向器启动后的讯号流示意图。
图4中绘示是选定一组相邻的两个运算芯片,以第一个运算芯片201与第二个运算芯片202作为示例,并且以第一个运算芯片201的第三反向器与第四反向器以及第二个运算芯片202的第一反向器与第二反向器都被选定作为说明,当然如前述实施例所述,可以只选择对Tx讯号反向,或者只选择对Rx讯号反向。当运算芯片收到定址指令时,讯号控制器265会先对定址指令进行解码,解码后的讯号会输出给指令集266,当解码后的讯号指示第一个运算芯片201与第二个运算芯片202需要进行反向时,指令集266透过与第一个运算芯片201与第二个运算芯片202对应的暂存器去启动反向器。
当定址指令中指示第一个运算芯片201与第二个运算芯片202需要进行反向时,讯号控制器265解码完之后,第一个运算芯片201与第二个运算芯片202就会知道自己是否需要进行反向操作,并且知道配置在第一个运算芯片201的Tx讯号输出端的第三反向器与Rx讯号输入端的第四反向器以及配置在第二个运算芯片202的Tx讯号输入端的第一反向器与Rx讯号输出端的第二反向器会被启动,而第一个运算芯片201的Tx讯号输入端的第一反向器与Rx讯号输出端的第二反向器与第二个运算芯片202的Tx讯号输出端的第三反向器与Rx讯号输出端的第四反向器不会被启动。
如图所示,Tx讯号的传输方向是由第一个运算芯片201传送到第二个运算芯片202。选定第一个运算芯片201与第二个运算芯片202进行反向,因此配置在第一个运算芯片201的Tx讯号输出端的第三反向器与Rx讯号输入端的第四反向器以及配置在第二个运算芯片202的Tx讯号输入端的第一反向器与Rx讯号输出端的第二反向器会被启动,当第一个运算芯片201接收Tx讯号时,由于第一反向器没有启动,因此将从第一输入端输入到第一多工器,之后再经过讯号控制器265输出。由于第一个运算芯片201的第三反向器启动,因此将从第三反向器输入,经过反向后由第三多工器的第二输入端输入,并传送给第二个运算芯片202的讯号输入端。
配置在第二个运算芯片202的Tx讯号输入端的第一反向器启动,因此讯号会输入至第二个运算芯片202的第一反向器,经过反向后由第一多工器的第二输入端输入,之后再经过讯号控制器265输出。由于第二个运算芯片202的第三反向器没有启动,因此直接输入到第二个运算芯片202的第三多工器的第一输入端后,直接传送给下一级运算芯片。
同理,Rx讯号的传输方向是由第二个运算芯片202传送到第一个运算芯片201,更具体来说,当第二个运算芯片202被选定要反向,Rx讯号依序经由第二个运算芯片202的第四多工器、第二个运算芯片202的讯号控制器265、第二个运算芯片202的第二反向器、第一个运算芯片201的第四反向器、第一个运算芯片201的讯号控制器265以及第一个运算芯片201的第二多工器传送。第二个运算芯片202从下一级的运算芯片收到Rx讯号时,由于第二个运算芯片202的第四反向器没有启动,因此会由第四多工器的第一输入端输入,并由输出端输出,讯号控制器265接收后,输出到第二个运算芯片202的第二反向器,经过反向后,输入到第二个运算芯片202的第二多工器的第二输入端,再由第二个运算芯片202的第二多工器输出。第二个运算芯片202的第二多工器输出的RX讯号由第一个运算芯片201的第四反向器接收,经过反向后输入至第一个运算芯片201的第四多工器的第二输入端,再由第四多工器输出给第一个运算芯片201讯号控制器265,并由讯号控制器265输出给第一个运算芯片201的第二多工器的第一输入端,再由第二多工器输出。
根据实施例所公开的矿机系统,在多个运算芯片中,每一个运算芯片的讯号输入端与讯号输出端都分别配置有反向器,选定一组或多组运算芯片的反向器进行反向,透过这些反向器的配置,可以弥补UART讯号的衰减,使得UART讯号的波特率在运算芯片传递时可以维持相同的宽度,让矿机系统的控制板与算力板的运算芯片可以正确无误的进行讯号沟通。
上述说明示出并描述了本发明的若干优选实施方式,但如前所述,应当理解本发明并非局限于本文所披露的形式,不应看作是对其他实施方式的排除,而可用于各种其他组合、修改和环境,并能够在本文所述发明构想范围内,通过上述教导或相关领域的技术或知识进行改动。而本领域人员所进行的改动和变化不脱离本发明的精神和范围,则都应在本发明所附权利要求的保护范围内。

Claims (8)

1.一种矿机系统,其特征在于,包括:
控制板,至少设置有控制芯片;
至少一算力板,电性连接所述控制板,所述至少一算力板设置有多个运算芯片,每一所述运算芯片以串联方式连接以形成多级串联电路,每一所述运算芯片分别具有讯号输入端与讯号输出端,其中,每一所述运算芯片的所述讯号输入端配置有第一多工器与第四多工器,每一所述运算芯片的所述讯号输出端配置有第二多工器与第三多工器,所述第一多工器的其中一个输入端配置有第一反向器,所述第二多工器的其中一个输入端配置有第二反向器,所述第三多工器的其中一个输入端配置有第三反向器,所述第四多工器的其中一个输入端配置有第四反向器;
其中所述矿机系统启动时,所述控制芯片传送定址指令给所述至少一算力板,所述定址指令用以由所述多个运算芯片中选定至少一组运算芯片以及由被选定的所述至少一组运算芯片中选定:(1)配置在前一级的所述运算芯片的讯号输出端的所述第三反向器以及配置在后一级的所述运算芯片的讯号输入端的所述第一反向器,或(2)配置在前一级的所述运算芯片的讯号输出端的所述第四反向器以及配置在后一级的所述运算芯片的讯号输入端的所述第二反向器,或(3)配置在前一级的所述运算芯片的讯号输出端的所述第三反向器以及配置在后一级的所述运算芯片的讯号输入端的所述第一反向器,与配置在前一级的所述运算芯片的讯号输出端的所述第四反向器以及配置在后一级的所述运算芯片的讯号输入端的所述第二反向器;所述控制芯片传送所述定址指令给所述至少一算力板后,更传送一启动指令,以启动所述多个运算芯片与被选定的所述至少一组运算芯片中的被选定的(1)所述第三反向器与所述第一反向器,或(2)所述第四反向器与所述第二反向器,或(3)所述第三反向器与所述第一反向器,以及所述第四反向器与所述第二反向器。
2.如权利要求1所述的矿机系统,其特征在于,所述控制板更设置有存储器,与所述控制芯片电性连接。
3.如权利要求1所述的矿机系统,其特征在于,当选定的所述至少一组运算芯片为多组时,所述多组运算芯片可以全部的组都相邻,或至少一部分的组相邻。
4.如权利要求1所述的矿机系统,其特征在于,所述至少一算力板与所述控制板以非同步收发传输器介面进行讯号沟通。
5.如权利要求4所述的矿机系统,其特征在于,所述控制板更设置有符合非同步收发传输器介面的信号传输介面。
6.如权利要求4所述的矿机系统,其特征在于,所述至少一算力板更设置有符合非同步收发传输器介面的信号传输介面。
7.一种矿机系统的讯号补偿方法,所述矿机系统包括控制板,至少设置有控制芯片;以及电性连接所述控制板的至少一算力板,所述至少一算力板设置有多个运算芯片,每一所述运算芯片以串联方式连接以形成一多级串联电路,每一所述运算芯片分别具有讯号输入端与讯号输出端,其中,每一所述运算芯片的所述讯号输入端配置有第一多工器与第四多工器,每一所述运算芯片的所述讯号输出端配置有第二多工器与第三多工器,所述第一多工器的其中一个输入端配置有第一反向器,所述第二多工器的其中一个输入端配置有第二反向器,所述第三多工器的其中一个输入端配置有第三反向器,所述第四多工器的其中一个输入端配置有第四反向器,其特征在于,所述方法包括:
所述控制芯片传送定址指令给所述至少一算力板,所述定址指令用以由所述多个运算芯片中选定至少一组运算芯片以及由被选定的所述至少一组运算芯片中选定:(1)配置在前一级的所述运算芯片的讯号输出端的所述第三反向器以及配置在后一级的所述运算芯片的讯号输入端的所述第一反向器,或(2)配置在前一级的所述运算芯片的讯号输出端的所述第四反向器以及配置在后一级的所述运算芯片的讯号输入端的所述第二反向器,或(3)配置在前一级的所述运算芯片的讯号输出端的所述第三反向器以及配置在后一级的所述运算芯片的讯号输入端的所述第一反向器,与配置在前一级的所述运算芯片的讯号输出端的所述第四反向器以及配置在后一级的所述运算芯片的讯号输入端的所述第二反向器;
所述控制芯片传送所述定址指令给所述至少一算力板后,更传送启动指令,以启动所述多个运算芯片与被选定的所述至少一组运算芯片中的被选定的(1)所述第三反向器与所述第一反向器,或(2)所述第四反向器与所述第二反向器,或(3)所述第三反向器与所述第一反向器,以及所述第四反向器与所述第二反向器。
8.如权利要求7所述的讯号补偿方法,其特征在于,当选定的所述至少一组运算芯片为多组时,所述多组运算芯片可以全部的组都相邻,或至少一部分的组相邻。
CN202010671104.0A 2020-07-13 2020-07-13 矿机系统与矿机系统的讯号补偿方法 Pending CN113934676A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010671104.0A CN113934676A (zh) 2020-07-13 2020-07-13 矿机系统与矿机系统的讯号补偿方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010671104.0A CN113934676A (zh) 2020-07-13 2020-07-13 矿机系统与矿机系统的讯号补偿方法

Publications (1)

Publication Number Publication Date
CN113934676A true CN113934676A (zh) 2022-01-14

Family

ID=79273595

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010671104.0A Pending CN113934676A (zh) 2020-07-13 2020-07-13 矿机系统与矿机系统的讯号补偿方法

Country Status (1)

Country Link
CN (1) CN113934676A (zh)

Similar Documents

Publication Publication Date Title
US4040028A (en) Data processing system comprising input/output processors
JPH0816891B2 (ja) チヤネルシステム
CN109164374B (zh) 芯片与芯片测试系统
EP3761296A1 (en) Drive control method, component and display apparatus
JPS58207144A (ja) 通信制御装置における情報交換方式
CN113934676A (zh) 矿机系统与矿机系统的讯号补偿方法
CN115800992B (zh) 一种握手信号的拆分电路、方法、装置、设备及存储介质
WO2019120294A1 (en) Data-processing apparatus, data transmission method, and computing system thereof
CN110770712A (zh) 运算方法、芯片、系统、可读存储介质及计算机程序产品
TWI760789B (zh) 礦機系統與礦機系統的訊號補償方法
US9405554B2 (en) Method for initializing expended modules in programmable logic controller system
CN113286357A (zh) 一种智能卡间的通信方法、装置及存储介质
CN101895523A (zh) 板间通信方法、系统、主板和业务单板
US5590371A (en) Serial communication circuit on an LSI chip and communicating with another microcomputer on the chip
US11443789B1 (en) Memory device
JP4931727B2 (ja) データ通信システム
CN115168270A (zh) 一种数据传输系统及其控制方法、电子设备、存储介质
KR100807539B1 (ko) 인버터와 다수의 옵션 카드 간의 통신 장치 및 통신 방법
KR100430235B1 (ko) 시스템보드와서브보드간의데이터전송제어회로
KR0179760B1 (ko) 프로그래머블 로직 콘트롤러의 출력 데이타 체크회로
KR930004903B1 (ko) 데이타 버스를 이용한 프로세서간 병렬 데이타 통신시스팀 및 통신방법
EP3629188A1 (en) Flexible coupling of processor modules
US20050276123A1 (en) Addressing type serial/parallel data transmitting system
KR200295538Y1 (ko) 이동통신시스템의 다중 인터럽트모드 지원회로
US4969161A (en) Apparatus for inputting and outputting data

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 40069623

Country of ref document: HK