TWI760789B - 礦機系統與礦機系統的訊號補償方法 - Google Patents
礦機系統與礦機系統的訊號補償方法 Download PDFInfo
- Publication number
- TWI760789B TWI760789B TW109123580A TW109123580A TWI760789B TW I760789 B TWI760789 B TW I760789B TW 109123580 A TW109123580 A TW 109123580A TW 109123580 A TW109123580 A TW 109123580A TW I760789 B TWI760789 B TW I760789B
- Authority
- TW
- Taiwan
- Prior art keywords
- inverter
- computing
- chip
- chips
- multiplexer
- Prior art date
Links
Images
Abstract
本申請公開一種礦機系統與礦機系統的訊號補償方法,該礦機系統包括有控制板與至少一算力板,控制板至少設置有控制晶片;算力板電性連接控制板,算力板設置有複數個運算晶片,每一運算晶片以串聯方式連接,每一運算晶片分別具有訊號輸入端與訊號輸出端,其中,每一運算晶片的訊號輸入端配置有第一多工器與第四多工器,每一運算晶片的訊號輸出端配置有第二多工器與第三多工器,第一多工器的其中一個輸入端配置有第一反向器,第二多工器的其中一個輸入端配置有第二反向器,第三多工器的其中一個輸入端配置有第三反向器,第四多工器的其中一個輸入端配置有第四反向器。
Description
本申請關於一種計算機運算系統,特別是關於一種可以進行傳輸訊號的鮑率補償的礦機系統。
比特幣挖礦機是一種配置有專用的運算晶片的電腦,可以用來進行挖礦以獲取比特幣。而礦機系統的運算晶片是礦機的運算核心,運算晶片可採用並聯方式連接,也可採用串聯方式連接,採用串聯方式是目前的設計趨勢。目前運算晶片間的訊號傳輸採用通用非同步收發器(Universal Asynchronous Receiver / Transmitter ,UART)標準。
UART格式的訊號是常態為邏輯1的訊號。在使用串聯方式連接運算晶片的系統中,如果只使用正向邏輯,會造成UART 信號在傳輸過程中衰減,衰減的訊號會造成UART訊號的鮑率(Baud Rate)不準。如果UART信號鮑率不準會造成運算晶片與控制板無法進行訊號溝通。因此,需要一種技術方案來解決運算晶片的UART訊號的鮑率(Baud Rate)不準的問題。
為了解決運算晶片的UART訊號的鮑率(Baud Rate)不準的問題,本申請提供一種礦機系統,在運算晶片中配置反向器,以彌補UART訊號的衰減,使得UART訊號的鮑率在運算晶片傳遞時可以維持相同的寬度,讓礦機系統的控制板與算力板的運算晶片可以正確無誤的進行訊號溝通。
根據實施例所公開的礦機系統,包括有控制板與至少一算力板,控制板至少設置有控制晶片;算力板電性連接該控制板,算力板設置有複數個運算晶片,每一運算晶片以串聯方式連接以形成一多級串聯電路,每一運算晶片分別具有訊號輸入端與訊號輸出端,其中,每一該運算晶片的該訊號輸入端配置有一第一多工器與一第四多工器,每一該運算晶片的該訊號輸出端配置有一第二多工器與一第三多工器,該第一多工器的其中一個輸入端配置有一第一反向器,該第二多工器的其中一個輸入端配置有一第二反向器,該第三多工器的其中一個輸入端配置有一第三反向器,該第四多工器的其中一個輸入端配置有一第四反向器;其中該礦機系統啟動時,該控制晶片傳送一定址指令給該至少一算力板,該定址指令用以由該複數個運算晶片中選定至少一組運算晶片以及由被選定的該至少一組運算晶片中選定:(1)配置在前一級的該運算晶片的訊號輸出端的該第三反向器以及配置在後一級的該運算晶片的訊號輸入端的該第一反向器,或(2)配置在前一級的該運算晶片的訊號輸出端的該第四反向器以及配置在後一級的該運算晶片的訊號輸入端的該第二反向器,或(3)配置在前一級的該運算晶片的訊號輸出端的該第三反向器以及配置在後一級的該運算晶片的訊號輸入端的該第一反向器,與配置在前一級的該運算晶片的訊號輸出端的該第四反向器以及配置在後一級的該運算晶片的訊號輸入端的該第二反向器;該控制晶片傳送該定址指令給該至少一算力板後,更傳送一啟動指令,以啟動該複數個運算晶片與被選定的該至少一組運算晶片中的被選定的(1)該第三反向器與該第一反向器,或(2)該第四反向器與該第二反向器,或(3)該第三反向器與該第一反向器,以及該第四反向器與該第二反向器。
根據實施例所公開的礦機系統的訊號補償方法,所述礦機系統包括一控制板,至少設置有控制晶片與一儲存器;以及電性連接該控制板的至少一算力板,該算力板設置有複數個運算晶片,每一該運算晶片以串聯方式連接以形成一多級串聯電路,每一該運算晶片分別具有訊號輸入端與訊號輸出端,其中,每一該運算晶片的該訊號輸入端配置有一第一多工器與一第四多工器,每一該運算晶片的該訊號輸出端配置有一第二多工器與一第三多工器,該第一多工器的其中一個輸入端配置有一第一反向器,該第二多工器的其中一個輸入端配置有一第二反向器,該第三多工器的其中一個輸入端配置有一第三反向器,該第四多工器的其中一個輸入端配置有一第四反向器,該方法包括:該控制晶片傳送一定址指令給該至少一算力板,該定址指令用以由該複數個運算晶片中選定至少一組運算晶片以及由被選定的該至少一組運算晶片中選定:(1)配置在前一級的該運算晶片的訊號輸出端的該第三反向器以及配置在後一級的該運算晶片的訊號輸入端的該第一反向器,或(2)配置在前一級的該運算晶片的訊號輸出端的該第四反向器以及配置在後一級的該運算晶片的訊號輸入端的該第二反向器,或(3)配置在前一級的該運算晶片的訊號輸出端的該第三反向器以及配置在後一級的該運算晶片的訊號輸入端的該第一反向器,與配置在前一級的該運算晶片的訊號輸出端的該第四反向器以及配置在後一級的該運算晶片的訊號輸入端的該第二反向器;該控制晶片傳送該定址指令給該至少一算力板後,更傳送一啟動指令,以啟動該複數個運算晶片與被選定的該至少一組運算晶片中的被選定的(1)該第三反向器與該第一反向器,或(2)該第四反向器與該第二反向器,或(3)該第三反向器與該第一反向器,以及該第四反向器與該第二反向器。
根據實施例所公開的礦機系統,在複數個運算晶片中,每一個運算晶片的訊號輸入端與訊號輸出端都分別配指有反向器,選定一組或多組運算晶片的反向器進行反向,透過這些反向器的配置,可以彌補UART訊號的衰減,使得UART訊號的鮑率在運算晶片傳遞時可以維持相同的寬度,讓礦機系統的控制板與算力板的運算晶片可以正確無誤的進行訊號溝通。
下面將結合本申請實施例中的附圖,對本申請實施例中的技術方案進行清楚、完整地描述,顯然,所描述的實施例是本申請一部分實施例,而不是全部的實施例。基於本申請中的實施例,本領域普通技術人員在沒有作出創造性勞動前提下所獲得的所有其他實施例,都屬於本申請保護的範圍。
需要說明的是,在本文中,術語「包括」、「包含」或者其任何其他變體意在涵蓋非排他性的包含,從而使得包括一系列要素的過程、方法、物品或者裝置不僅包括那些要素,而且還包括沒有明確列出的其他要素,或者是還包括為這種過程、方法、物品或者裝置所固有的要素。在沒有更多限制的情況下,由語句「包括一個……」限定的要素,並不排除在包括該要素的過程、方法、物品或者裝置中還存在另外的相同要素。
必須瞭解的是,當組件描述為「連接」或「耦接」至另一組件時,可以是直接連結、或耦接至其他組件,可能出現中間組件。相反地,當組件描述為「直接連接」或「直接耦接」至另一組件時,其中不存在任何中間組件。使用於描述組件之間關係的其他語詞也可類似方式解讀,例如「介於」相對於「直接介於」,或者是「鄰接」相對於「直接鄰接」等等。
請參閱圖1,是本申請實施例的系統架構圖。一般的礦機系統包括一組控制板100與多組的算力板200,圖中所示算力板200僅繪示一組,實際上可依據實際的運算需求而選擇算力板200設置的數量。控制板100與算力板200透過訊號線進行電性連接, 控制板100與算力板200之間以特定格式進行訊號溝通,舉例來說,可以透過通用非同步收發傳輸器(Universal Asynchronous Receiver/Transmitter,UART)介面進行訊號的通訊。控制板100與算力板200之間透過特定格式的協定,算力板200可以接收來自控制板100的指令以執行相對應的動作。
控制板100上設置有控制晶片101、動態隨機存取記憶體102、儲存器103。控制晶片101為特殊應用積體電路(Application Specific Integrated Circuit,ASIC)。動態隨機存取記憶體102電性連接於控制晶片101,用以輔助控制晶片101,以暫存系統運作時的訊息。儲存器103與控制晶片101電性連接,用以儲存資料或者指令。儲存器103儲存有指令,礦機系統啟動時,控制晶片101會讀取儲存於儲存器103的指令並執行,控制晶片101以定址指令選定要進行反向程序的運算晶片,選定後再以啟動指令啟動所有的運算晶片以及要進行反向程序的運算晶片中的反向器。在另一實施例中,控制板100不一定要配置儲存器103,而將指令儲存於控制晶片101中。
此外,控制板100上設置有複數個符合上述特定格式的訊號傳輸介面104,例如符合UART協定的訊號傳輸介面。每一個訊號傳輸介面104可連接一算力板200。
另外,控制板100上還設置有網路模組105以及電源介面106。網路模組105受到控制晶片101的控制,用以與外部的礦池連接,以接收題目或者與外部通訊。電源介面106用以與電源系統連接。
算力板200上設置有複數個運算晶片201~212,每一個運算晶片201~212是以串聯方式連接。為了簡化圖示,複數個運算晶片201~212之間的連接方式並未繪示。此外,算力板200上還設置有符合上述特定格式的訊號傳輸介面204,以與控制板100上的訊號傳輸介面104連接進行訊號溝通。另外,算力板200上設置有電源介面206,用以與電源系統連接。
控制晶片選定要進行反向的運算晶片是選定兩個相鄰的運算晶片進行。假設有算力板配置10個運算晶片,那麼控制晶片可以選定一組運算晶片,也就說第一個與第二個運算晶片,或者第二個與第三個運算晶片,也可以選定多組,例如第一個與第二個運算晶片、第四個運算晶片與第五個運算晶片,或者第一個與第二個運算晶片,第六個與第七個運算晶片。換句話說,控制晶片可以選定一組或多組運算晶片。當選定多組運算晶片時,多組運算晶片可以全部的組都相鄰,或至少一部分的組相鄰。
此處說明的礦機系統為簡化的示意性實施例,實際上礦機系統還可設置保護電路、串聯供電電路等等。除了電路外,還可設置風扇或者散熱模組等等。
為了解決UART訊號的鮑率(Baud Rate)不準的問題,在每一個運算晶片的訊號輸入端與訊號輸出端都設置反向器,以彌補UART訊號的衰減,使得每一級的運算晶片的UART訊號的鮑率可以維持相同的寬度,讓礦機系統的控制板與算力板的運算晶片進行通訊。以下說明更具體的設置方式與操作。
如圖2所示,為本申請運算晶片的方塊示意圖,亦即繪示了算力板中多個運算晶片的其中一個運算晶片的內部模組。如圖所示,運算晶片包括第一多工器261、第一反向器251、第二多工器262、第二反向器252、第三多工器263、第三反向器253、第四多工器264、第四反向器254、訊號控制器265、指令集266以及運算模組280。訊號控制器265用來對所收到的訊號進行解碼,指令集266具有多個暫存器,運算模組280中配置多個運算子模組。
每一運算晶片的訊號輸入端配置有一第一多工器與一第四多工器,每一運算晶片的訊號輸出端配置有一第二多工器與一第三多工器。UART訊號有Tx訊號與Rx訊號,兩者傳輸的方向相反。訊號輸入端是指Tx訊號輸入端與Rx訊號輸入端,訊號輸出端是指Tx訊號輸出端與Rx訊號輸出端。亦即,如圖所示,第一多工器261配置在運算晶片的Tx訊號輸入端側,第三多工器263配置在運算晶片的Tx訊號輸出端側,第二多工器262配置在運算晶片的Rx訊號輸出端側,第四多工器264配置在運算晶片的Rx訊號輸入端側。更具體而言,訊號控制器265電性連接第一多工器261與第二多工器262,訊號控制器265電性連第三多工器263與第四多工器264。訊號控制器265電性連接指令集266,指令集266電性連接運算模組280。當運算晶片收到訊號或指令時,訊號控制器265會先對訊號或指令進行解碼,再由指令集266中的暫存器去啟動相應的元件。控制晶片可以選定對Tx訊號進行反向,或者選定對Rx訊號進行反向,或者Tx訊號與Rx訊號都進行反向。被選定的該至少一組運算晶片中,當要進行反向操作時,只有前一級運算晶片的第三反向器與後一級運算晶片的第一反向器會運作,或者前一級運算晶片的第四反向器與後一級運算晶片的第二反向器會運作,或者前一級運算晶片的第三反向器與第四反向器與後一級運算晶片的第一反向器與第二反向器都運作。
控制晶片選定要進行反向的運算晶片是選定兩相鄰的運算晶片進行,可以選定一組運算晶片,舉例來說,自多個運算晶片裡選定第一個與第二個運算晶片,或者第二個與第三個運算晶片,也可以選定多組,例如第一個與第二個運算晶片、第四個運算晶片與第五個運算晶片,或者第一個與第二個運算晶片,第六個與第七個運算晶片。當選定多組運算晶片時,多組運算晶片可以全部的組都相鄰,或至少一部分的組相鄰。
在沒有配置反向器的運算晶片的算力板中,UART訊號從邏輯1變成邏輯0的下降時間或0變1的上升時間會慢慢的變長,經過幾級的傳輸之後,下降或上升時間會越來越長,導致鮑率不同步,因此每一級的運算晶片所接收的訊號的鮑率都會不一樣,會影響控制板與算力板之間的訊號傳輸。透過反向器的配置,將下降或上升時間進行補償,亦即寬度一致,這樣就可以確保每一級的運算晶片所接收的訊號的鮑率可以維持一致。反向器電路雖然會造成信號的延遲,但可以讓每一級運算晶片維持相同的鮑率,以讓訊號可以正確地編解碼,以讓礦機系統的控制板與算力板的運算晶片可以正確無誤的進行訊號溝通。
圖3是本申請運算晶片的反向器的啟動流程圖。
運算晶片的反向器的啟動流程需要透過控制板的控制晶片的控制指令集與控制指令流程來進行。首先控制晶片下達一定址指令給複數個運算晶片,該定址指令用以由該複數個運算晶片中選定至少一組運算晶片以及由被選定的該至少一組運算晶片中選定:(1)配置在前一級的該運算晶片的訊號輸出端的該第三反向器以及配置在後一級的該運算晶片的訊號輸入端的該第一反向器,或(2)配置在前一級的該運算晶片的訊號輸出端的該第四反向器以及配置在後一級的該運算晶片的訊號輸入端的該第二反向器,或(3)配置在前一級的該運算晶片的訊號輸出端的該第三反向器以及配置在後一級的該運算晶片的訊號輸入端的該第一反向器,與配置在前一級的該運算晶片的訊號輸出端的該第四反向器以及配置在後一級的該運算晶片的訊號輸入端的該第二反向器(步驟410)。控制晶片預先選定要進行反向程序的運算晶片,也就是選定一組或多組運算晶片以進行反向程序,一組運算晶片為兩個相鄰的運算晶片。當選定多組運算晶片時,多組運算晶片可以全部的組都相鄰,或至少一部分的組相鄰。
因此在系統啟動後,控制板100上的控制晶片101會選定要進行反向程序的運算晶片,具體來說,控制晶片101可以選定一組或多組運算晶片的反向器進行反向。接著,控制晶片101對所有的運算晶片下達啟動指令,使得被選定的運算晶片可以執行反向指令。啟動指令是指對所有的運算晶片一起下達指令,亦即需要進行反向操作的運算晶片以及不需要進行反向操作的運算晶片都會收到控制晶片101下達的啟動指令,啟動指令也可以稱作全域指令。定址指令中包括有欲進行反向操作的運算晶片的代碼以及欲啟動的反向器代碼。選定的相鄰兩運算晶片中,配置在第一個運算晶片Tx訊號輸出端的反向器以及配置在第二個運算晶片Tx訊號輸入端的反向器會被啟動。因此,當解碼完之後,每一個運算晶片就會知道自己是否需要進行反向操作進而開啟相應的反向器。
接著,控制晶片傳送一啟動指令給算力板,以啟動該複數個運算晶片與被選定的該至少一組運算晶片中的被選定的(1)該第三反向器與該第一反向器,或(2)該第四反向器與該第二反向器,或(3)該第三反向器與該第一反向器,以及該第四反向器與該第二反向器。(步驟420)。
使用啟動指令(全域指令)是因為運算晶片的反向器需要同時啟動,否則當相鄰兩個運算晶片中的第一個運算晶片的輸出端的訊號經過反向器反向後,第二個運算晶片是無法進行解碼程序。
圖4是本申請運算晶片中的反向器啟動後的訊號流示意圖。
圖4中繪示是選定一組相鄰的兩個運算晶片,以第一個運算晶片201與第二個運算晶片202作為示例,並且以第一個運算晶片201的第三反向器與第四反向器以及第二個運算晶片202的第一反向器與第二反向器都被選定作為說明,當然如前述實施例所述,可以只選擇對Tx訊號反向,或者只選擇對Rx訊號反向。當運算晶片收到定址指令時,訊號控制器265會先對定址指令進行解碼,解碼後的訊號會輸出給指令集266,當解碼後的訊號指示第一個運算晶片201與第二個運算晶片202需要進行反向時,指令集266透過與第一個運算晶片201與第二個運算晶片202對應的暫存器去啟動反向器。
當定址指令中指示第一個運算晶片201與第二個運算晶片202需要進行反向時,訊號控制器265解碼完之後,第一個運算晶片201與第二個運算晶片202就會知道自己是否需要進行反向操作,並且知道配置在第一個運算晶片201的Tx訊號輸出端的第三反向器與Rx訊號輸入端的第四反向器以及配置在第二個運算晶片202的Tx訊號輸入端的第一反向器與Rx訊號輸出端的第二反向器會被啟動,而第一個運算晶片201的Tx訊號輸入端的第一反向器與Rx訊號輸出端的第二反向器與第二個運算晶片202的Tx訊號輸出端的第三反向器與Rx訊號輸出端的第四反向器不會被啟動。
如圖所示, Tx訊號的傳輸方向是由第一個運算晶片201傳送到第二個運算晶片202。選定第一個運算晶片201與第二個運算晶片202進行反向,因此配置在第一個運算晶片201的Tx訊號輸出端的第三反向器與Rx訊號輸入端的第四反向器以及配置在第二個運算晶片202的Tx訊號輸入端的第一反向器與Rx訊號輸出端的第二反向器會被啟動,當第一個運算晶片201接收Tx訊號時,由於第一反向器沒有啟動,因此將從第一輸入端輸入到第一多工器,之後再經過訊號控制器265輸出。由於第一個運算晶片201的第三反向器啟動,因此將從第三反向器輸入,經過反向後由第三多工器的第二輸入端輸入,並傳送給第二個運算晶片202的訊號輸入端。
配置在第二個運算晶片202的Tx訊號輸入端的第一反向器啟動,因此訊號會輸入至第二個運算晶片202的第一反向器,經過反向後由第一多工器的第二輸入端輸入,之後再經過訊號控制器265輸出。由於第二個運算晶片202的第三反向器沒有啟動,因此直接輸入到第二個運算晶片202的第三多工器的第一輸入端後,直接傳送給下一級運算晶片。
同理,Rx訊號的傳輸方向是由第二個運算晶片202傳送到第一個運算晶片201,更具體來說,當第二個運算晶片202被選定要反向,Rx訊號依序經由第二個運算晶片202的第四多工器、第二個運算晶片202的訊號控制器265、第二個運算晶片202的第二反向器、第一個運算晶片201的第四反向器、第一個運算晶片201的訊號控制器265以及第一個運算晶片201的第二多工器傳送。第二個運算晶片202從下一級的運算晶片收到Rx訊號時,由於第二個運算晶片202的第四反向器沒有啟動,因此會由第四多工器的第一輸入端輸入,並由輸出端輸出,訊號控制器265接收後,輸出到第二個運算晶片202的第二反向器,經過反向後,輸入到第二個運算晶片202的第二多工器的第二輸入端,再由第二個運算晶片202的第二多工器輸出。第二個運算晶片202的第二多工器輸出的RX訊號由第一格運算晶片201的第四反向器接收,經過反向後輸入至第一個運算晶片201的第四多工器的第二輸入端,再由第四多工器輸出給第一個運算晶片201訊號控制器265,並由訊號控制器265輸出給第一個運算晶片201的第二多工器的第一輸入端,再由第二多工器輸出。
根據實施例所公開的礦機系統,在複數個運算晶片中,每一個運算晶片的訊號輸入端與訊號輸出端都分別配置有反向器,選定一組或多組運算晶片的反向器進行反向,透過這些反向器的配置,可以彌補UART訊號的衰減,使得UART訊號的鮑率在運算晶片傳遞時可以維持相同的寬度,讓礦機系統的控制板與算力板的運算晶片可以正確無誤的進行訊號溝通。
上面結合附圖對本申請的實施例進行了描述,但是本申請並不局限於上述的具體實施方式,上述的具體實施方式僅僅是示意性的,而不是限制性的,本領域的普通技術人員在本申請的啓示下,在不脫離本申請宗旨和請求項所保護的範圍情況下,還可做出很多形式,均屬於本申請的保護之內。
100:控制板
101:控制晶片
102:動態隨機存取記憶體
103:儲存器
104:訊號傳輸介面
105:網路模組
106:電源介面
200:算力板
201~212:運算晶片
204:訊號傳輸介面
206:電源介面
251:第一反向器
252:第二反向器
253:第三反向器
254:第四反向器
261:第一多工器
262:第二多工器
263:第三多工器
264:第四多工器
265:訊號控制器
266:指令集
280:運算模組
410~420:步驟
此處所說明的圖式用來提供對本申請的進一步理解,構成本申請的一部分,本申請的示意性實施例及其說明用於解釋本申請,並不構成對本申請的不當限定。在圖式中:
圖1是本申請實施例的系統架構圖;
圖2是本申請運算晶片的電路方塊示意圖;
圖3是本申請運算晶片的反向器的啟動流程圖;以及
圖4是本申請運算晶片中的反向器啟動後的訊號流示意圖。
100:控制板
101:控制晶片
102:動態隨機存取記憶體
103:儲存器
104:訊號傳輸介面
105:網路模組
106:電源介面
200:算力板
201~212:運算晶片
204:訊號傳輸介面
206:電源介面
Claims (8)
- 一種礦機系統,包括:一控制板,至少設置有控制晶片;以及至少一算力板,電性連接該控制板,該至少一算力板設置有複數個運算晶片,每一該運算晶片以串聯方式連接以形成一多級串聯電路,每一該運算晶片分別具有訊號輸入端與訊號輸出端,其中,每一該運算晶片的該訊號輸入端配置有一第一多工器與一第四多工器,每一該運算晶片的該訊號輸出端配置有一第二多工器與一第三多工器,該第一多工器的其中一個輸入端配置有一第一反向器,該第二多工器的其中一個輸入端配置有一第二反向器,該第三多工器的其中一個輸入端配置有一第三反向器,該第四多工器的其中一個輸入端配置有一第四反向器;其中該礦機系統啟動時,該控制晶片傳送一定址指令給該至少一算力板,該定址指令用以使該算力板由該複數個運算晶片中選定至少一組運算晶片以及由被選定的該至少一組運算晶片中選定:(1)配置在前一級的該運算晶片的訊號輸出端的該第三反向器以及配置在後一級的該運算晶片的訊號輸入端的該第一反向器,或(2)配置在前一級的該運算晶片的訊號輸出端的該第四反向器以及配置在後一級的該運算晶片的訊號輸入端的該第二反向器,或(3)配置在前一級的該運算 晶片的訊號輸出端的該第三反向器以及配置在後一級的該運算晶片的訊號輸入端的該第一反向器,與配置在前一級的該運算晶片的訊號輸出端的該第四反向器以及配置在後一級的該運算晶片的訊號輸入端的該第二反向器;該控制晶片傳送該定址指令給該至少一算力板後,更傳送一啟動指令,以使該算力板啟動該複數個運算晶片與被選定的該至少一組運算晶片中的被選定的(1)該第三反向器與該第一反向器,或(2)該第四反向器與該第二反向器,或(3)該第三反向器與該第一反向器,以及該第四反向器與該第二反向器;其中:該定址指令中包含欲進行反向操作的運算晶片的代碼以及欲啟動的反向器代碼。
- 如請求項1所述的礦機系統,其中該控制板更設置有一儲存器,與該控制晶片電性連接。
- 如請求項1所述的礦機系統,其中當選定的該至少一組運算晶片為多組時,該多組運算晶片可以全部的組都相鄰,或至少一部分的組相鄰。
- 如請求項1所述的礦機系統,其中該至少一算力板與該控制板以非同步收發傳輸器介面進行訊號溝通。
- 如請求項4所述的礦機系統,其中該控制板更設置有符合非同步收發傳輸器介面的訊號傳輸介面。
- 如請求項4所述的礦機系統,其中該至少一算力板更設置有符合非同步收發傳輸器介面的訊號傳輸介面。
- 一種礦機系統的訊號補償方法,該礦機系統包括一控制板,至少設置有控制晶片;以及電性連接該控制板的至少一算力板,該至少一算力板設置有複數個運算晶片,每一該運算晶片以串聯方式連接以形成一多級串聯電路,每一該運算晶片分別具有訊號輸入端與訊號輸出端,其中,每一該運算晶片的該訊號輸入端配置有一第一多工器與一第四多工器,每一該運算晶片的該訊號輸出端配置有一第二多工器與一第三多工器,該第一多工器的其中一個輸入端配置有一第一反向器,該第二多工器的其中一個輸入端配置有一第二反向器,該第三多工器的其中一個輸入端配置有一第三反向器,該第四多工器的其中一個輸入端配置有一第四反向器,該方法包括:該控制晶片傳送一定址指令給該至少一算力板,該定址指令用以使該算力板由該複數個運算晶片中選定至少一組運算晶片以及由被選定的該至少一組運算晶片中選定:(1)配置在前一級的該運算晶片的訊號輸出端的該第三反向器以及配置在後一級的該運算晶片的訊號輸入端的該第一反向器,或(2)配置在前一級的該運算晶片的訊號輸出端的該第四反向器以及配置在後一級的該運算晶片的訊號輸入端的該第二反向器,或(3)配置在前一級的該運算晶片的訊號輸出端的該 第三反向器以及配置在後一級的該運算晶片的訊號輸入端的該第一反向器,與配置在前一級的該運算晶片的訊號輸出端的該第四反向器以及配置在後一級的該運算晶片的訊號輸入端的該第二反向器;該控制晶片傳送該定址指令給該至少一算力板後,更傳送一啟動指令,以使該算力板啟動該複數個運算晶片與被選定的該至少一組運算晶片中的被選定的(1)該第三反向器與該第一反向器,或(2)該第四反向器與該第二反向器,或(3)該第三反向器與該第一反向器,以及該第四反向器與該第二反向器;其中:該定址指令中包含欲進行反向操作的運算晶片的代碼以及欲啟動的反向器代碼。
- 如請求項7所述的訊號補償方法,其中當選定的該至少一組運算晶片為多組時,該多組運算晶片可以全部的組都相鄰,或至少一部分的組相鄰。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW109123580A TWI760789B (zh) | 2020-07-13 | 2020-07-13 | 礦機系統與礦機系統的訊號補償方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW109123580A TWI760789B (zh) | 2020-07-13 | 2020-07-13 | 礦機系統與礦機系統的訊號補償方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW202203010A TW202203010A (zh) | 2022-01-16 |
TWI760789B true TWI760789B (zh) | 2022-04-11 |
Family
ID=80787671
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW109123580A TWI760789B (zh) | 2020-07-13 | 2020-07-13 | 礦機系統與礦機系統的訊號補償方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI760789B (zh) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2017012371A1 (zh) * | 2015-07-21 | 2017-01-26 | 北京比特大陆科技有限公司 | 串联供电电路、虚拟数字币挖矿机和计算机服务器 |
CN108040418A (zh) * | 2017-12-05 | 2018-05-15 | 深圳比特微电子科技有限公司 | 数据处理装置以及虚拟货币挖矿机和计算机服务器 |
CN109947556A (zh) * | 2017-12-21 | 2019-06-28 | 北京比特大陆科技有限公司 | 任务分配方法 |
TW202018497A (zh) * | 2018-11-07 | 2020-05-16 | 英屬維京群島商鯨鏈先進股份有限公司 | 積體電路晶片的定址方法與系統 |
-
2020
- 2020-07-13 TW TW109123580A patent/TWI760789B/zh active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2017012371A1 (zh) * | 2015-07-21 | 2017-01-26 | 北京比特大陆科技有限公司 | 串联供电电路、虚拟数字币挖矿机和计算机服务器 |
CN108040418A (zh) * | 2017-12-05 | 2018-05-15 | 深圳比特微电子科技有限公司 | 数据处理装置以及虚拟货币挖矿机和计算机服务器 |
CN109947556A (zh) * | 2017-12-21 | 2019-06-28 | 北京比特大陆科技有限公司 | 任务分配方法 |
TW202018497A (zh) * | 2018-11-07 | 2020-05-16 | 英屬維京群島商鯨鏈先進股份有限公司 | 積體電路晶片的定址方法與系統 |
Also Published As
Publication number | Publication date |
---|---|
TW202203010A (zh) | 2022-01-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7529273B2 (en) | Method and system for synchronizing communications links in a hub-based memory system | |
CN105468563A (zh) | Spi从设备、spi通信系统及spi通信方法 | |
US20070088874A1 (en) | Offload engine as processor peripheral | |
US8250258B2 (en) | Hybrid serial peripheral interface data transmission architecture and method of the same | |
US7035956B2 (en) | Transmission control circuit, reception control circuit, communications control circuit, and communications control unit | |
TWI760789B (zh) | 礦機系統與礦機系統的訊號補償方法 | |
JPS58207144A (ja) | 通信制御装置における情報交換方式 | |
CN114253898A (zh) | 总线装置及数据读写电路 | |
US20100177783A1 (en) | Interface systems between media access control (MAC) and physical layer (PHY) including parallel exchange of PHY register data and address information, and methods of operating the parallel exchange | |
JP2568070B2 (ja) | 作動装置制御方式 | |
WO2017199762A1 (ja) | 通信装置、通信方法、プログラム、および、通信システム | |
KR101082110B1 (ko) | 타이밍 제어기, 이를 이용하여 데이터를 송수신하는 장치 | |
CN114968863A (zh) | 一种基于dma控制器的数据传输方法 | |
JP2006304011A (ja) | インタフェース回路 | |
CN109614351B (zh) | 带有纠错和自动应答机制的并行总线串行互联扩展方法 | |
JP2006318456A (ja) | 専用データバスおよび/またはコントロールバスを用いるメモリシステム、モジュール、コントローラおよび方法 | |
TWI703446B (zh) | 介面轉接電路 | |
CN113934676A (zh) | 矿机系统与矿机系统的讯号补偿方法 | |
AU2021103358A4 (en) | Method for operating sharing bus of multiple I2C devices | |
TWI802411B (zh) | 天線裝置以及波束控制方法 | |
US20220188255A1 (en) | Methods for identifying target slave address for serial communication interface | |
JP2001320390A (ja) | シリアルバス制御装置及び制御方法 | |
TWI612424B (zh) | 交換器系統 | |
KR100698303B1 (ko) | 직렬 버스 디렉션 컨트롤러 | |
JP4666369B2 (ja) | Usbデバイス |