KR100310229B1 - 통신속도향상을위한하이레벨데이터링크제어절차제어장치 - Google Patents
통신속도향상을위한하이레벨데이터링크제어절차제어장치 Download PDFInfo
- Publication number
- KR100310229B1 KR100310229B1 KR1019960025987A KR19960025987A KR100310229B1 KR 100310229 B1 KR100310229 B1 KR 100310229B1 KR 1019960025987 A KR1019960025987 A KR 1019960025987A KR 19960025987 A KR19960025987 A KR 19960025987A KR 100310229 B1 KR100310229 B1 KR 100310229B1
- Authority
- KR
- South Korea
- Prior art keywords
- data
- hdlc
- unit
- format
- hdlc format
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B7/00—Radio transmission systems, i.e. using radiation field
- H04B7/24—Radio transmission systems, i.e. using radiation field for communication between two or more posts
- H04B7/26—Radio transmission systems, i.e. using radiation field for communication between two or more posts at least one of which is mobile
- H04B7/2628—Radio transmission systems, i.e. using radiation field for communication between two or more posts at least one of which is mobile using code-division multiple access [CDMA] or spread spectrum multiple access [SSMA]
- H04B7/264—Radio transmission systems, i.e. using radiation field for communication between two or more posts at least one of which is mobile using code-division multiple access [CDMA] or spread spectrum multiple access [SSMA] for data rate control
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/167—Interprocessor communication using a common memory, e.g. mailbox
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
- H04B1/40—Circuits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04W—WIRELESS COMMUNICATION NETWORKS
- H04W80/00—Wireless network protocols or protocol adaptations to wireless operation
- H04W80/02—Data link layer protocols
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Communication Control (AREA)
Abstract
본 발명은 통신 속도 향상을 위한 하이 레벨 데이터 링크제어절차 제어장치에 관한 것으로, 특히, 수신 데이터를 HDLC 포맷으로 변환시키는 HDLC변환부(10); HDLC 포맷의 데이터를 저장하는 공통 입/출력 기억수단(20); 데이터 송신 요구 발생시 HDLC 포맷의 데이터를 읽어 출력하는 중앙처리부(30); HDLC 포맷의 데이터를 바이트 단위로 입력된 순서대로 출력하는 선입력-선출력수단(40); 및 HDLC 포맷의 데이터를 일반 데이터 형태로 변환시키는 HDLC역변환부(50)로 구성된 것을 특징으로 하며, 이러한 본 발명은 다수개의 공통 입/출력 기억수단을 사용하여 중앙처리부의 관할 부분과 IPC 통신 관할 부분을 병렬 처리하여 통신 속도를 향상시키는 것이 가능하도록 해줌으로써 기존의 인터럽트 레벨을 비교시 발생하던 통신 속도의 지연 및 데이터 유실의 위험을 방지할 수 있으며, 또한, HDLC의 사용으로 IPC 통신 속도를 향상시켜 줄 수 있다는 뛰어난 효과가 있다.
Description
제 1 도는 종래의 코드분할 다중접속 디지털 이동통신내 프로세서간 상호통신을 설명하기 위해 나타낸 기능블록도,
제 2 도는 본 발명의 일 실시예에 따른 통신 속도 향상을 위한 하이레벨 데이터 링크제어절차 제어장치의 구성을 나타낸 기능블록도 이다.
* 도면의 주요부분에 대한 부호의 설명
10 : HDLC변환부 20 : 공통 입/출력 기억수단
30 : 중앙처리부 40 : 선입력-선출력수단
50 : HDLC역변환부
본 발명은 통신 속도 향상을 위한 하이 레벨 데이터 링크제어절차 제어장치에 관한 것으로, 더욱 상세하게는 다수개의 공통 입/출력 기억수단을 사용하여 중앙처리부의 관한 부분과 IPC 통신 관할 부분을 병렬 처리하여 통신 속도를 향상시키는 것이 가능하도록 해주는 통신 속도 향상을 위한 하이 레벨 데이터 링크제어절차 제어장치에 관한 것이다.
종래의 코드분할 다중접속(Code Division Multiplex Access) 디지털 이동통신내 프로세서간 상호통신(Inter Processor Communication) 장치는 제 1 도에 도시된 바와 같이, 데이터 송/수신을 위한 명령의 해독 및 연산과 각 블록의 감시 및 제어의 기능을 수행하는 중앙처리부(1), 송/수신 데이터를 저장하는 동적기억수단(2), 상기 동적기억수단(2)과 다중 프로토콜 통신제어부 사이의 데이터 송/수신 전송을 관리 및 제어하는 직접 기억수단 접근제어부(3), 상기 직접 기억수단 접근제어부(3)로 부터 제어신호를 입력받아 데이터를 송/수신하는 다중 프로토콜 통신제어부(4), 및 다른 장치 및 외부 시스템과의 데이터 송/수신시 그 데이터를 임시 저장하는 송/수신 임시저장수단(5)으로 구성되었다.
그러나, 상기와 같은 종래의 코드분할 다중접속 디지털 이동통신내 프로세서간 상호통신 장치를 사용하여 데이터를 수신할 경우, 다중 프로토콜 통신제어부(4)가 송/수신 임시저장수단(5)에 데이터가 수신됐음을 인지하고 상기 직접 기억수단 접근제어부(3)에 수신요구신호를 보내면 상기 직접 기억수단 접근제어부(3)에 수신요구신호를 보내면 상기 직접 기억수단 접근제어부(3)는 상기 중앙처리부(1)로 버스권을 요구하는데, 이때 상기 중앙처리부(1)는 수행하고있는 수행문의 인터럽트 레벨과 직접 기억수단 접근제어부(3)의 인터럽트 레벨을 비교하여 상기 직접 기억수단 접근제어부(3)의 인터럽트 레벨이 높을 경우 수행을 중지하고 버스권을 직접 기억수단 접근제어부(3)로 넘겨주어 수신한 데이터를 동적기억수단(2)에 저장하게 되며, 한편, 데이터를 송신할 경우, 상기 직접 기억수단 접근제어부(3)가 송신할 데이터가 발생하면 상기 중앙 처리부(1)의 수행중인 수행문의 인터럽트 레벨과 비교하여 상위 레벨일때 버스권을 얻어 상기 동적기억수단(2)에 저장중인 데이터를 읽어 상기 다중 프로토콜 통신제어부(4)의 제어를 받아 송신하게 됨으로써, 송/수신시 데이터를 반드시 상기 동적기억수단(2)에 옮겨 처리하게 되어 있어 처리시간이 많이 소요되고, 버스권을 넘겨준 상기 중앙처리부(1)는 수행을 중지하므로 송/수신 수행 중에는 다른 수행은 모두 중단해야하는 단일 수행 형식의 문제가 있으며, 또한 상기에서 인터럽트 레벨 비교시 수행 중이던 수행문의 인터럽트 레벨이 더 높은 경우, 수행문의 종료 후에야 버스권을 넘겨받게 됨에 따라 데이터의 손실이 발생하게 되는 문제점이 있었다.
따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 이루어진 것으로서, 본 발명의 목적은 기존의 인터럽트 레벨을 비교시 발생하던 통신 속도의 지연 및 데이터 유실의 위험을 방지하고, HDLC의 사용으로 IPC 통신 속도 및 경제적성을 향상시켜주기 위한 통신 속도 향상을 위한 하이 레벨 데이터 링크제어절차 제어장치를 제공하는 데 있다.
상기와 같은 목적을 달성하기 위하여 본 발명 통신 속도 향상을 위한 하이 레벨 데이터 링크제어절차 제어장치는, 통신 속도 향상을 위한 하이 레벨 데이터 링크제어절차 제어장치에 있어서, 데이터 수신 요구 발생시 외부 장치로부터 데이터를 입력받음과 동시에 그 데이터를 HDLC 포맷으로 변환시켜 출력하는 HDLC변환부(10); 상기 HDLC변환부(10)로부터 HDLC 포맷의 데이터를 입력받음과 동시에 그 HDLC 포맷의 데이터를 저장하는 공통 입/출력 기억수단(20); 데이터 송신 요구 발생시 상기 공통 입/출력 기억수단(20)으로부터 저장된 HDLC 포맷의 데이터를 읽어 출력하는 중앙처리부(30); 상기 중앙처리부(30)로부터 HDLC 포맷의 데이터를 입력받음과 동시에 그 HDLC 포맷의 데이터를 바이트 단위로 입력된 순서대로 출력하는 선입력-선출력수단(40); 및 상기 선입력-선출력수단(40)으로부터 순서대로 HDLC 포맷의 데이터를 입력받음과 동시에 그 HDLC 포맷의 데이터를 일반 데이터 형태로 변환시켜 외부로 출력하는 HDLC역변환부(50)로 구성된 것을 특징으로 한다.
이하, 본 발명의 일 실시예에 의한 통신 속도 향상을 위한 하이 레벨 데이터 링크제어절차 제어장치에 대하여 첨부된 도면을 참조하여 상세히 설명하기로 한다.
도 2는 본 발명의 일 실시예에 의한 통신 속도 향상을 위한 하이 레벨 데이터 링크제어절차 제어장치의 기능블록도로서, 본 발명의 일 실시예에 의한 통신 속도 향상을 위한 하이 레벨 데이터 링크제어절차 제어장치는 HDLC(High-level Data Link Control;이하 HDLC라 칭함.) 변환부(10), 공통 입/출력 기억수단(20), 중앙처리부(30), 선입력-선출력 수단(40), 및 HDLC 역변환부(50)로 구성되어 있다.
상기 HDLC 변환부(10)는 데이터 수신 요구 발생시 외부 장치(도시하지 않음)로부터 데이터를 입력받음과 동시에 그 데이터를 HDLC 포맷으로 변환시켜 상기 공통 입/출력 기억수단(20)으로 출력하는 역할을 한다.
이때, 상기 공통 입/출력 기억수단(20)은 상기 HDLC변환부(10)로부터 HDLC 포맷의 데이터를 입력받음과 동시에 그 HDLC 포맷의 데이터를 저장하는 역할을 한다.
그리고, 상기 중앙처리부(30)는 데이터 송신 요구 발생시 상기 공통 입/출력 기억수단(20)으로부터 저장된 HDLC 포맷의 데이터를 읽어 상기 선입력/선출력 수단(40)으로 출력하는 역할을 한다.
또한, 상기 선입력-선출력 수단(40)은 상기 중앙처리부(30)로부터 HDLC 포맷의 데이터를 입력받음과 동시에 그 HDLC 포맷의 데이터를 바이트 단위로 하여 입력된 순서대로 상기 HDLC 역변환부(50)로 출력하는 역할을 한다.
그리고, 상기 HDLC 역변환부(50)는 상기 선입력-선출력수단(40)으로 부터 순서대로 HDLC 포맷의 데이터를 입력받음과 동시에 그 HDLC 포맷의 데이터를 일반 데이터 형태로 변환시켜 외부 장치(도시하지 않음)로 출력하는 역할을 한다.
그러면, 상기와 같은 구성을 가지는 통신 속도 향상을 위한 하이 레벨 데이터 링크제어절차 제어장치의 동작 과정에 대해 설명하기로 한다.
먼저, 상기 HDLC 변환부(10)는 데이터 수신 요구 발생시 외부 장치로부터 데이터를 입력받음과 동시에 그 데이터를 HDLC 포맷으로 변환시켜 상기 공통 입/출력 기억수단(20)으로 출력한다.
이를 좀더 상세히 설명하면, 상기 HDLC 변환부(10)는 수신 데이터가 발생하면 이를 인지한 후 상기 중앙처리부(30)에 인터럽트로 하나의 패킷을 전송 받음을 알리고, 상기 중앙처리부(30)에서 수행 중이던 수행문과 상관없이 IPC 통신을 병렬 처리함으로서 다른 수행문의 수행을 중단하거나 다른 수행문의 수행이 끝날 때까지 기다리지 않고 곧바로 HDLC 포맷의 데이터 형태로 변환시킨 데이터를 상기 공통 입/출력 기억수단(20)에 저장한다.
그러면, 상기 공통 입/출력 기억수단(20)은 상기 HDLC변환부(10)로부터 HDLC 포맷의 데이터를 입력받음과 동시에 그 HDLC 포맷의 데이터를 저장한다.
이어서, 상기 중앙처리부(30)는 데이터 송신 요구 발생시 상기 공통 입/출력 기억수단(20)으로부터 저장된 HDLC 포맷의 데이터를 읽어 상기 선입력-선출력 수단(40)으로 출력한다.
그러면, 상기 선입력-선출력 수단(40)은 상기 중앙처리부(30)로부터 HDLC 포맷의 데이터를 입력받음과 동시에 그 HDLC 포맷의 데이터를 바이트 단위로 하여 입력된 순서대로 상기 HDLC 역변환부(50)로 출력한다.
이때, 상기 선입력-선출력수단(40)은 송신할 데이터가 있음을 상기 HDLC 역변환부(50)에 알린다.
이어서, 상기 HDLC 역변환부(50)는 상기 선입력-선출력수단(40)으로부터 순서대로 HDLC 포맷의 데이터를 입력받음과 동시에 그 HDLC 포맷의 데이터를 일반 데이터 형태로 변환시켜 외부 장치로 출력한다.
이때, 상기 HDLC 역변환부(50)는 상기 선입력-선출력 수단(40)의 상태 변화를 인지한 후 HDLC 포맷의 데이터를 일반 데이터로 변환시켜 송신함과 동시에 상기 선입력-선출력 수단(40)의 상태를 점검하여 송신할 데이터가 모두 송신되었다는 신호가 인지될 때까지 송신을 수행한다.
또한, 데이터 수신의 수행시 상기 공통 입/출력 기억수단(20)의 저장 동작에서 본 발명의 HDLC 통신은 바이트 단위의 통신을 하는 것으로 설계되어 있으므로 이를 바이트 단위로 상기 공통 입/출력 기억수단(20)에 저장하기 위해 공통 입/출력 기억수단(20)을 4개 사용하여 저장하며, 4개의 공통 입/출력 기억수단(20)을 4개 사용하여 바이트 단위로 저장한 데이터를 상기 중앙처리부(30)는 롱-워드(long-word)인 4바이트 단위로 읽어들일 수 있게 함으로써 통신속도를 바이트 단위로 전송할 때 보다 속도를 4배 증가시킬 수 있다.
또한, 상기 HDLC 변환부(10)에서는 한 패킷을 전송 받으면 이것을 상기 중앙처리부(30)에 인터럽트로 알리게 됨으로서 상기 중앙처리부(30)는 이것을 인식하여 현재 상태에서 수신한 패킷의 양을 인터럽트의 수를 계산함으로써 알 수 있으며, 상기 공통 입/출력 기억수단(20)에 저장된 데이터 패킷의 양을 알 수 있으므로 적당한 속도로 내용을 처리할 수 있다.
상술한 바와 같이 본 발명에 의한 통신 속도 향상을 위한 하이 레벨 데이터 링크제어절차 제어장치에 의하면, 다수개의 공통 입/출력 기억수단을 사용하여 중앙처리부의 관할 부분과 IPC 통신 관할 부분을 병렬 처리하여 통신 속도를 향상시키는 것이 가능하도록 해줌으로써 기존의 인터럽트 레벨을 비교시 발생하던 통신 속도의 지연 및 데이터 유실의 위험을 방지할 수 있으며, 또한, HDLC의 사용으로 IPC 통신 속도를 향상시켜 줄 수 있다는 뛰어난 효과가 있다.
Claims (3)
- 통신 속도 향상을 위한 하이 레벨 데이터 링크제어절차 제어장치에 있어서, 데이터 수신 요구 발생시 외부 장치로부터 데이터를 입력받음과 동시에 그 데이터를 HDLC 포맷으로 변환시켜 출력하는 HDLC변환부(10); 상기 HDLC변환부(10)로부터 HDLC 포맷의 데이터를 입력받음과 동시에 그 HDLC 포맷의 데이터를 저장하는 공통 입/출력 기억수단(20); 데이터 송신 요구 발생시 상기 공통 입/출력 기억수단(20)으로부터 저장된 HDLC 포맷의 데이터를 읽어 출력하는 중앙처리부(30); 상기 중앙처리부(30)로부터 HDLC 포맷의 데이터를 입력받음과 동시에 그 HDLC 포맷의 데이터를 바이트 단위로 입력된 순서대로 출력하는 선입력-선출력수단(40); 및 상기 선입력-선출력수단(40)으로부터 순서대로 HDLC 포맷의 데이터를 입력받음과 동시에 그 HDLC 포맷의 데이터를 일반 데이터 형태로 변환시켜 외부로 출력하는 HDLC역변환부(50)로 구성된 것을 특징으로 하는 통신 속도 향상을 위한 하이 레벨 데이터 링크제어절차 제어장치.
- 제 1 항에 있어서,상기 공통 입/출력 기억수단(20)은 통신속도를 4배 증가시킬 수 있도록 4개의 공통 입/출력 기억수단(20)으로 구성됨을 특징으로 하는 통신 속도 향상을 위한 하이 레벨 데이터 링크제어절차 제어장치.
- 상기 공통 입/출력 기억수단(20)은 상기 중앙처리부(30)의 관할 부분과 IPC 통신 관할 부분으로 분리되어 병렬 처리됨을 특징으로 하는 통신 속도 향상을 위한 하이 레벨 데이터 링크제어절차 제어장치.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960025987A KR100310229B1 (ko) | 1996-06-29 | 1996-06-29 | 통신속도향상을위한하이레벨데이터링크제어절차제어장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960025987A KR100310229B1 (ko) | 1996-06-29 | 1996-06-29 | 통신속도향상을위한하이레벨데이터링크제어절차제어장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR980007006A KR980007006A (ko) | 1998-03-30 |
| KR100310229B1 true KR100310229B1 (ko) | 2001-12-17 |
Family
ID=37530909
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960025987A KR100310229B1 (ko) | 1996-06-29 | 1996-06-29 | 통신속도향상을위한하이레벨데이터링크제어절차제어장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100310229B1 (ko) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100324281B1 (ko) * | 1999-08-31 | 2002-02-25 | 서평원 | 중앙 집중식 고속 데이터 전송 장치 |
| KR100986445B1 (ko) * | 2004-11-17 | 2010-10-08 | 현대자동차주식회사 | Ｃｄｍａ 모뎀과의 통신을 위한 ｃｐｕ 할당 장치 |
| KR100686060B1 (ko) * | 2005-08-26 | 2007-02-26 | 엘지전자 주식회사 | 비동기식 상위 레벨 데이터 링크 제어 계층을 이용한인터페이스 제어 방법 및 장치 |
-
1996
- 1996-06-29 KR KR1019960025987A patent/KR100310229B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR980007006A (ko) | 1998-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5163150A (en) | Information processor performing interrupt operation without saving contents of program counter | |
| US5067104A (en) | Programmable protocol engine having context free and context dependent processes | |
| US4665518A (en) | Synchronous/asynchronous communication system | |
| US4939741A (en) | Communication control system | |
| JPS63280365A (ja) | ダイレクトメモリアクセスオ−ダ競合制御方式 | |
| KR100310229B1 (ko) | 통신속도향상을위한하이레벨데이터링크제어절차제어장치 | |
| US4561088A (en) | Communication system bypass architecture | |
| US6810457B2 (en) | Parallel processing system in which use efficiency of CPU is improved and parallel processing method for the same | |
| US7000058B1 (en) | Method and configuration for transmitting digital data | |
| JPS6113662B2 (ko) | ||
| JPS615361A (ja) | 通信インタフエイス回路 | |
| US5125079A (en) | Method for controlling the data transmission of a central unit interfacing control circuit and circuit arrangement for the implementation of the method | |
| KR100290094B1 (ko) | 에이디에스엘 시스템 유지관리의 에이티유-시 장치 | |
| KR960008563Y1 (ko) | 병렬버스의 제어장치 | |
| KR0182678B1 (ko) | 교환기에 있어서 패킷서비스 장치 | |
| JPH0669978A (ja) | プロセッサ間通信方式 | |
| KR930005124B1 (ko) | 다중 팩시밀리 통신시 이미지 데이타의 페이지 끝 체크 방법 | |
| JPH0433416A (ja) | シリアル送信用ｐ／ｓ変換装置 | |
| KR0136520B1 (ko) | 분산 제어 시스템 | |
| JPH03204254A (ja) | データ受信装置 | |
| KR100275069B1 (ko) | 에취에스비인터페이스프로그램을이용한노드간메시지전송방법 | |
| KR100223032B1 (ko) | 디지털 통신 시스템 | |
| JPS59119994A (ja) | プロセツサ間通信方式 | |
| JPS63231564A (ja) | プロセツサ間通信装置 | |
| JPS61217852A (ja) | チヤネル処理方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20060911 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |