JPS6180065A - 集積回路等の機能試験装置 - Google Patents
集積回路等の機能試験装置Info
- Publication number
- JPS6180065A JPS6180065A JP60207705A JP20770585A JPS6180065A JP S6180065 A JPS6180065 A JP S6180065A JP 60207705 A JP60207705 A JP 60207705A JP 20770585 A JP20770585 A JP 20770585A JP S6180065 A JPS6180065 A JP S6180065A
- Authority
- JP
- Japan
- Prior art keywords
- test
- test head
- head
- connection terminals
- connection terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/073—Multiple probes
- G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
- G01R1/07314—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being perpendicular to test object, e.g. bed of nails or probe with bump contacts on a rigid support
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔星業上の利用分野〕
本発明は、主計算機に結合可能な少なくとも２つの試験
ヘッドを備え、多数の外部接続端子を有する集積回路ま
たは他の電気的な被試験体の機能を試験するための袈ｆ
λであって、前記試験ヘッドの接続端子区画のところで
導電接触部を有するアダプタを介して各試験へノドに試
験ヘッドに応じた最大数の接ｖｃ端子を有する被試験体
が接続可能であり、被試験体の４続端子のところでは計
算機制御された電気信号の印加および読み取りが可能で
あるような集積回路等の機能試験装置に関する。
ヘッドを備え、多数の外部接続端子を有する集積回路ま
たは他の電気的な被試験体の機能を試験するための袈ｆ
λであって、前記試験ヘッドの接続端子区画のところで
導電接触部を有するアダプタを介して各試験へノドに試
験ヘッドに応じた最大数の接ｖｃ端子を有する被試験体
が接続可能であり、被試験体の４続端子のところでは計
算機制御された電気信号の印加および読み取りが可能で
あるような集積回路等の機能試験装置に関する。
かかる機能試験装置は、例えばフェアチャイルド（Ｆ’
ａｉｒｃｈｉｌｄ）社の製品説明書、５／８１゜煮５７
１４８９０１（ＬＳＩ試験ノステム）により公知である
。
ａｉｒｃｈｉｌｄ）社の製品説明書、５／８１゜煮５７
１４８９０１（ＬＳＩ試験ノステム）により公知である
。
集積回路では、製作面においても使用面においても体系
的な機能試験により欠陥製品を識別することが要求され
る、製造者は一つには競争力の理由から供給品の品質標
準を保証しなけｎばならず、他に？ｉ運転中の生産プロ
セスのためにア／ｆ〜バックデータを必要とする。ユー
ザーは完全な商品のみに代金を支払おうとし、種々の供
給者の信頼性を評価できるようにするとともに、欠陥の
ある浜崎部品による自己の生産上の障害を回遊しようと
する。
的な機能試験により欠陥製品を識別することが要求され
る、製造者は一つには競争力の理由から供給品の品質標
準を保証しなけｎばならず、他に？ｉ運転中の生産プロ
セスのためにア／ｆ〜バックデータを必要とする。ユー
ザーは完全な商品のみに代金を支払おうとし、種々の供
給者の信頼性を評価できるようにするとともに、欠陥の
ある浜崎部品による自己の生産上の障害を回遊しようと
する。
集積回路の増大する複合化（より多くのｉ能が１つの半
導体チップ上にまとめられること）は技術的しよび経済
的理由から試験工程の自動化を必要とする。先ず薯−に
、そのために電子計算機の使用を考えるべきであり、そ
の電子計算機の制御下で被試験体において試験プログラ
ム、例えずデジタル動床７）被試験体ならば所定のビッ
トパターン列が用いられる。機械的な観点では試験場所
への被試験体の手動供給が自動装填装は、自動操縦’Ａ
４によって置き換えることが望まれる。
導体チップ上にまとめられること）は技術的しよび経済
的理由から試験工程の自動化を必要とする。先ず薯−に
、そのために電子計算機の使用を考えるべきであり、そ
の電子計算機の制御下で被試験体において試験プログラ
ム、例えずデジタル動床７）被試験体ならば所定のビッ
トパターン列が用いられる。機械的な観点では試験場所
への被試験体の手動供給が自動装填装は、自動操縦’Ａ
４によって置き換えることが望まれる。
また他の実用上の問題が直接に集積回路の複合化に関係
している。、例えば高集積された機能部分へのアクセス
のために必要な非常に多数の外部接続端子（ピ／）は配
置や電気的接触）ζ難点をもたらす。
している。、例えば高集積された機能部分へのアクセス
のために必要な非常に多数の外部接続端子（ピ／）は配
置や電気的接触）ζ難点をもたらす。
特に集積口ｉ６用試験装置の場合には、接続端子の多い
被試験体を試験できるようにするために試験装置は受は
入れるべき被試験体の接続端子の個数に対して最大に設
計されなければならず、しかし比較的少ない数の外部接
続内子しかもたない被試験体の試験の場合には不経済な
動作をすることになるという問題が生じる。最後の問題
は、試験場所に段階を付けて設計された多数の試験ヘッ
ドを用意してこれを自由に使用することでは解決できな
い。なぜならば、これらの高価な／ステム部品の多くが
永く使用されなｈでいることになるからである。
被試験体を試験できるようにするために試験装置は受は
入れるべき被試験体の接続端子の個数に対して最大に設
計されなければならず、しかし比較的少ない数の外部接
続内子しかもたない被試験体の試験の場合には不経済な
動作をすることになるという問題が生じる。最後の問題
は、試験場所に段階を付けて設計された多数の試験ヘッ
ドを用意してこれを自由に使用することでは解決できな
い。なぜならば、これらの高価な／ステム部品の多くが
永く使用されなｈでいることになるからである。
そこで本発明は、存在せる試験容！（即ち試験ヘッドが
受は入れ専るＩＪ試験体の接続端子の個数）を最大限に
利用しながら異なる接続端子数の被試験体を試験できる
ように冒頭に述べた如き機能試験装置をフレキ／プルに
且つ経済的に構成することを目的とする。
受は入れ専るＩＪ試験体の接続端子の個数）を最大限に
利用しながら異なる接続端子数の被試験体を試験できる
ように冒頭に述べた如き機能試験装置をフレキ／プルに
且つ経済的に構成することを目的とする。
上記の目的は本発明によれば、少なくとも２つの拭瑣ヘ
ッドは向かい合わせに空間的に近接させることができ、
第１の試験ヘッドから取り出し得る接続１子の最大側ａ
を上回る個数の接続端子を有する被試験体は、特４＋１
アダプタを介して、被試験体の接続端子の一部が第１の
試験ヘッドに接続可能で、残りの接続端子が少なくとも
１つの他の試験ヘッドに接続可能であり、少なくとも２
つの試験ヘッドは主計算機の共通な試験プログラムにて
協動可能であること（特許請求の範囲第１項）１てよっ
て達成される。また上記の目的は、試験ヘッドから取り
出し得る接続端子の最大個数を上回らない接続端子総数
と有する２つ以上の被試験体、げ、特別アダプタを介し
て被試験体の接続端子が試験ヘッドに接続可能で、少な
くとも２つの被試験体の試験：つ；共通または個別の試
験プログラムにしたがって実行可能であること（特許請
求の範囲刊６頃）によっても達成される。
ッドは向かい合わせに空間的に近接させることができ、
第１の試験ヘッドから取り出し得る接続１子の最大側ａ
を上回る個数の接続端子を有する被試験体は、特４＋１
アダプタを介して、被試験体の接続端子の一部が第１の
試験ヘッドに接続可能で、残りの接続端子が少なくとも
１つの他の試験ヘッドに接続可能であり、少なくとも２
つの試験ヘッドは主計算機の共通な試験プログラムにて
協動可能であること（特許請求の範囲第１項）１てよっ
て達成される。また上記の目的は、試験ヘッドから取り
出し得る接続端子の最大個数を上回らない接続端子総数
と有する２つ以上の被試験体、げ、特別アダプタを介し
て被試験体の接続端子が試験ヘッドに接続可能で、少な
くとも２つの被試験体の試験：つ；共通または個別の試
験プログラムにしたがって実行可能であること（特許請
求の範囲刊６頃）によっても達成される。
本発明による解決手段の利点は、非常に異なる妾ｖｃ端
子個赦の被試験体の試験に関する試験装τ２の柔軟性と
、それに基づく試験ヘッドの試験容量の経済的利用可能
性にある。特許請求の範囲・ル１項による解決竿は、所
定の試＠容量のもとて固有の利点として必要ならば空間
的に離れた多くの試験場所を用意するというオプショ／
も有する。
子個赦の被試験体の試験に関する試験装τ２の柔軟性と
、それに基づく試験ヘッドの試験容量の経済的利用可能
性にある。特許請求の範囲・ル１項による解決竿は、所
定の試＠容量のもとて固有の利点として必要ならば空間
的に離れた多くの試験場所を用意するというオプショ／
も有する。
解決原理の選択的適用は特に効率的な試験装置を与える
。
。
試験ヘッドの接続端子区画の偏心配置された構成（特許
請求の範囲第２項）は、互いに並べられた試験ヘッドの
接続端子区画をできるだけ近接させ、それｔてよって特
別アダプタを小寸法にし、被試験体と試験ヘッドとの間
の接続路を最小にし、これでもって高い試験クロック周
波数のために必要な要求を満たすことができるという利
点を有する。
請求の範囲第２項）は、互いに並べられた試験ヘッドの
接続端子区画をできるだけ近接させ、それｔてよって特
別アダプタを小寸法にし、被試験体と試験ヘッドとの間
の接続路を最小にし、これでもって高い試験クロック周
波数のために必要な要求を満たすことができるという利
点を有する。
特許請求の範囲４３項もしくは特許請求の範囲第７項の
構成（は、被試験体と特別アダプタとの間ならびに荷１
ツリアダプタと試験ヘッドとの間の着脱自在１隼プＣ与
える。
構成（は、被試験体と特別アダプタとの間ならびに荷１
ツリアダプタと試験ヘッドとの間の着脱自在１隼プＣ与
える。
特許請求の範囲第４項による冷却風流の偏向の利点は、
互いて隣合わせに並べられた試験ヘッドの熱短絡の回避
にある。
互いて隣合わせに並べられた試験ヘッドの熱短絡の回避
にある。
特許請求の範囲第５項もしくは特許請求の範囲、窮８項
にしたがって運転される装置は試験工程の有利な機構を
与える。特許請求の範囲８９項もしくは特許請求の範囲
第１０項にしたがって運転される装置ａＶ利点は、被試
験体が同時に試験場所に供給される必要がなく、むしろ
次の被試験体が・特別アダプ、りに装填されていないか
又は完全ては装填されていないときに被試験体を既に試
験す、５ことができるというところにある。
にしたがって運転される装置は試験工程の有利な機構を
与える。特許請求の範囲８９項もしくは特許請求の範囲
第１０項にしたがって運転される装置ａＶ利点は、被試
験体が同時に試験場所に供給される必要がなく、むしろ
次の被試験体が・特別アダプ、りに装填されていないか
又は完全ては装填されていないときに被試験体を既に試
験す、５ことができるというところにある。
以下、図面を参照しながら本発明をさらに実施列−′こ
基いて詳細に説明する７ 第１図は主計Ｗ機に結合された２つの試験ヘッド？備え
、先試験湊Ａを囁略的に示し、第２図ｅよ単独運転中の
試験ヘッドを示し、第５図は接続端子の多＾被試験体の
試験のためのタンデム構成された２つの試験ヘッドを示
し、第４図は第３図の装は部分の１５ＪＴ面図？示し、
第５図は比較的接続端子の少ない２つの被試験体を試験
する場合における試競ヘッドを示す。
基いて詳細に説明する７ 第１図は主計Ｗ機に結合された２つの試験ヘッド？備え
、先試験湊Ａを囁略的に示し、第２図ｅよ単独運転中の
試験ヘッドを示し、第５図は接続端子の多＾被試験体の
試験のためのタンデム構成された２つの試験ヘッドを示
し、第４図は第３図の装は部分の１５ＪＴ面図？示し、
第５図は比較的接続端子の少ない２つの被試験体を試験
する場合における試競ヘッドを示す。
第１図による試験装置は主計算ｔ！ｋＨと試験ヘッドＴ
１、Ｔ２とからなる。主計算機Ｈは試験プログラムを記
憶しており、それを試験ヘッドに伝達し、試験工程を監
視し、試験２婦および試験統計を作成し、供給値ｆ４を
１ｂｌＩ＃する。ここでは、試験ヘッドＴ１、Ｔ２は同
一構成と仮定され、このことは経済的に好ましいＣとで
あり、試験ヘッドＴ１、Ｔ２は第２図てよる構成を有す
る。例示されている試験ヘッドＴ１の上面には、その中
央からずれた接続端子区画１ｒ ｌが示されていて、こ
れは例えば８×８のラスタに配置された弾性接、触ピ１
を支持するアダプタＡ１のための電気接続部をなす（、
窮２図）。試験ヘッドＴ１の内部には被試験体の接続端
子を制御する周辺ノ・−ドウエア（ビン・電子回路）が
設けられる。というのは、高速試験りために、即ち高い
試験クロック周波数のためては、電子制御回路と被試験
体の接続端子との間のできるだけ短い信号通路が重要で
あるからである。同時に、試験は号印加時にイＷ号走行
時間の相違Ｃスキュー）のために不規則な試験結果を生
じないように、個々の被試験体の接続端子への信号１ｌ
Ｔｌ路ができるだけ同じ長さをとるようにしようとする
ものである。
１、Ｔ２とからなる。主計算機Ｈは試験プログラムを記
憶しており、それを試験ヘッドに伝達し、試験工程を監
視し、試験２婦および試験統計を作成し、供給値ｆ４を
１ｂｌＩ＃する。ここでは、試験ヘッドＴ１、Ｔ２は同
一構成と仮定され、このことは経済的に好ましいＣとで
あり、試験ヘッドＴ１、Ｔ２は第２図てよる構成を有す
る。例示されている試験ヘッドＴ１の上面には、その中
央からずれた接続端子区画１ｒ ｌが示されていて、こ
れは例えば８×８のラスタに配置された弾性接、触ピ１
を支持するアダプタＡ１のための電気接続部をなす（、
窮２図）。試験ヘッドＴ１の内部には被試験体の接続端
子を制御する周辺ノ・−ドウエア（ビン・電子回路）が
設けられる。というのは、高速試験りために、即ち高い
試験クロック周波数のためては、電子制御回路と被試験
体の接続端子との間のできるだけ短い信号通路が重要で
あるからである。同時に、試験は号印加時にイＷ号走行
時間の相違Ｃスキュー）のために不規則な試験結果を生
じないように、個々の被試験体の接続端子への信号１ｌ
Ｔｌ路ができるだけ同じ長さをとるようにしようとする
ものである。
ビア・電子回路は高速試験装ｙｐｖおいては相当な大き
さを有し、列えｄ被試験体の接続端子毎にデータメモリ
およびプログラムメモリと共にデータブａセッサを有す
る。それにより、経済性の理由から、試験容量、即ち試
験ヘッドから引き出される被試験体の接続端子の最大利
用への要求が出てぐる。しかしながら、同時に、存在す
る試験装置ｔＫζおいて種々の（ｒ！Ａ数の接続端子を
有する被試験体と試験できるようにしたいという要求が
ある。
さを有し、列えｄ被試験体の接続端子毎にデータメモリ
およびプログラムメモリと共にデータブａセッサを有す
る。それにより、経済性の理由から、試験容量、即ち試
験ヘッドから引き出される被試験体の接続端子の最大利
用への要求が出てぐる。しかしながら、同時に、存在す
る試験装置ｔＫζおいて種々の（ｒ！Ａ数の接続端子を
有する被試験体と試験できるようにしたいという要求が
ある。
これらの相反する要求はフレキンプルな試験装置によっ
て満たされ、この２つの試験ヘッドＴ１゜Ｔ２はそれぞ
れ平均的な試験容量を有しく今日の標準では例えば６４
個の接続端子を取り得る）、必要な際には接続端子の多
い被試験体ＩＣ（上記例では１２８個までの外部接続端
子を有するｒｅ）の試験のために共に６力動作をする＜
ａｇｓ図および第４図参照）。この目的のために接続端
子区画Ｆ１、Ｆ２の備心配置（第２図、第５図、第４図
参照）は非常に有利である。なぜならば、それによって
試験ヘッドＴ４．Ｔ２は互いに向き合わされた接続端子
区画Ｆ１．Ｆ２をもって隣合わせに置くことができ、そ
れによって被試験体ＩＣへの短い接続端子通路が生じる
からである。、被試験体ＩＣは特別アダプタＳのソケッ
トＸに差し込まれ、アメ゛ブタＳの板Ｐは、隣会わせに
並べられた試験ヘッドＴ１、Ｔ２の両接続端子区画Ｆ″
１．Ｆ２を覆っていて、位置決めビンＹを介して試験ヘ
ッドＴ１、Ｔ２に固定され、接続端子区画Ｆ１、 Ｆ
２のラスタに配置された接続端子接触点Ｋを介して・
両試験ヘッドＴ１、Ｔ２のビン電子回路の弾性接触ピ
ノＮと電気的に接続されている。
て満たされ、この２つの試験ヘッドＴ１゜Ｔ２はそれぞ
れ平均的な試験容量を有しく今日の標準では例えば６４
個の接続端子を取り得る）、必要な際には接続端子の多
い被試験体ＩＣ（上記例では１２８個までの外部接続端
子を有するｒｅ）の試験のために共に６力動作をする＜
ａｇｓ図および第４図参照）。この目的のために接続端
子区画Ｆ１、Ｆ２の備心配置（第２図、第５図、第４図
参照）は非常に有利である。なぜならば、それによって
試験ヘッドＴ４．Ｔ２は互いに向き合わされた接続端子
区画Ｆ１．Ｆ２をもって隣合わせに置くことができ、そ
れによって被試験体ＩＣへの短い接続端子通路が生じる
からである。、被試験体ＩＣは特別アダプタＳのソケッ
トＸに差し込まれ、アメ゛ブタＳの板Ｐは、隣会わせに
並べられた試験ヘッドＴ１、Ｔ２の両接続端子区画Ｆ″
１．Ｆ２を覆っていて、位置決めビンＹを介して試験ヘ
ッドＴ１、Ｔ２に固定され、接続端子区画Ｆ１、 Ｆ
２のラスタに配置された接続端子接触点Ｋを介して・
両試験ヘッドＴ１、Ｔ２のビン電子回路の弾性接触ピ
ノＮと電気的に接続されている。
主計算機Ｈは、試１険ヘッドＴ４．Ｔ２に、接続端子の
多い被試験体ＩＣのための試験プログラムを共に実現す
る試験プログラム部分を予め与える。
多い被試験体ＩＣのための試験プログラムを共に実現す
る試験プログラム部分を予め与える。
試験ヘッドＴ１は試験工程の実施を引き受け、試験へノ
ドＴ２を同期化させる。
ドＴ２を同期化させる。
試験へノドＴ１、Ｔ２における大きな電子回路では、場
合によっては送風機による冷却風の供給が必要である。
合によっては送風機による冷却風の供給が必要である。
第５図による試験ヘッドＴ１、Ｔ：ｉｌのタンデム配Ａ
の場合に熱短絡が除かれるように、第２図（（示されて
いる試験ヘッドＴ１のための冷却風流Ｌ１の通路が設け
られている。試験ヘッドＴ２は同様に通風されるａ添え
られた他方の試験ヘッドＴ２．Ｔ？の反対側の試験ヘッ
ドケース側面′：：ｒ：通して冷却風流Ｌ１もしくはＬ
２が試、険ヘッド’ｒ４．Ｔ２内に案内され、それぞれ
試験ヘッドケースの底面を通して外へ導かれる。その場
合に、冷却風ｆｉＬ１．Ｌ２の方向はそれ程問題にはな
らない。そ九らは両試験ヘッドＴ１、Ｔ２に関して同じ
でなければならない。なぜならば、さもなければ一方の
ヘッドが他方の試験ヘッドの排気を吸い込むからである
。ｂずれにしろ、このようにして、冷却系に関しても構
成の同じ試験ヘッドＴ１゜Ｔ２を使用することが望まし
い。
の場合に熱短絡が除かれるように、第２図（（示されて
いる試験ヘッドＴ１のための冷却風流Ｌ１の通路が設け
られている。試験ヘッドＴ２は同様に通風されるａ添え
られた他方の試験ヘッドＴ２．Ｔ？の反対側の試験ヘッ
ドケース側面′：：ｒ：通して冷却風流Ｌ１もしくはＬ
２が試、険ヘッド’ｒ４．Ｔ２内に案内され、それぞれ
試験ヘッドケースの底面を通して外へ導かれる。その場
合に、冷却風ｆｉＬ１．Ｌ２の方向はそれ程問題にはな
らない。そ九らは両試験ヘッドＴ１、Ｔ２に関して同じ
でなければならない。なぜならば、さもなければ一方の
ヘッドが他方の試験ヘッドの排気を吸い込むからである
。ｂずれにしろ、このようにして、冷却系に関しても構
成の同じ試験ヘッドＴ１゜Ｔ２を使用することが望まし
い。
特別アダプタＳ′を介して２つの（あるｂはそれ以上の
）被試験体ｘｃ′、ｘｃ’ も１試験ヘツドＴの接続
端子区画Ｆに接続可能であって、試験できるなら（げ（
第５図参照）、同様に、主計算機と少なくとも相当に大
きい容量（列えば１２８個取り出し可能な接続端子）の
試験ヘッドＴからなる装置はフレキ／プルな試験装置を
与える。
）被試験体ｘｃ′、ｘｃ’ も１試験ヘツドＴの接続
端子区画Ｆに接続可能であって、試験できるなら（げ（
第５図参照）、同様に、主計算機と少なくとも相当に大
きい容量（列えば１２８個取り出し可能な接続端子）の
試験ヘッドＴからなる装置はフレキ／プルな試験装置を
与える。
特別アダプタＳ′は、試験ヘッドＴが被試験体Ｉｃ′、
ｒＣ’のために少なくとも２つのソケットを得られるこ
と以外は、既述の特別アダプタＳと１司■に試験ヘッド
Ｔに接続される。特別アダプタＳ′われる。同じ被試験
体ＩＣ′、ＩＣ’ の場合には、これは共通なプログラ
ムで行われ、異なる被試験体の場合ｅては試験プログラ
ムは（少なくとも）２つの独立の並列な試験進行に分れ
る。
ｒＣ’のために少なくとも２つのソケットを得られるこ
と以外は、既述の特別アダプタＳと１司■に試験ヘッド
Ｔに接続される。特別アダプタＳ′われる。同じ被試験
体ＩＣ′、ＩＣ’ の場合には、これは共通なプログラ
ムで行われ、異なる被試験体の場合ｅては試験プログラ
ムは（少なくとも）２つの独立の並列な試験進行に分れ
る。
試験ヘッド接続端子のグループが互いに独立に試験工程
のために編成できるように試験ヘッドＴが接続端子の独
立な制御Ｉ・−ドウエア（ピン電子回路）を介して得ら
れるならば、被試験体１０′。
のために編成できるように試験ヘッドＴが接続端子の独
立な制御Ｉ・−ドウエア（ピン電子回路）を介して得ら
れるならば、被試験体１０′。
Ｉ Ｃ’ も時間的に互いに無関係に特別アダプタＳ
′のソケットに供給して試験することができる。運転技
術上Ｖ）要な又は好ましい例えば交互の特別アダプタＳ
′のソケットの装填リズムがこのようにして実現される
。１つの装填装置または１人の装填者しか存在しない場
合には、飼えば、一方の被試験体１ｃ’が試＠されてい
る間、特別アダプタＳ′のソケットが取り外され、被試
験体ＩＣ’ をセットされるよってず、５とよＡ。
′のソケットに供給して試験することができる。運転技
術上Ｖ）要な又は好ましい例えば交互の特別アダプタＳ
′のソケットの装填リズムがこのようにして実現される
。１つの装填装置または１人の装填者しか存在しない場
合には、飼えば、一方の被試験体１ｃ’が試＠されてい
る間、特別アダプタＳ′のソケットが取り外され、被試
験体ＩＣ’ をセットされるよってず、５とよＡ。
２つの既述の７レキ／プル化案の選択適用を集合する試
験装置は、特にフレキシブルで経済的負担が軽減できる
。その場合に、平均的な試験容量の試験ヘッドでもって
、多数の接続端子を有する被試験体を試験することがで
き、これに対して接続端子が少ない場合には存在する試
験容量を利用して単位時間当りの試験個数の大幅な増大
をもたらすことができる。
験装置は、特にフレキシブルで経済的負担が軽減できる
。その場合に、平均的な試験容量の試験ヘッドでもって
、多数の接続端子を有する被試験体を試験することがで
き、これに対して接続端子が少ない場合には存在する試
験容量を利用して単位時間当りの試験個数の大幅な増大
をもたらすことができる。
第１図は主計算機に結合された２つの試験ヘッドを備え
た試験装置の概略図、第２図は単独運転の試験ヘッドの
概略図、第５図は接続端子の多い被試験体の試験のため
のタンダム構成された２つの試験ヘッドの概略図、第４
図ｉｄ第３図の装置の一部分の断面図、第５図は比軟的
接続端子の少ない２つの被試験体と試験する場合におけ
る試験ヘッドの概略図である。 Ｈ・・・主計算機、Ｔ、Ｔ１、Ｔ２・・試験ヘッド、Ｆ
ｉ、Ｆ２・・・接続端子区画、ＩＣ，ＩＣ′、 ＩＣ’
・・破滅１１体、Ｓ・・特別アダプタ。 ＩＧ ２ 、１・・・２−１ ＩＧ ４ ＩＧ ５
た試験装置の概略図、第２図は単独運転の試験ヘッドの
概略図、第５図は接続端子の多い被試験体の試験のため
のタンダム構成された２つの試験ヘッドの概略図、第４
図ｉｄ第３図の装置の一部分の断面図、第５図は比軟的
接続端子の少ない２つの被試験体と試験する場合におけ
る試験ヘッドの概略図である。 Ｈ・・・主計算機、Ｔ、Ｔ１、Ｔ２・・試験ヘッド、Ｆ
ｉ、Ｆ２・・・接続端子区画、ＩＣ，ＩＣ′、 ＩＣ’
・・破滅１１体、Ｓ・・特別アダプタ。 ＩＧ ２ 、１・・・２−１ ＩＧ ４ ＩＧ ５
Claims (1)
- 【特許請求の範囲】 １）主計算機に結合可能な少なくとも２つの試験ヘッド
を備え、多数の外部接続端子を有する集積回路または他
の電気的な被試験体の機能を試験するための装置であつ
て、前記試験ヘッドの接続端子区画のところで導電接触
部を有するアダプタを介して各試験ヘッドに試験ヘッド
に応じた最大数の接続端子を有する被試験体が接続され
、被試験体の接続端子のところでは計算機制御された電
気信号の印加および読み取りが可能であるような集積回
路等の機能試験装置において、少なくとも２つの試験ヘ
ッド（Ｔ＿１、Ｔ＿２）は向かい合わせに空間的に近接
させられ、第１の試験ヘッド（Ｔ＿１）から取り出し得
る接続端子の最大個数を上回る個数の接続端子（１、２
、…、Ｚ）を有する被試験体（ＩＣ）は、特別アダプタ
（Ｓ）を介して、接続端子（１、２、…、Ｚ）の一部が
第１の試験ヘッド（Ｔ＿１）に接続され、残りの接続端
子（１、２、…、Ｚ）が少なくとも１つの他の試験ヘッ
ド（Ｔ＿２）に接続され、少なくとも２つの試験ヘッド
（Ｔ＿１、Ｔ＿２）は主計算機（Ｈ）の共通な試験プロ
グラムにて協動可能であることを特徴とする集積回路等
の機能試験装置。 ２）少なくとも１つの試験ヘッド（Ｔ＿１）の接続端子
区画（Ｆ１）は中央から外れて、特に試験ヘッドケース
の一面の縁部に配置され、試験ヘッド（Ｔ＿１、Ｔ＿２
）は接続端子区画（Ｆ１、Ｆ２）の向かい合わせのもと
で隣合わせに位置することが可能であることを特徴とす
る特許請求の範囲第１項記載の試験装置。 ３）特別アダプタ（Ｓ）は板（Ｐ）の形をなしており、
この板は下面に接続端子区画（Ｆ１、Ｆ２）のラスタ尺
度にて配置された接触子（Ｋ）を備え、上面に試料（Ｉ
Ｃ）の接続端子図に対応するソケット（Ｘ）を備え、少
なくとも２つの隣合わせに配置された試験ヘッド（Ｔ＿
１、Ｔ＿２）の接続端子区画（Ｆ１、Ｆ２）は前記板（
Ｐ）によつて覆われ、特別アダプタ（Ｓ）の接触子（Ｋ
）は隣合わせに配置された試験ヘッド（Ｔ＿１、Ｔ＿２
）の接続端子区画（Ｆ１、Ｆ２）と電気的に接続され、
前記板（Ｐ）は試験ヘッド（Ｔ＿１、Ｔ＿２）と機械的
に接続されることを特徴とする特許請求の範囲第１項ま
たは第２項記載の試験装置。 ４）各試験ヘッド（Ｔ＿１、Ｔ＿２）の冷却風流（Ｌ１
もしくはＬ２）のための一方の開口が、各試験ヘッドケ
ースの少なくとも１つの添えられた他の試験ヘッド（Ｔ
＿１、Ｔ＿２）に向けられた側面にあり、各試験ヘッド
（Ｔ＿１、Ｔ＿２）の冷却風流（Ｌ１もしくはＬ２）の
ための他方の開口が各試験ヘッドケースの底面にあり、
すべての試験ヘッド（Ｔ＿１、Ｔ＿２）の冷却風流（Ｌ
１もしくはＬ２）の方位が一致していることを特徴とす
る特許請求の範囲第１項ないし第３項のいずれか１項に
記載の試験装置。 ５）少なくとも２つの試験ヘッド（Ｔ＿１、Ｔ＿２）が
向かい合わせに空間的に近接させられ、第１の試験ヘッ
ド（Ｔ＿１）から取り出し得る接続端子の最大個数を上
回る個数の接続端子（１、２、…、Ｚ）を有する被試験
体（ＩＣ）は、特別アダプタ（Ｓ）を介して、接続端子
（１、２、…、Ｚ）の一部が第１の試験ヘッド（Ｔ＿１
）に接続され、残りの接続端子（１、２、…、Ｚ）が少
なくとも１つの他の試験ヘッド（Ｔ＿２）に接続され、
試験ヘッド（Ｔ＿１、Ｔ＿２）のプログラムメモリおよ
びデータメモリは主計算機（Ｈ）からロードされ、試験
ヘッド（Ｔ＿１）はすべての試験ヘッド（Ｔ＿１、Ｔ＿
２）の試験工程に同期していることを特徴とする特許請
求の範囲第１項ないし第４項のいずれか１項に記載の試
験装置。 ６）主計算機に結合可能な少なくとも１つの試験ヘッド
を備え、多数の外部接続端子を有する集積回路または他
の電気的な被試験体の機能を試験するための装置であつ
て、前記試験ヘッドの接続端子区画にアダプタを介して
試験ヘッドに応じた最大個数の接続端子を有する被試験
体が接続され、前記試験ヘッドを介して被試験体の接続
端子のところで計算機制御された電気信号の印加および
読み取りが可能であるような集積回路等の機能試験装置
において、試験ヘッド（Ｔ）から取り出し得る接続端子
の最大個数を上回らない接続端子総数を有する２つ以上
の被試験体（ＩＣ′、ＩＣ″）は、特別アダプタ（Ｓ′
）を介して接続端子が試験ヘッド（Ｔ）に接続され、少
なくとも２つの被試験体（ＩＣ′、ＩＣ″）の試験が共
通または個別の試験プログラムにしたがつて実行可能で
あることを特徴とする集積回路等の機能試験装置。 ７）特別アダプタ（Ｓ′）は板の形をなしており、この
板は下面に接続端子区画（Ｆ）のラスタ尺度にて配置さ
れた接触子を備え、上面に被試験体（ＩＣ′、ＩＣ″）
の接続端子図に対応する少なくとも２つのソケット（Ｘ
）を備え、試験ヘッド（Ｔ）の接続端子区画（Ｆ）は前
記板によつて覆うことが可能であり、特別アダプタ（Ｓ
′）の接触子は試験ヘッド（Ｔ）の接続端子区画（Ｆ）
と電気的に接続され、前記板は試験ヘッド（Ｔ）と機械
的に接続されることを特徴とする特許請求の範囲第６項
記載の試験装置。 ８）運転時に、試験ヘッド（Ｔ）から取り出し得る接続
端子の最大個数を上回らない接続端子総数を有する２つ
以上の被試験体（１Ｃ′、ＩＣ″）は、特別アダプタ（
Ｓ′）を介して接続端子が試験ヘッド（Ｔ）に接続され
、少なくとも２つの被試験体（ＩＣ′、ＩＣ″）は共通
または個別の試験プログラムにしたがつて試験されるこ
とを特徴とする特許請求の範囲第６項または第７項記載
の試験装置。 ９）前記被試験体（ＩＣ′、ＩＣ″）は時間的に互いに
無関係に特別アダプタ（Ｓ′）を介して試験ヘッド（Ｔ
）に接続されて試験されることを特徴とする特許請求の
範囲第６項または第７項記載の試験装置。 １０）前記被試験体（ＩＣ′、ＩＣ″）は定められた時
間的順番で、特にオーバラップされた又は交互の順番で
、特別アダプタ（Ｓ″）を介して試験ヘッド（Ｔ）に接
続されて試験されることを特徴とする特許請求の範囲第
６項または第７項記載の試験装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE3434749 | 1984-09-21 | ||
| DE3434749.6 | 1984-09-21 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6180065A true JPS6180065A (ja) | 1986-04-23 |
Family
ID=6246023
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60207705A Pending JPS6180065A (ja) | 1984-09-21 | 1985-09-19 | 集積回路等の機能試験装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4868493A (ja) |
| EP (1) | EP0175995B1 (ja) |
| JP (1) | JPS6180065A (ja) |
| AT (1) | ATE49303T1 (ja) |
| DE (1) | DE3575206D1 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2944256B2 (ja) * | 1991-06-10 | 1999-08-30 | 三菱電機株式会社 | デバッグ用プログラム作成方法 |
| US5216361A (en) * | 1991-07-10 | 1993-06-01 | Schlumberger Technologies, Inc. | Modular board test system having wireless receiver |
| US5488292A (en) * | 1993-10-04 | 1996-01-30 | Tokyo Seimitsu Co., Ltd. | Wafer inspecting system |
| JPH08179008A (ja) * | 1994-12-22 | 1996-07-12 | Advantest Corp | テスト・ヘッド冷却装置 |
| DE19627801C1 (de) * | 1996-07-10 | 1998-03-26 | Atg Test Systems Gmbh | Vorrichtung zum Prüfen von elektrischen Leiterplatten |
| US6335627B1 (en) * | 1998-04-13 | 2002-01-01 | Intel Corporation | Apparatus and method for testing an electronics package substrate |
| US6732053B1 (en) * | 1998-09-30 | 2004-05-04 | Intel Corporation | Method and apparatus for controlling a test cell |
| US6400134B1 (en) | 2000-07-17 | 2002-06-04 | Infineon Technologies North America Corp. | Automated bad socket masking in real-time for test handlers |
| WO2016086504A1 (zh) * | 2014-12-02 | 2016-06-09 | 北京空间飞行器总体设计部 | 一种两相流体回路真空热性能试验装置及方法 |
| US10929261B1 (en) * | 2018-06-25 | 2021-02-23 | Amazon Technologies, Inc. | Device diagnosis |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3512582A (en) * | 1968-07-15 | 1970-05-19 | Ibm | Immersion cooling system for modularly packaged components |
| SE350874B (ja) * | 1970-03-05 | 1972-11-06 | Asea Ab | |
| US3909934A (en) * | 1972-12-02 | 1975-10-07 | Licentia Gmbh | Method of producing a measuring head for measuring electrical components |
| US3842346A (en) * | 1972-12-20 | 1974-10-15 | C Bobbitt | Continuity testing of solid state circuitry during temperature cycling |
| US4045735A (en) * | 1976-02-17 | 1977-08-30 | E-H Research Laboratories, Inc. | Apparatus for testing electronic devices having a high density array of pin leads |
| US4125763A (en) * | 1977-07-15 | 1978-11-14 | Fluke Trendar Corporation | Automatic tester for microprocessor board |
| GB2033668B (en) * | 1978-11-11 | 1983-01-06 | Ferranti Ltd | Circuit assemblies |
| US4411719A (en) * | 1980-02-07 | 1983-10-25 | Westinghouse Electric Corp. | Apparatus and method for tape bonding and testing of integrated circuit chips |
| US4354268A (en) * | 1980-04-03 | 1982-10-12 | Santek, Inc. | Intelligent test head for automatic test system |
| US4402055A (en) * | 1981-01-27 | 1983-08-30 | Westinghouse Electric Corp. | Automatic test system utilizing interchangeable test devices |
| GB2104669A (en) * | 1981-08-06 | 1983-03-09 | Int Computers Ltd | Apparatus for testing electronic devices |
| JPS5832178A (ja) * | 1981-08-19 | 1983-02-25 | Advantest Corp | Ｉｃテスタ |
| DE3143768C2 (de) * | 1981-11-04 | 1987-04-16 | Siemens AG, 1000 Berlin und 8000 München | Adapter zur Verbindung von in einer Ebene angeordneten Kontaktpunkten eines Prüflings mit den Anschlüssen einer Prüfeinrichtung |
| US4517512A (en) * | 1982-05-24 | 1985-05-14 | Micro Component Technology, Inc. | Integrated circuit test apparatus test head |
-
1985
- 1985-09-09 AT AT85111384T patent/ATE49303T1/de not_active IP Right Cessation
- 1985-09-09 DE DE8585111384T patent/DE3575206D1/de not_active Expired - Fee Related
- 1985-09-09 EP EP85111384A patent/EP0175995B1/de not_active Expired - Lifetime
- 1985-09-19 JP JP60207705A patent/JPS6180065A/ja active Pending
-
1988
- 1988-09-27 US US07/250,999 patent/US4868493A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| DE3575206D1 (de) | 1990-02-08 |
| EP0175995A1 (de) | 1986-04-02 |
| US4868493A (en) | 1989-09-19 |
| EP0175995B1 (de) | 1990-01-03 |
| ATE49303T1 (de) | 1990-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10656200B2 (en) | High volume system level testing of devices with pop structures | |
| US6357022B1 (en) | Testing memory modules on a solder-side adaptor board attached to a PC motherboard | |
| JP3007211B2 (ja) | 電子部品コンタクトアセンブリおよびその接続方法 | |
| US5940278A (en) | Backing plate for gate arrays or the like carries auxiliary components and provides probe access to electrical test points | |
| US5003156A (en) | Dual configuration connector port for burn-in systems | |
| US7663389B2 (en) | Automated test equipment with DIB mounted three dimensional tester electronics bricks | |
| JPS58207650A (ja) | Ｉｃパツケージ | |
| JPS6180065A (ja) | 集積回路等の機能試験装置 | |
| JP2691809B2 (ja) | 半導体デバイステスト装置 | |
| KR20070058996A (ko) | Ｓｏｃ 파이프라인 테스터, 파이프라인 테스트 모듈 및파이프라인 테스트 방법 | |
| US20080079455A1 (en) | IC Chip Package, Test Equipment and Interface for Performing a Functional Test of a Chip Contained Within Said Chip Package | |
| JP2002222839A (ja) | プローブカード | |
| US9506980B2 (en) | Integrated circuit testing architecture | |
| JPH03231438A (ja) | プローブカード及びこれを用いたプローブ装置 | |
| US6507205B1 (en) | Load board with matrix card for interfacing to test device | |
| US5968193A (en) | Dual site loadboard tester | |
| CN201141871Y (zh) | 晶圆针测机的转换接口装置 | |
| JP3070437U (ja) | 半導体試験装置 | |
| JP3124983B2 (ja) | 電気回路検査装置 | |
| JPH04289467A (ja) | Ｉｃデバイスの電気的特性測定装置 | |
| JP2799073B2 (ja) | プローブピン内蔵ｌｓｉソネット | |
| JP3178424B2 (ja) | 集積回路試験装置及び集積回路試験方法 | |
| JPH06232295A (ja) | 集積回路 | |
| JP2004012389A (ja) | 半導体試験装置 | |
| JPH039280A (ja) | Ｉｃの検査方法 |