KR20070058996A - Ｓｏｃ 파이프라인 테스터, 파이프라인 테스트 모듈 및파이프라인 테스트 방법 - Google Patents

Ｓｏｃ 파이프라인 테스터, 파이프라인 테스트 모듈 및파이프라인 테스트 방법 Download PDF

Info

Publication number
KR20070058996A
KR20070058996A KR1020060122447A KR20060122447A KR20070058996A KR 20070058996 A KR20070058996 A KR 20070058996A KR 1020060122447 A KR1020060122447 A KR 1020060122447A KR 20060122447 A KR20060122447 A KR 20060122447A KR 20070058996 A KR20070058996 A KR 20070058996A
Authority
KR
South Korea
Prior art keywords
test
pipeline
tester
dut
station
Prior art date
Application number
KR1020060122447A
Other languages
English (en)
Other versions
KR101307099B1 (ko
Inventor
로날드 에이 허브스처
제이슨 엘 스미스
프랑크 이 햄린
Original Assignee
애질런트 테크놀로지스, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 애질런트 테크놀로지스, 인크. filed Critical 애질런트 테크놀로지스, 인크.
Publication of KR20070058996A publication Critical patent/KR20070058996A/ko
Application granted granted Critical
Publication of KR101307099B1 publication Critical patent/KR101307099B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/01—Subjecting similar articles in turn to test, e.g. "go/no-go" tests in mass production; Testing objects at points as they pass through a testing station

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

본 명세서에서는 파이프라인 방식으로 시스템온칩(SOC) 또는 피시험장치(DUT)를 테스트할 수 있는 파이프라인 테스터가 개시된다. 본 테스터는 테스터 내로 순차적으로 로딩되는 SOC 또는 DUT를 보다 빠르고 보다 경제적으로 테스트하는 방법을 제공한다. 복수의 테스트 스테이션이 테스터 내 하단에 배치된다. 테스트 스테이션 위에는 테스터 내에서 이동가능한 테스트 베드를 수취하도록 구성된 상응하는 테스트 비품(fixture)이 배치된다. 테스터 베드는 하단의 테스트 스테이션과 기계적, 전기적으로 접속된다. SOC 또는 DUT는 각 테스트 베드 내에 로드된다. SOC 또는 DUT가 테스트 스테이션 위에 위치된 테스트 베드 내에 로드되는 동안 하나 이상의 전기 또는 전자 테스트가 각 SOC 또는 DUT에 대해 수행된다. 테스트가 완료되면, 테스트 베드는 다른 테스트 스테이션으로 이동되고, 거기에서 다른 전기 또는 전자 테스트가 수행된다. 전기 또는 전자 테스트는 서로 다른 테스트 베드 내에 로드된 서로 다른 DUT 또는 SOC에 대해 병행하여 수행될 수도 있다.

Description

ＳＯＣ 파이프라인 테스터, 파이프라인 테스트 모듈 및 파이프라인 테스트 방법{SYSTEM ON A CHIP PIPELINE TESTER AND METHOD}
도 1은 종래 기술의 Agilent 93000 SOC Tester를 도시한 도면,
도 2는 종래 기술의 DUT 및 Agilent 93000 SOC Tester의 테스트 헤드에 접속된 DUT 보드의 개략적인 단면도,
도 3은 본 발명의 파이프라인 테스터의 일부분의 일 실시예의 개략적인 단면도,
도 4는 본 발명의 테스트 베드(test bed)(220)의 일 실시예의 평면도,
도 5는 본 발명의 테스트 베드(220)의 일 실시예의 측면도,
도 6은 본 발명의 테스트 베드(220)의 일 실시예의 다른 측면도,
도 7은 4 개의 테스트 베드 및 이것에 로드된 상응하는 DUT를 구비하는 본 발명의 파이프라인 테스트 모듈(290)의 일부분의 평면도,
도 8은 5 개의 테스트 베드 및 이것에 로드된 상응하는 DUT를 구비하는 본 발명의 파이프라인 테스트 모듈(290)의 일부분의 평면도.
본 발명은 전기 신호 인가 및 측정에 의해 전자 회로를 테스트하는 디바이스, 시스템 및 방법의 분야에 관한 것으로, 보다 구체적으로는 시스템온칩(SOC;system-on-a-chip) 또는 그 외의 집적 회로를 파이프라인 테스트하는 성분, 디바이스, 시스템 및 방법에 관한 것이다.
적절한 기능 및 신뢰도를 확보하기 위해, 일반적으로 제조자는 SOC 집적 회로(IC)를 소비자에게 운송하기 전에 테스트한다. SOC IC를 테스트하는 데에 통상적으로 사용되는 시스템 중 하나는 동시 테스트(concurrent test)를 지원하는 Agilent 93000 SOC Tester이다. Agilent 93000 SOC Tester의 일부가 Hirschmann의 미국 특허 제 6,756,778호 "MEASURING AND/OR CALIBRATING A TEST HEAD", Botka 외 다수의 미국 특허 제 5,558,541호 "BLIND MATE CONNECTOR FOR AN ELECTRONIC CIRCUIT TESTER" 및 Veteran 외 다수의 미국 특허 제 5,552,701호 "DOCKING SYSTEM FOR AN ELECTRONIC CIRCUIT TESTER"에 기술되었다.
도 1 및 도 2에 도시된 바와 같이, Agilent 93000 SOC Tester는 피시험장치(DUT;Device under test) 인터페이스(120)를 구비하는 테스트 헤드(110), 테스트 헤드(110)의 위치를 결정하는 조종자(manipulator)(130), 하단의 DUT 인터페이스(120)로 접속되는 DUT 보드(150), 테스트 헤드(110)에 전력을 공급하는 지지대(140), (도시되지 않은) 냉각수와 압축 공기 및 테스터(100)와 사용자 사이의 인터페이스의 역할을 하는 (도시되지 않은) 컴퓨터 워크스테이션을 포함한다.
테스트 헤드(110)는 테스터 전자 제품 및 추가적인 아날로그 모듈을 포함한 다. 지금까지, 테스트 헤드(110)는 512개 또는 1024개의 핀으로 구성되었다. 512개 핀의 테스트 헤드는 4개의 카드 케이지(card cage)를 지원하는 반면 1024개 핀의 테스트 헤드는 8개의 카드 케이지를 지원한다. 각 카드 케이지는 각각 8개의 디지털 보드 또는 8개의 아날로그 모듈을 포함할 수 있다. 단일 보드는 16개의 핀을 구비하여 케이지 당 핀 수는 128개이다. 따라서, 4-케이지 테스트 헤드는 512개의 핀을 포함하고 8-케이지 테스트 헤드는 1024개의 핀을 포함한다. DUT는 DUT 인터페이스(120)에 의해 I/O 채널에 접속되는 DUT 보드(150) 상에 장착된다. DUT 인터페이스(120)는 고성능 동축 케이블 및 DUT 보드(120)와의 전기적 접속을 확립하는 스프링 접촉 핀(포고 핀(pogo pin))으로 구성된다.
DUT 인터페이스(120)는 핸들러 및 웨이퍼 프로버에 도킹 가능성을 제공한다. 도킹 메커니즘은 (도시되지 않은) 압축 공기에 의해 제어되고, 필요하다면 수동으로 동작될 수도 있다. 테스트 헤드(110)는 냉각수에 의해 냉각되고 유연한 두 호스에 의해 냉각수에 접속되는 지지대(140)로부터 공급되는 냉각수를 수취한다.
일반적인 목적의 조종자(130)는 테스트 헤드(110)를 지원하고 위치를 지정한다. 조종자(130)는 테스트 헤드(100)와 핸들러 또는 웨이퍼 프로버 사이의 정확하고 반복적인 접속에 대해 6°의 자유를 제공한다. 지지대(140)는 조종자(130)에 부착되고 테스트 헤드(110)와 AC 전력, 냉각수와 압축 공기 사이에서 인터페이스로서의 역할을 한다. 테스터(100)는 또한 추가적인 아날로그 기기를 인스톨하기 위해 아날로그 지지대와 같은 추가적인 지지대를 포함한다.
(도시되지 않은) HP-UX 워크스테이션은 사용자와 테스터(100) 사이에서 인터 페이스로서의 역할을 할 수 있다. 현재, Agilent 93000 SOC Series SmarTest software는 HP-UX 운영 체제 하의 HP-UX 워크스테이션 상에서 실행되지만, 리눅스 또는 다른 워크스테이션과 같은 그외의 적합한 운영 체제가 사용될 수도 있다. SmarTest는 셋업 및 테스트 시스템으로 다운로드될 테스트 데이터를 허용하고, 또한 그러한 정보의 편집을 허용한다. 모든 테스트는 테스트 시스템 내에서 실행된다. 결과는 워크스테이션에 의해 재판독되고 모니터 상에 디스플레이된다. 테스트 프로세서는 테스트 프로그램이 한번 실행되기 시작하면 워크스테이션으로부터 독립적으로 작동하기 때문에 테스트 프로그램 실행 중에, 일반적으로 업로드 및 다운로드는 요구되지 않는다.
워크스테이션 상에서, 시스템을 주기적으로 점검하거나 또는 문제의 원인을 판단하도록 진단 프로그램이 실행될 수 있다. 테스터(100)의 환경 설정은 디지털 채널 보드, 전력 공급 및 아날로그 기기를 테스트 헤드의 특정 채널로 할당하는 것과, 테스트 헤드의 외부에 (AMC(alternate master clock과 같은)) 관련된 메인프레임 성분을 제공하는 것을 포함한다.
테스트 헤드 전자 제품 성분은 다양한 DUT로 전력을 공급하고 측정을 수행한다. 테스트 헤드 기능 및 주요 소자의 일부는 다음과 같다:
-DC/DC 변환 및 공급 전압 분배
-섬유 광케이블을 통한 워크스테이션으로의 접속
-데이터 버스, 어드레스 버스 및 제어 버스를 통한 내부 커뮤니케이션
-커뮤니케이션 클록 발생 및 분배
-마스터 클록 발생 및 분배
-고정밀 파라메트릭(parametric) 측정 유닛(HPPMU)
-외부 클럭으로의 접속
-DUT로의 전력 공급
-채널 측정 수행
테스터(100)의 이러한 유연성은 핀의 가상 기억 포트(virtual ports)로의 가격식 분류(on-the-fly grouping)가 타켓 IP 블록을 테스트하는 것을 허용한다. 그 결과, 플랫폼은 동시에 복수의 블록을 테스트할 수 있다. 한번 테스트가 완료되면, 테스터 핀들은 즉시 재구성되고 새로운 포트 구성으로 집합되어 완전히 다른 셋의 테스트를 수행할 수 있다.
테스터(100)의 구조는 서로 다른 순서와 및 디지털 데이터 비율을 갖는 잠재적으로 다수인 포트 상에서의 동시적 테스트를 지원한다. 테스터(100)의 '테스트 프로세서 당 핀' 구조(test-processor per pin architecture)는 그것이 확장/축소하여도 난조가 생기지 않는(scalable) 플랫폼으로서 기능하도록 한다. 테스터(100)는 각각이 완전히 동시에 사용될 수 있는 RF, 아날로그, 디지털 및 이들이 혼합된 신호를 포함하는 테스트 기술을 지원한다.
도 2는 테스트 헤드(110) 위에 위치한 DUT 보드(150) 및 패키지된 부분인 DUT 보드(150) 상에 배치된 테스트 헤드(110)를 도시한 도면이다.
직접 회로 또는 칩 제조시에 가장 비싼 구성 성분 중 하나는 "테스트 비용"이다. 결과적으로, 테스터(100)의 일정 시간당 작업 처리량(throughput)의 증가는 비용 감축에 있어서 필수적이다. 그러나 경제적인 방법으로 일정 시간당 작업 처리량 증가를 실행하는 것은 쉽지 않다. 지금까지, 테스터(100)의 리소스를 능률적이고 비용-효율적으로 활용하도록 사용된 원리적인 방법은 (a) 동시적 복수처리 테스트, (b) 동시 테스트 및 (c) 스트립 테스트이다.
동시적 복수처리 테스트 방법은, 일반적으로 서로 다른 4개의 사이트(site) 상에서 복수의 DUT가 동시에 테스트받는 것을 허용한다. 동시적 복수처리 테스트 기술에서 나타나는 가장 큰 문제는 모든 사이트 상에서 동시에 동작하기 위해서는 충분한 리소스를 사용할 수 있어야 한다는 점과, 테스트 중 임의의 순간에서 대부분의 리소스가 적극적으로 활용되지 않는다는 점이다. 결과적으로, 칩을 테스트하는 시간은 전체 테스트 플랜을 실행하는 데에 요구되는 시간의 양이다. 구현은 "사이트 수×테스트 플랜을 완료하는 데에 걸리는 시간"의 증가를 나타낸다.
동시 테스트 방법은 하나의 DUT에 대해 다양한 테스트가 동시에 수행되는 것을 허용한다. 그러나, 일반적으로 동시 테스트 방법에 따라 테스트를 받을 수 있는 DUT는 내부적으로 동시 테스트를 받을 수 있도록 설계되어야 한다. 일반적으로 동시적 복수처리 테스트에 비하여 동시 테스트 방법에서 리소스가 보다 잘 활용되며, 테스트 시간을 상당히 감축하는 결과를 나타낼 수 있다. 동시 테스트 방법에는, 모든 테스트가 동시적으로 실행될 수는 없다는 점, 동시 테스트는 DUT를 동시 테스트에 적합하게 설계하기 위해 장비에 대해 보다 큰 선행 투자를 요구한다는 점, 일반적으로 다수의 칩 다이어그램이 "동시 테스트를 위한 설계"가 되지 않는다는 점 및 "동시 테스트를 위한 설계"는 최적의 칩 설계가 아닐 수 있다는 점과 같 은 몇몇 단점들이 존재한다.
스트립 테스트 방법은 일부 우세한 방식으로 테스터 리소스의 사용을 포함하지 않고, 인덱스 핸들러 시간을 감소시킴으로써 보다 효율적으로 핸들러를 사용한다. 핸들러가 스트립 상에 장착된 DUT 사이에서 움직이는 거리는 스트립 사이에서 핸들러 인덱스 시간이 일정하게 유지될 때 최소화된다. 스트립 테스트 시, 일부 사전 프로세싱 및 DUT의 추후 핸들러 프로세싱이 요구된다. 스트립 테스트 방법은 테스트가 완료된 후 실행되어야만 하는 DUT 비닝(binning)을 요구한다. 또한 많은 양의 정보가 빈(bin) 테스트된 DUT에 대해 프로세스되어야 한다.
요컨대, 현재의 테스트 선택에 대한 리뷰에서, 동시적 복수처리 테스트 방법은 종래의 방법의 약 4배의 속도로 DUT를 테스트할 수 있지만 상당히 복잡한 시스템을 요구하고, 스트립 테스트 방법은 오직 핸들러 인덱스 시간만을 감소시키며, 동시 테스트 방법은 추가적인 설계 비용 및 그외의 조건을 갖는다는 사실을 알 수 있다.
분야에서 필요로 하는 것은, 보다 빠른 테스트 속도 및 낮은 비용을 나타내며, 종래의 테스터, 그외의 장비 및 방법들과 조합하여 기능할 수 있는 개선된 SOC 테스트 방법이다.
본 발명의 제 1 측면에서, 각각 SOC에 대해 하나 이상의 테스트를 수행하도록 구성된 복수의 테스트 스테이션과, 각각 사전 결정된 테스트 스테이션에 상응하 고 테스트 스테이션에 기계적, 전기적으로 부착될 수 있는 복수의 테스트 비품과, 각각 적어도 하나의 DUT를 수취하도록 구성되고 각각 사전 결정된 테스트 비품에 상응하며 각각 테스트 비품에 전기적, 기계적으로 부착될 수 있는 복수의 테스트 베드를 포함하되, 테스트 베드 내에 로드된 복수의 DUT를 파이프라인 테스트하도록 구성된 SOC 파이프라인 테스터가 제공된다.
본 발명의 제 2 측면에서, SOC 파이프라인 테스터와 연관해 사용하는 파이프라인 테스트 모듈이 제공되며, 이 모듈은 로드 보드, 로드 보드에 부착된 적어도 하나의 로드 보드 레일, 각각 로드 보드에 부착된 복수의 테스트 비품, 각각 적어도 하나의 DUT를 자체 내에 수취하도록 구성되고 또한 테스트 비품과 기계적, 전기적으로 연동하도록 구성된 복수의 테스트 베드를 포함하되, 상기 모듈은 테스터 내의 상응하는 복수의 테스트 스테이션과 연동하도록 구성된다.
본 발명의 제 3 측면에서, SOC 파이프라인 테스터를 사용하여 복수의 DUT를 파이프라인 테스트하는 방법이 제공되며, 이 방법은 제 1 DUT를 제 1 테스트 베드에 로드하고, 제 1 테스트 베드를 테스터에 로드하고, 제 1 테스트 베드를 제 1 테스트 스테이션으로 이동시키고, 제 1 테스트 스테이션에서 제 1 DUT에 대해 제 1 전기 또는 전자 테스트를 수행하고, 제 1 테스트 베드를 제 2 테스트 스테이션으로 이동시키고, 제 2 DUT를 제 2 테스트 베드에 로드하고, 제 2 테스트 베드를 제 1 테스트 스테이션으로 이동시키고, 제 1 테스트 스테이션에서 제 2 DUT에 대해 제 1 전기 또는 전자 테스트를 수행하며 제 2 테스트 스테이션에서 제 1 DUT에 대해 제 2 전기 또는 전자 테스트를 수행하는 단계를 포함한다.
본 발명의 전술된 측면과 그외의 측면들이 본 발명의 바람직한 실시예의 후술될 상세한 설명과 첨부된 도면을 참조로 하여 명확해질 것이다. 도면에서, 동일한 소자에 대해 동일한 참조 번호가 사용되었다.
"전기 및/또는 전자 테스트"라는 용어는 예를 들어, 전술된 Agilent 93000 SOC Tester와 같은 머신(machines)에 의해 실행되는 전기 및/또는 전자 테스트를 의미한다.
본 발명에 부합하여 테스트되는 파이프라인은 SOC 또는 DUT를 테스트하는 조립 라인에 비유될 수 있다. 주어진 DUT를 테스트하는 완전한 플랜이 논리 섹션들로 나뉘어진다. 그 다음 각 논리 섹션이 로드 보드에 접속된 개별적인 테스트 스테이션 상에서 수행된다. 테스트 스테이션은 단순 라인 핸들러가 하나의 테스트 스테이션으로부터 다른 테스트 스테이션을 향해 테스트 베드 내에 로드된 DUT를 통과할 수 있도록 로드 보드 상에 배치되거나 또는 로드 보드에 선형적으로 접속된다. 본 발명의 바람직한 실시예에서, 테스트가 발생하거나 또는 발생하지 않는 지정된 로딩 스테이션 및 비로딩 스테이션을 제외하고는, 모든 테스트 스테이션은 그들의 DUT 상에서 그들의 개별적인 테스트를 수행하도록 구성된다. 모든 테스트 스테이션은 동시에 테스트를 수행한다. 일부 스테이션은 그 스테이션에서의 이전의 DUT 성공/실패 상태에 따라 그들의 테스트의 셋을 수행하지 않을 수도 있다.
이러한 방법론을 사용하여, 테스트 간격은 더 이상 DUT 테스트의 전반적인 시간 및 핸들러 인덱스 시간에 의해 제한되지 않지만, 대신 테스트 부분의 가장 긴 또는 가장 느린 평균 시간(및 라인-핸들러 인덱스 시간)에 의해 제한된다. 이러한 부분의 시간 길이는 항상 전체 테스트 플랜의 시간보다 짧을 것이다. 추가적인 핸들러 시간은 항상 종래의 핸들러에 의해 요구된 시간보다 짧을 것이다. 따라서, 본 발명에 따른 파이프라인 테스트 방법 및 디바이스는 보다 빠른 테스트 시간을 나타낸다.
본 발명의 테스터(100)의 다양한 실시예는 1 내지 n개의 테스트 스테이션 및 후술될 1 내지 n개의 상응하는 비품(fixtures)을 포함한다. 본 발명의 바람직한 실시예에서, 단일 테스트 스테이션이 SOC 또는 DUT에 대해 하나 이상의 테스트를 수행하도록 구성될 수 있지만, 각 테스트 스테이션은 각 DUT 또는 SOC 상에서 수행될 일련의 테스트 중 하나의 테스트를 수행한다.
본 발명의 테스트 베드(bed)(220)는 DUT(160) 또는 SOC(160)를 지지하고 각 DUT(160)와 하단의 비품(210) 사이의 전기적 및 기계적 인터페이스를 제공하고, 이때 하단의 비품(210)은 테스터(100)의 상응하는 테스트 스테이션(190)에 전기적, 기계적으로 접속한다. 각각의 테스트 베드(220)는 테스트 베드(220)가 하나의 테스트 스테이션(190) 또는 비품(210)으로부터 다른 것으로 이동하는 동안 전력 및 상응하는 DUT(160)로의 그외 신호의 공급을 유지한다. 각 비품(210)은 상응하는 테스트 베드(220)와 결합하고 하단의 테스트 스테이션(190)을 테스트 베드(220) 및 상응하는 DUT(160)에 접속시킨다. 스프링-로드된 볼 전기 접촉 또는 패드는 상단의 비품(210)과 전기적인 접촉을 확립하도록 각 테스트 스테이션의 꼭대기에 배치되는 것이 바람직하다.
하나 이상의 핸들러(230)는 DUT(160)를 테스트 베드(220) 내에 위치시키고, 로딩 스테이션(240)에서 테스트 베드 및 DUT(160)를 로드하고, 하나 이상의 테스트가 각 테스트 스테이션(190)에서 완료됨에 따라 파이프라인 테스트 모듈(290) 내의 테스트 베드(220) 및 DUT(160)를 이동시키고, 언로딩 스테이션(250)에서 테스트 베드(220) 및 DUT(160)를 파이프라인 테스트 모듈(290)로부터 언로드하고, 테스트 베드(220)로부터 DUT(160)를 제거하고, 테스트 결과에 따라 DUT(160)를 분류하고 출력 빈으로 위치시킨다.
본 발명의 바람직한 실시예에서, 각 테스트 베드(220)는 본질적으로 적어도 하나의 DUT를 유지시키는 작은 아답터(adapter)이다. 이상적으로, 각 DUT는 파이프라인 테스트 모듈(290)로 로드되는 테스트 베드가 테스트되기 전에 개별적인 테스트 베드(220) 내로 사전-로드된다. 테스트 베드(220)의 주요 기능은 하단의 비품(210)과 DUT(160) 사이의 전기적인 인터페이스를 제공하는 것이다. 또한, 하단의 테스트 스테이션(190)과 관련되지 않은 신호들은 테스트 베드(220)를 통해 DUT(160)로 인가될 수 있으며, 그에 따라 테스트 베드(220)가 테스트 스테이션 사이에서 이동하는 동안 DUT(160)에 제공될 일부 전력 및 PLL 신호를 허용한다.
또한 각 테스트 베드(220)는 각 DUT(160)가 테스트 동안 하나 이상의 전기 접촉점를 제공하고, 로드 보드 핸들러(230)와 함께 일정한 전기 접속부를 제공하도록 구성되는 것이 바람직하다. 개별적인 테스트 접속부는 상응하는 테스트 스테이션(190)에 의해 제공된다. 또한 테스트 베드(220)는 DUT 접속기를 경과하는 것을 방지하고 즉흥적인 특정한 요구에 의존하여 일회성이거나 또는 재사용가능할 수 있 다.
(도면에 도시되지 않은) 로드 보드 핸들러(230)는 테스트 베드(220) 및 상응하는 DUT(160)를 하나의 테스트 스테이션(190)에서 다른 테스트 스테이션으로 이동시킨다. 핸들러(230)는 각 DUT의 위치를 추적해야 하고 제어기 또는 컴퓨터로부터의 요구에 따라 그것의 상응하는 테스트 베드(220)를 임의의 테스트 스테이션(190)으로 전달할 수 있어야 한다. 본 발명의 바람직한 실시예에서, 핸들러(230)는 복수의 테스트 베드(220) 및 DUT(160)를 동시에 조절할 수 있고, 테스트 베드(220) 및 DUT(160)를 하나의 테스트 스테이션(190)으로부터 다른 테스트 스테이션으로 이동시킬 수 있고, 각 DUT(160)에 전력 및 다른 전기적 신호를 연속적으로 공급할 수 있으며, 파이프라인 테스트 모듈(290) 내의 테스트 베드(DUT가 아님)를 조절할 수 있다.
도 3은 본 발명의 파이프라인 테스트 모듈(290)의 일 실시예의 개략적인 단면도이다. (핸들러(230)는 도시되지 않았다.) 도 3에 도시된 바와 같이, 테스트 헤드(110)는 테스트 스테이션(190a) 내지 테스트 스테이션(190h)을 포함한다. 본 발명의 다양한 실시예는 1 내지 n개의 테스트 스테이션 및 1 내지 n개의 상응하는 비품을 포함할 수 있다. 각 스테이션은 테스트의 1 부분을 수행한다.
DUT 인터페이스(120)는 테스트 스테이션(190a) 내지 테스트 스테이션(190h)의 위에 위치한다. 파이프라인 테스트 모듈(290)은 로드 보드(load board)(200), 로드 보드 레일(rail)(202a, 202b), 비품(210a) 내지 비품(210h) 및 테스트 베드(220a) 내지 테스트 베드(220h)를 포함한다. 테스트 헤드(110)는 분리된 테스트 스테이션으로 분할되고, 분리된 각 테스트 스테이션은 그것에 전기적으로 접속되며 바로 위에 위치하는 DUT에 대해 사전 결정된 테스트 또는 일련의 테스트를 수행하도록 구성 및/또는 프로그램된다. 예를 들어, 도 3에 도시된 바와 같이, DUT(160a)는 스테이션(190a)에서 테스트되고 로드 보드(200), 비품(210a) 및 테스트 베드(220a)를 통해 전기적으로 스테이션(190a)에 접속된다.
로드 보드(200)는 파이프라인 테스트 모듈(290)의 일부를 형성하고, 특정한 사용자의 응용 및 테스트될 특정한 SOC 또는 DUT에 대해 관례적으로 구성(custom-configured)되는 것이 바람직하다. 로드 보드(200)는 일반적으로 지극히 응용 특수성을 가지며, 이러한 특정한 DUT 또는 SOC는 일반적으로 독특한 테스트 스테이션 성능의 셋(set)을 요구한다(RF, 아날로그 디지털 또는 혼합물). 로드 보드(200)는 테스트될 모든 테스트 스테이션(190)을 병렬로 수용하고 또한 하단의 테스트 스테이션(190)으로 기계적, 전기적 접속을 확립한다. 본 발명의 바람직한 실시예에서, 상단의 비품, 테스트 베드 및 테스트될 DUT 전기 접촉부를 수용하도록 하나 이상의 전기 리드(lead)가 로드 보드(200) 내에 제공된다.
비품(210a) 내지 비품(210h)의 바닥 표면(214a) 내지 표면(214h)은 바람직하게 로드 보드(200)에 기계적, 전기적으로 부착되며 바닥을 통해 DUT(160a) 내지 DUT(160h) 및/또는 테스트 스테이션(190a) 내지 테스트 스테이션(190h)에서 발생된 전기 신호를 통과시킨다. 볼-타입 또는 다른 적합한 타입의 전기 접촉부(222a) 내지 접촉부(222h)는 비품(214a) 내지 비품(214h)의 상부 표면 상에 배치되고, 테스트 베드(220a) 내지 테스트 베드(220h)의 아랫면 상에 배치된 상응하는 전기 접촉 부 패드(226a) 내지 접촉부 패드(226h)(도시되지 않음)와 연동하도록 구성된다.
테스트 베드(220a) 내지 테스트 베드(220h)는 (도시되지 않은) 하나 이상의 로드 보드 핸들러에 의해 로드 보드(200)를 따라 연속적으로 이동된다. 비품(214h)이 테스트 베드(220a) 내지 테스트 베드(220h) 및 테스트 헤드(110) 내로 로드되는 상응하는 DUT(160a) 내지 DUT(160h) (및 그외 전후의 테스트 베드와 상응하는 DUT)에 대해 로드 포인트로서의 역할을 하는 반면, 비품(214a)은 이들과 그외의 테스트 베드 및 DUT에 대해 언로드(unloading) 포인트로서의 역할을 한다. 각각의 테스트 스테이션(190a) 내지 테스트 스테이션(190h)에서 사전 결정된 타입의 하나 이상의 테스트가 테스트 베드 및 그 위에 위치된 DUT에 대해 수행된다. 본 발명의 바람직한 실시예에서, 각 테스트 스테이션(190)은 하나 이상의 특정한 테스트를 수행하는 데에 필요한 모든 하드웨어를 포함하고, 각 테스트 스테이션의 하드웨어는 다른 스테이션의 하드웨어와 호환성이 있다.
테스트 스테이션(190a) 내지 테스트 스테이션(190h)에서 수행되는 주어진 일련의 테스트가 모두 완료되면, 테스트 베드(220a) 내지 테스트 베드(220h)는 로드 보드 레일(202a, 202b)을 따라 다음 스테이션으로 이동되고, 새로운 보드가 테스트 스테이션(190h)과 연동하도록 레일(202a, 202b) 사이에 삽입되며, 테스트 베드(220a)는 테스트 베드(220b)를 위한 공간을 만들기 위해 테스트 스테이션(190a)으로부터 제거된다. 각 테스트 사이클이 완료된 후, 핸들러(230)는 테스트 베드(220) 및 DUT(160)를 다음 테스트 스테이션으로 이동시킨다.
하나 이상의 핸들러(230)는 다양한 DUT의 테스트가 효율적이고 능률적으로 수행될 수 있도록 테스트 스테이션(190a) 내지 테스트 스테이션(190h) 상의 다양한 테스트 베드의 위치를 정확히 이동시키고 기록할 뿐만 아니라, 테스트 베드 및 DUT를 테스트 헤드(110) 상에 또는 테스트 헤드(110)로부터 로드 및 언로드하도록 구성된다. 하나 이상의 로드 보드 핸들러(230)는 로드 보드(200)로 DUT를 피드하고(feed) 로드 보드(200)로부터 DUT를 제거한다. 하나 이상의 로드 보드 핸들러(230)에 의해 로드 보드(200)로부터 제거된 DUT는 일반적으로 각 DUT의 테스트 결과를 나타내는 적합한 출력 빈(output bin)으로 분류된다(모든 테스트 통과, 일부 테스트 통과, 어떠한 테스트도 통과되지 못함, 등).
본 발명의 일 실시예에서, 하나 이상의 DUT가 파이프라인 테스트 모듈(290) 상에 로드되고 하나 이상의 DUT가 그로부터 언로드되며 하나 이상의 로드 보드 핸들러(230)는 동시에 테스트될 복수의 DUT를 수용하도록 관례적으로 구성된다. 본 발명의 바람직한 실시예에서, 이러한 DUT가 하나의 테스트 스테이션에서 다른 테스트 스테이션으로 이동하는 동안 하나 이상의 핸들러(230)는 또한 PLL(phase-lock-loop) 신호, 접지(GRND), 공급 전압(Vcc) 및/또는 그 외의 신호 또는 전압을 로드 보드(200)에 로드된 다양한 DUT에 제공하고, 그에 따라 DUT가 테스트 스테이션으로부터 유리되고 테스트 스테이션과 전기적으로 접촉하지 않을 동안 DUT로의 이러한 신호 및 전압의 공급을 유지하도록 구성된다.
로드 핸들러(230)는 본 명세서에서 전문을 참조로서 인용하는 2005년 10월 7일 출원된 Kolman의 미국 특허 출원 제 11/246,487호 "CAROUSEL DEVICE, SYSTEM AND METHOD FOR ELECTRONIC CIRCUIT TESTER"에 개시된 라인 핸들러 또는 카루셀(carousel) 핸들러와 같은 몇몇 유형 중 하나일 수 있다. 이상적으로 로드 핸들러(230)는 로드 보드(200)로부터 분리될 수 있지만, 로드 보드(200)에 부착될 수도 있다.
본 발명에서 사용될 수 있는 상업적으로 사용가능한 핸들러의 몇몇 예에는 다양한 SEIKO EPSON 핸들러, DELTAFLEX 1210 핸들러, DAYMARC 핸들러, 다양한 TOSHIBA 핸들러, 다양한 TESEC 핸들러 및 현재 Agilent 84000 메모리 칩 테스터에 관련해 사용되고 있는 AETRIUM 5050을 포함한 다양한 AETRIUM 핸들러가 포함되지만 이에 제한되는 것은 아니다. 전술된 핸들러들은 본 발명에 사용되기 위해 관례적으로 구성되어야만 한다.
도 4는 본 발명의 테스트 베드(220)의 일 실시예의 평면도이다. 전기 접촉부(232)는 테스트 베드(220)의 상부 표면(216) 상에 제공되고, 접촉부는 하나 이상의 핸들러(230)의 일부분 상에 배치된 상응하는 전기 접촉부 또는 패드와 기계적, 전기적으로 연동하도록 구성되며, 그에 따라 테스트 베드(220)가 테스트 스테이션 사이에서 이동하는 동안 원하는 신호 또는 전압이 테스트 베드(220)로 로드되는 DUT(160)에 연속적으로 제공된다.
도 5는 도 4에 도시된 테스트 베드(220)의 측면도이다. 도 5에 도시된 바와 같이, 테스트 베드(220)는 DUT(160)가 로드되어 DUT(160)의 상응하는 접촉부(164)와 연동하는 전기 접촉부(162)를 구비하는 리세스(212)를 더 포함한다. 테스트 베드의 바닥면(214)은 비품(214a) 내지 비품(214h)의 상부 표면 상에 배치된 적합한 전기 접촉부(222a) 내지 전기 접촉부(222h)와 연동하도록 구성된 (도시되지 않은) 전기 접촉부(226a) 내지 전기 접촉부(226h)를 포함한다.
도 6은 도 4 및 도 5에 도시된 본 발명의 테스트 베드(220)의 일 실시예의 다른 측면도이다. 하나 이상의 핸들러(230) 내의 상응하는 전기 접촉부와 연동하는 전기 접촉부(230)가, 리세스(212), 상부 표면(216) 및 바닥면(214)과 함께 도시되었다.
도 7 및 도 8은 본 발명의 파이프라인 테스트 모듈(290)의 일부분의 서로 다른 두 평면도이다. 도 7에서, 네 개의 테스트 베드와 상응하는 DUT가 파이프라인 테스트 모듈(290) 내에 로드되었다. 한번 DUT(160a) 내지 DUT(160d)의 테스트가 완료되면, (도시되지 않은) 핸들러(230)는 테스트 베드(220a) 내지 테스트 베드(220d)의 접촉부(232)와 연동하고 이 테스트 베드들은 일렬로 다음 테스트 스테이션을 향해 이동하며, DUT(160e)를 포함하는 테스트 베드(220e)를 로딩 스테이션(240) 내로 로드한다(도 8을 참조하라). 테스트 베드를 파이프라인 테스트 모듈(290) 내로 로드하고 테스트 베드 내에 로드된 DUT를 테스트하는 프로세스는 파이프라인 테스트 모듈(290)이 테스트 베드로 채워져, 포인트 핸들러(230)가 로딩 스테이션(240)에서 테스트 베드를 파이프라인 테스트 모듈(290) 내로 로드할 뿐 아니라, 언로딩 스테이션(250)에서 파이프라인 테스트 모듈(290)로부터 테스트 베드를 언로드할 때까지 계속된다.
본 발명에 따라 DUT 또는 SOC를 테스트하기에 앞서, 패키징 동작 중에 각 테스트 베드를 그것에 상응하는 DUT 또는 SOC에 부착하는 것이 바람직하며 이것은 이 단계에서 패키징이 검증되는 것과 동시에 광학적 테스트가 전기적 접속을 검증할 수 있기 때문이다.
도 7 및 도 8을 참조하면, 본 발명의 바람직한 테스트 방법에서 일부 후속 단계들이 사용된다. 먼저, 하나 이상의 핸들러(230) 및 로드 보드(230)가 준비되어 파이프라인 테스트 모듈(290)에 부착된다. 핸들러(230)는 테스트 베드(220a)와 DUT(160a)를 집어 그것을 모듈(290)의 로딩 스테이션(240)에 위치시킨다. DUT(160a)는 스테이션(190a)에서 테스트된다. 이 테스트가 완료되면, 다른 테스트 베드(220b) 및 상응하는 DUT(160b)가 모듈(290)로 로드되는 동안 로드 보드 핸들러(230)는 DUT(160a)를 다음 테스트 스테이션(190b)으로 이동시킨다. 프로세스는 계속되고, 테스트는 모든 "로드된" 테스트 스테이션에서 수행된다. "테스트 간격"은 모든 테스트 스테이션에서 모든 테스트를 완료하는 데에 필요한 총 시간을 의미한다.
본 발명의 바람직한 실시예에서, 모든 테스트는 동시에 실시되고, 각 테스트 스테이션(190) 또는 각 테스트 스테이션(190)에서 수행되는 테스트의 상태는 테스터(100)에 의해 기록된다. 테스트 간격은 로드 보드(200)에 접속된 모든 테스트 스테이션이 그들의 테스트를 마쳤을 때 완료된다. 주어진 DUT(160) 및 상응하는 테스트 베드(220)가 언로드될 준비가 되면, 그들은 언로딩 스테이션(250)에서 언로드된다. DUT(160)가 이러한 DUT에 대해 모든 "필요한" 테스트 스테이션(190)에서 테스트되면, DUT(160) 및 상응하는 로드 베드(220)는 언로딩 스테이션(250)에 도달한다. 테스트 스테이션(190)의 특정 레이아웃 및 사용된 로드 보드 핸들러(230)의 성능에 따라, 하나 이상의 테스트의 실패는 언로딩 스테이션(250)에 도달하기 이전에 DUT가 언로드되도록 할 수 있다.
후술될 예시 1 및 예시 2는 본 발명의 파이프라인 테스트 방법이 현저한 비용 및 시간의 절약을 가져온다는 것을 보여준다.
예시 1: 일련의 테스트, 단일 사이트 방법을 사용한 종래 기술의 테스트 비용
시스템 비용: 100만 달러
핸들러 비용: 300K
DUT 당 예상 테스트 시간: 3초라 가정
20-30번의 테스트에 대해 최장 테스트 실행 시간이 200ms라 가정
핸들러 인덱스 타임: 1초인 경우에,
1시간 내에 (이상적으로) 테스트할 수 있는 DUT의 개수 (단일 사이트) ⇒ 900개/시간
또는, 테스트의 단순 비용 ⇒ 692개/시간/100만 달러
예시 2: 본 발명에 따른 파이프라인 테스트 방법을 사용한 테스트 비용
시스템 비용: 100만 달러
리소스에 있어서 스테이션 당 50k에서 20 스테이션
핸들러 비용: 100만 달러
콘택터 기반 비용: DUT 당 수(2-5) 센트
테스트 당 시간:
- 최장 테스트 시간을 200ms라 가정
- 20번의 테스트라 가정
- 라인-핸들러 인덱스를 0.2초라 가정
- 제 1 DUT를 테스트하는 데에 대략 4.5초가 소요된다고 가정
- 이어지는 각 DUT를 테스트하는 데에 0.4초가 소요된다고 가정
⇒ DUT 당 0.4초 소요(전형적인 경우)
1시간 내에 (이상적으로) 테스트할 수 있는 DUT의 개수 (단일 사이트) ⇒ 8990개/시간
또는, 테스트의 단순 비용 ⇒ 4495개/시간/100만 달러
파이프라인 테스트 모듈(290), 테스트 베드(220), 비품(210), 로드 보드(200) 및 핸들러(230)의 특정 실시예가 본 명세서에서 기술되었지만, 본 발명의 사상 및 범위에서 벗어나지 않는 한 다양한 변경 및 본 발명의 대체 실시예가 구성 또는 구현될 수 있다. 따라서, 본 발명의 범위는 본 명세서에 기술된 특정 실시예로 제한되는 것은 아니며, 첨부된 특허청구 또는 그것의 균등물에 의해서만 결정된다는 것을 이해할 것이다. 결과적으로, 첨부된 특허청구에서 정의된 바와 같은 본 발명의 사상 및 범위로부터 벗어나지 않는 한, 본 명세서에서 기술된 본 발명의 특정 실시예에 변화 및 변경을 가할 수 있다.
본 발명에 따르면, 테스트 속도가 빠르고 비용이 낮으며, 종래의 테스터, 그외의 장비 및 방법들과 조합하여 기능할 수 있는 개선된 SOC 테스트 방법이 제공된다.

Claims (40)

  1. 시스템온칩(SOC;system-on-a-chip) 파이프라인 테스터(pipeline tester)에 있어서,
    (a) SOC에 대해 하나 이상의 테스트를 각각 수행하도록 구성된 복수의 테스트 스테이션과,
    (b) 사전 결정된 테스트 스테이션에 각각 상응하고, 상기 테스트 스테이션에 전기적, 기계적으로 부착될 수 있는 복수의 테스트 비품(test fixture)과,
    (c) 적어도 하나의 피시험장치(DUT;Device under test)를 수취하도록 각각 구성되고, 사전 결정된 테스트 비품에 각각 상응하며 상기 테스트 비품에 전기적, 기계적으로 부착될 수 있는 복수의 테스트 베드(test bed)를 포함하며,
    상기 테스트 베드에 로딩된 복수의 DUT를 파이프라인 테스트하도록 구성된
    SOC 파이프라인 테스터.
  2. 제 1 항에 있어서,
    상기 테스트 베드가 하나의 테스트 스테이션으로부터 다른 테스트 스테이션으로 이동되는 동안, 상기 각 테스트 베드는 상기 테스트 베드에 상응하는 DUT로의 전력 및 다른 신호의 공급을 유지하도록 구성되는
    SOC 파이프라인 테스터.
  3. 제 2 항에 있어서,
    상기 각 테스트 스테이션의 최상부에는 이것에 상응하는 상단의 상기 테스트 비품과의 전기적 접촉을 확립하도록 전기 접촉부 또는 패드가 배치되는
    SOC 파이프라인 테스터.
  4. 제 1 항에 있어서,
    상기 복수의 테스트 베드 내에 DUT를 위치시키도록 구성된 하나 이상의 핸들러(handlers)(230)를 더 포함하는
    SOC 파이프라인 테스터.
  5. 제 4 항에 있어서,
    상기 하나 이상의 로드 핸들러는 상기 테스터 내에 상기 복수의 테스터 베드를 로드(load)하도록 구성되는
    SOC 파이프라인 테스터.
  6. 제 5 항에 있어서,
    상기 하나 이상의 로드 핸들러는 상기 테스터로부터 상기 복수의 테스트 베드를 언로드(unload)하도록 구성되는
    SOC 파이프라인 테스터.
  7. 제 6 항에 있어서,
    상기 하나 이상의 로드 핸들러는 테스트 결과에 따라 DUT를 분류하고 출력 빈(output bin)에 위치시키도록 구성된
    SOC 파이프라인 테스터.
  8. 제 1 항에 있어서,
    상기 테스트 베드가 하나의 테스트 스테이션으로부터 다른 테스트 스테이션으로 이동되는 동안, PLL(phase-lock-loop) 신호, 접지(GRND), 공급 전압(Vcc) 및/또는 다른 신호 또는 전압을 상기 테스트 베드로 제공하도록 구성된 하나 이상의 로드 핸들러를 더 포함하며, 그에 따라 상기 테스트 베드가 상기 테스트 스테이션으로부터 유리되고(disengaged) 상기 테스트 스테이션과 전기 접촉되지 않는 동안 상기 테스트 베드에 로드된 DUT로의 신호 및 전압의 공급을 유지하는
    SOC 파이프라인 테스터.
  9. 제 1 항에 있어서,
    상기 각 테스트 베드는 테스트 동안 상기 테스트 베드와 상응하는 DUT와 유지되도록 구성되는
    SOC 파이프라인 테스터.
  10. 제 1 항에 있어서,
    상기 각 테스트 베드는 하나 이상의 로드 보드 핸들러 상의 상응하는 전기 접촉점(contact points) 또는 접속기와 연동하도록(engage) 구성된 하나 이상의 전기 접촉점을 포함하는
    SOC 파이프라인 테스터.
  11. 제 1 항에 있어서,
    상기 복수의 테스트 베드 중 하나 이상은 일회용인(disposable)
    SOC 파이프라인 테스터.
  12. 제 1 항에 있어서,
    상기 복수의 테스트 베드 중 하나 이상은 재사용 가능한(reusable)
    SOC 파이프라인 테스터.
  13. 제 1 항에 있어서,
    상기 DUT가 상기 파이프라인 테스터를 통해 이동할 때 상기 각 DUT 위치를 추적하도록 구성된 컴퓨터 및 제어기 중 적어도 하나를 더 포함하는
    SOC 파이프라인 테스터.
  14. 제 1 항에 있어서,
    하나 이상의 핸들러와 결합하여, 상기 테스트 베드를 선택된 테스트 스테이션으로 전달하도록 구성된 컴퓨터 및 제어기 중 적어도 하나를 더 포함하는
    SOC 파이프라인 테스터.
  15. 제 1 항에 있어서,
    하나 이상의 핸들러와 결합하여, 선택된 테스트 베드를 하나의 테스트 스테이션으로부터 다른 테스트 스테이션으로 이동시키도록(shuffle) 구성된 컴퓨터 및 제어기 중 적어도 하나를 더 포함하는
    SOC 파이프라인 테스터.
  16. 제 1 항에 있어서,
    상기 각 테스트 스테이션은 상기 테스트 스테이션에 전기적으로 접속되고 상기 테스트 스테이션 위에 위치된 DUT에 대해 사전 결정된 테스트 또는 일련의 테스트를 수행하도록 구성되거나 또는 프로그래밍되는
    SOC 파이프라인 테스터.
  17. 제 1 항에 있어서,
    로드 보드(load board)를 더 포함하는
    SOC 파이프라인 테스터.
  18. 제 1 항에 있어서,
    라인 핸들러 및 카루셀(carousel) 핸들러로 구성된 그룹으로부터 선택된 하나 이상의 로드 핸들러를 더 포함하는
    SOC 파이프라인 테스터.
  19. 제 1 항에 있어서,
    로드 보드 및 하나 이상의 로드 핸들러를 더 포함하되,
    상기 하나 이상의 로드 보드 핸들러는 상기 로드 보드가 부착된(affixed)
    SOC 파이프라인 테스터.
  20. 제 1 항에 있어서,
    로드 보드 및 하나 이상의 로드 핸들러를 포함하되,
    상기 하나 이상의 로드 보드 핸들러는 상기 로드 보드로 부착 또는 상기 로드 보드로부터 탈착할 수 있는
    SOC 파이프라인 테스터.
  21. 제 1 항에 있어서,
    상기 테스터는 상기 하나 이상의 테스트 스테이션에서 전기 또는 전자 테스트를 동시에 수행하도록 구성된
    SOC 파이프라인 테스터.
  22. SOC 파이프라인 테스터에 관련해 사용하는 파이프라인 테스트 모듈에 있어서,
    (a) 로드 보드와,
    (b) 상기 로드 보드에 부착된 적어도 하나의 로드 보드 레일과,
    (c) 각각 상기 로드 보드에 부착된 복수의 테스트 비품과,
    (d) 각각 자체 내에 적어도 하나의 DUT를 수취하고 기계적, 전기적으로 상기 테스트 비품과 연동하도록 구성된 복수의 테스트 베드를 포함하되,
    상기 모듈은 테스터 내의 상응하는 복수의 테스트 스테이션과 연동하도록 구성되는
    파이프라인 테스트 모듈.
  23. 제 22 항에 있어서,
    상기 로드 보드는 특정한 응용에 대해 관례적으로-구성되는(custom-configured)
    파이프라인 테스트 모듈.
  24. 제 22 항에 있어서,
    상기 로드 보드는 상기 테스트 베드에 로드되는 적어도 하나의 DUT에 대해 RF 테스트, 아날로그 테스트, 디지털 테스트 및 혼합된 테스트 중 적어도 하나를 허용하도록 구성된
    파이프라인 테스트 모듈.
  25. 각각 SOC에 대해 하나 이상의 테스트를 수행하도록 구성된 복수의 테스트 스테이션과, 각각 사전 결정된 테스트 스테이션에 상응하고 상기 테스트 스테이션에 기계적, 전기적으로 부착될 수 있는 복수의 테스트 비품과, 각각 적어도 하나의 DUT를 수취하도록 구성되고 각각 사전 결정된 테스트 비품에 상응하며 각각 상기 테스트 비품에 전기적, 기계적으로 부착될 수 있는 복수의 테스트 베드를 포함하되, 상기 테스트 베드 내에 로드된 복수의 DUT를 파이프라인 테스트하도록 구성된 SOC 파이프라인 테스터를 사용하는 복수의 DUT에 대한 파이프라인 테스트 방법에 있어서,
    (a) 제 1 테스트 베드 내에 제 1 DUT를 로드하는 단계와,
    (b) 상기 테스터 내에 상기 제 1 테스트 베드를 로드하는 단계와,
    (c) 상기 제 1 테스트 베드를 제 1 테스트 스테이션으로 이동하는 단계와,
    (d) 상기 제 1 테스트 스테이션에서 상기 제 1 DUT에 대해 제 1 전기 또는 전자 테스트를 수행하는 단계와,
    (e) 상기 제 1 테스트 베드를 제 2 테스트 스테이션으로 이동하는 단계와,
    (f) 제 2 테스트 베드 내에 제 2 DUT를 로드하는 단계와,
    (g) 상기 제 2 테스트 베드를 상기 제 1 테스트 스테이션으로 이동하는 단계와,
    (h) 상기 제 1 테스트 스테이션에서 상기 제 2 DUT에 대해 상기 제 1 전기 또는 전자 테스트를 수행하는 단계와,
    (i) 상기 제 2 테스트 스테이션에서 상기 제 1 DUT에 대해 상기 제 2 전기 또는 전자 테스트를 수행하는 단계를 포함하는
    파이프라인 테스트 방법.
  26. 제 25 항에 있어서,
    상기 테스터로부터 상기 제 1 테스트 베드를 언로드하는 단계를 더 포함하는
    파이프라인 테스트 방법.
  27. 제 25 항에 있어서,
    상기 제 2 테스트 베드를 상기 제 2 테스트 스테이션으로 이동시키는 단계를 더 포함하는
    파이프라인 테스트 방법.
  28. 제 27 항에 있어서,
    상기 제 2 테스트 스테이션에서 상기 제 2 DUT에 대해 상기 제 2 전기 또는 전자 테스트를 수행하는 단계를 더 포함하는
    파이프라인 테스트 방법.
  29. 제 28 항에 있어서,
    상기 테스터로부터 상기 제 2 테스트 베드를 언로드하는 단계를 더 포함하는
    파이프라인 테스트 방법.
  30. 제 25 항에 있어서,
    상기 테스트 베드가 하나의 테스트 스테이션으로부터 다른 스테이션으로 이동할 때 전력 및 다른 신호의 공급을 유지하는 단계를 더 포함하는
    파이프라인 테스트 방법.
  31. 제 25 항에 있어서,
    상기 복수의 테스트 베드 내에 DUT를 위치시키도록 하나 이상의 핸들러를 사 용하는 단계를 더 포함하는
    파이프라인 테스트 방법.
  32. 제 25 항에 있어서,
    상기 테스터에 상기 복수의 테스트 베드를 로드하도록 하나 이상의 로드 핸들러를 사용하는 단계를 더 포함하는
    파이프라인 테스트 방법.
  33. 제 25 항에 있어서,
    상기 테스터로부터 상기 복수의 테스트 베드를 언로드하도록 하나 이상의 로드 핸들러를 사용하는 단계를 더 포함하는
    파이프라인 테스트 방법.
  34. 제 25 항에 있어서,
    테스트 결과에 따라 DUT를 식별하고 출력 빈에 위치시키도록 하나 이상의 로드 핸들러를 사용하는 단계를 더 포함하는
    파이프라인 테스트 방법.
  35. 제 25 항에 있어서,
    상기 테스트 베드가 하나의 테스트 스테이션으로부터 다른 테스트 스테이션으로 이동되는 동안 PLL 신호, 접지(GRND), 공급 전압(Vcc) 및/또는 그외 신호 또는 전압을 상기 테스트 베드로 제공하도록 구성된 하나 이상의 로드 핸들러를 사용하고, 그에 따라 상기 테스트 베드가 상기 테스트 스테이션과 연동되지 않고 서로 전기 접촉되지 않을 동안 상기 테스트 베드에 로드된 상기 DUT로의 상기 신호 및 전압의 공급을 유지하는 단계를 더 포함하는
    파이프라인 테스트 방법.
  36. 제 25 항에 있어서,
    상기 DUT가 상기 파이프라인 테스터를 통해 이동할 때 상기 각 DUT 위치를 추적하도록 컴퓨터 및 제어기 중 적어도 하나를 사용하는 단계를 더 포함하는
    파이프라인 테스트 방법.
  37. 제 25 항에 있어서,
    상기 하나 이상의 핸들러와 함께, 상기 테스트 베드를 선택된 테스트 스테이 션으로 전달하도록 컴퓨터 및 제어기 중 적어도 하나를 사용하는 단계를 더 포함하는
    파이프라인 테스트 방법.
  38. 제 25 항에 있어서,
    상기 하나 이상의 핸들러와 함께, 선택된 테스트 베드를 하나의 테스트 스테이션으로부터 다른 테스트 스테이션으로 이동시키도록 컴퓨터 및 제어기 중 적어도 하나를 사용하는 단계를 더 포함하는
    파이프라인 테스트 방법.
  39. 제 25 항에 있어서,
    테스트 스테이션에 전기적으로 접속되고 그 위에 위치한 DUT에 대해 사전 결정된 테스트 또는 일련의 테스트를 수행하도록 상기 각 테스트 스테이션을 구성 또는 프로그래밍하는 단계를 더 포함하는
    파이프라인 테스트 방법.
  40. 제 25 항에 있어서,
    테스터가 상기 복수의 테스트 스테이션에서 전기 또는 전자 테스트를 수행하도록 구성하는 단계를 더 포함하는
    파이프라인 테스트 방법.
KR1020060122447A 2005-12-05 2006-12-05 Ｓｏｃ 파이프라인 테스터, 파이프라인 테스트 모듈 및파이프라인 테스트 방법 KR101307099B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/294,712 2005-12-05
US11/294,712 US7420385B2 (en) 2005-12-05 2005-12-05 System-on-a-chip pipeline tester and method

Publications (2)

Publication Number Publication Date
KR20070058996A true KR20070058996A (ko) 2007-06-11
KR101307099B1 KR101307099B1 (ko) 2013-09-11

Family

ID=38118062

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060122447A KR101307099B1 (ko) 2005-12-05 2006-12-05 Ｓｏｃ 파이프라인 테스터, 파이프라인 테스트 모듈 및파이프라인 테스트 방법

Country Status (4)

Country Link
US (1) US7420385B2 (ko)
KR (1) KR101307099B1 (ko)
CN (1) CN101025432B (ko)
TW (1) TWI422843B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102152090B1 (ko) * 2019-04-25 2020-09-04 주식회사 엑시콘 시스템 온 칩(SoC) 테스트 시스템 및 그의 테스트 방법

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100829402B1 (ko) * 2006-11-01 2008-05-15 주식회사 유니테스트 순차적 반도체 테스트 장치
US20080238461A1 (en) * 2007-04-02 2008-10-02 Ken Skala Multi-type test interface system and method
US10422828B2 (en) 2011-03-01 2019-09-24 Celerint, Llc. Method and system for utilizing stand-alone controller in multiplexed handler test cell for indexless tandem semiconductor test
US9817062B2 (en) * 2011-05-19 2017-11-14 Celerint, Llc. Parallel concurrent test system and method
US9551740B2 (en) * 2011-05-19 2017-01-24 Celerint, Llc. Parallel concurrent test system and method
WO2013029659A1 (en) * 2011-08-30 2013-03-07 Osram Opto Semiconductors Gmbh Testing device and method for operating a testing device
US8466705B1 (en) 2012-09-27 2013-06-18 Exatron, Inc. System and method for analyzing electronic devices having a cab for holding electronic devices
WO2015119928A1 (en) * 2014-02-04 2015-08-13 Celerint, Llc. Modular multiplexing interface assembly for reducing semiconductor testing index time
CN108037437A (zh) * 2017-12-12 2018-05-15 苏州国芯科技有限公司 一种测试SoC芯片电气特性的系统
CN110658394B (zh) * 2018-06-29 2021-06-25 北京华峰测控技术股份有限公司 多站并发测试方法、控制站和多站并发测试装置
CN110109434B (zh) * 2019-05-22 2021-04-27 中国联合网络通信集团有限公司 控制器、协同服务器、设备的协同运行系统及方法
CN111366811B (zh) * 2020-03-19 2022-06-21 北京广利核系统工程有限公司 一种电子元器件的集成式自动检验装置及方法
CN113533790A (zh) * 2020-04-15 2021-10-22 阿里巴巴集团控股有限公司 一种测试载台及测试方法
CN113535488A (zh) * 2020-04-20 2021-10-22 华为技术有限公司 电子产品的处理方法及装置、控制单元

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3039604A (en) * 1959-09-10 1962-06-19 Texas Instruments Inc Centralized automatic tester for semiconductor units
US4636726A (en) * 1982-01-04 1987-01-13 Artronics Corporation Electronic burn-in system
US5313156A (en) * 1991-12-04 1994-05-17 Advantest Corporation Apparatus for automatic handling
US5865319A (en) * 1994-12-28 1999-02-02 Advantest Corp. Automatic test handler system for IC tester
US5552701A (en) * 1995-05-15 1996-09-03 Hewlett-Packard Company Docking system for an electronic circuit tester
JP3226780B2 (ja) * 1996-02-27 2001-11-05 東芝マイクロエレクトロニクス株式会社 半導体装置のテストハンドラ
US6137303A (en) * 1998-12-14 2000-10-24 Sony Corporation Integrated testing method and apparatus for semiconductor test operations processing
DE69900351T2 (de) * 1999-03-19 2002-10-17 Agilent Technologies Inc Prüfkopfanordnung
US6476629B1 (en) * 2000-02-23 2002-11-05 Micron Technology, Inc. In-tray burn-in board for testing integrated circuit devices in situ on processing trays
US6731127B2 (en) * 2001-12-21 2004-05-04 Texas Instruments Incorporated Parallel integrated circuit test apparatus and test method
US6897670B2 (en) * 2001-12-21 2005-05-24 Texas Instruments Incorporated Parallel integrated circuit test apparatus and test method
KR100491304B1 (ko) * 2003-09-18 2005-05-24 미래산업 주식회사 번인 테스터용 소팅 핸들러
US7151388B2 (en) * 2004-09-30 2006-12-19 Kes Systems, Inc. Method for testing semiconductor devices and an apparatus therefor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102152090B1 (ko) * 2019-04-25 2020-09-04 주식회사 엑시콘 시스템 온 칩(SoC) 테스트 시스템 및 그의 테스트 방법

Also Published As

Publication number Publication date
CN101025432B (zh) 2012-04-18
TW200722772A (en) 2007-06-16
KR101307099B1 (ko) 2013-09-11
CN101025432A (zh) 2007-08-29
US20070126448A1 (en) 2007-06-07
TWI422843B (zh) 2014-01-11
US7420385B2 (en) 2008-09-02

Similar Documents

Publication Publication Date Title
KR101307099B1 (ko) Ｓｏｃ 파이프라인 테스터, 파이프라인 테스트 모듈 및파이프라인 테스트 방법
US7274202B2 (en) Carousel device, system and method for electronic circuit tester
US6988232B2 (en) Method and apparatus for optimized parallel testing and access of electronic circuits
US7378862B2 (en) Method and apparatus for eliminating automated testing equipment index time
US7245134B2 (en) Probe card assembly including a programmable device to selectively route signals from channels of a test system controller to probes
US7733106B2 (en) Apparatus and method of testing singulated dies
US20020199142A1 (en) Semiconductor programming and testing method and apparatus
US7825650B2 (en) Automated loader for removing and inserting removable devices to improve load time for automated test equipment
US6856154B2 (en) Test board for testing IC package and tester calibration method using the same
US10451653B2 (en) Controlling a per-pin measurement unit
KR20070121023A (ko) 웨이퍼 프로브 애플리케이션을 위한 능동 진단 인터페이스
US20040059971A1 (en) Device under test interface card with on-board testing
US20070035321A1 (en) Device and method for testing mixed-signal circuits
KR20100076445A (ko) 제이택을 지원하는 칩의 멀티사이트 테스트용 프로브 카드
JP3730340B2 (ja) 半導体試験装置
US6956394B2 (en) Tester architecture for testing semiconductor integrated circuits
US20150168482A1 (en) Configurable test equipment
US5968193A (en) Dual site loadboard tester
US20110254579A1 (en) Semiconductor test method and semiconductor test system
US7821254B2 (en) Method and apparatus for improving load time for automated test equipment
JP3865185B2 (ja) 半導体装置とその試験装置及び試験方法
Zagwyn New Products Test

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160825

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170824

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180823

Year of fee payment: 6