JPS6179239A - 混成集積回路 - Google Patents

混成集積回路

Info

Publication number
JPS6179239A
JPS6179239A JP20062484A JP20062484A JPS6179239A JP S6179239 A JPS6179239 A JP S6179239A JP 20062484 A JP20062484 A JP 20062484A JP 20062484 A JP20062484 A JP 20062484A JP S6179239 A JPS6179239 A JP S6179239A
Authority
JP
Japan
Prior art keywords
cap
substrate
wiring
recess
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP20062484A
Other languages
English (en)
Inventor
Atsuko Iida
敦子 飯田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP20062484A priority Critical patent/JPS6179239A/ja
Publication of JPS6179239A publication Critical patent/JPS6179239A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は混成集積回路に関するものである。
〔発明の技術的背景とその問題点〕
素子と基板上ζこ形成された配線部との接続法には、ワ
イヤボンディング方式、ビームリード方式。
バンブ方式などがある。これらはいずれも1妾合部が超
音波による圧着、熱圧前、・・ンダ寺を使用した溶融圧
着であるため、素子の交換が困難で、場合によっては素
子を暇りはずした鎌の基板上の配線部の修正も必要であ
る。特に複数の素子によって構成される混成集積回路の
場合では1累子でも動作不根の場合、全体が不良となり
、歩餉が低下する。
さらに、素子を接合した後で、機械的な保護、及びまた
は雰囲気からの保護のためのキャップや樹脂封止を施す
必要力1ある。
〔発明の目的〕
本発明は上記した問題点に鑑みなされたもので、不良素
子の交換が容易で、生産性が高く、さらに機械的、雰囲
気から保護された混成集積回路を喪供することを目的と
する。
〔発明の概要〕
本発明は、基板とキャップとを中いて素子と配線部とか
接続できるようにしたもので、基板には、素子の搭載部
に形成された接続用パッドと、配置一部とが設けられて
おり、一方キャップには、基板と類する而111i1に
凹部が形成されており、この凹部の底部θ1ら内側壁を
介して表面番こ至る配線部が形成されている。ここで凹
部の1板部及びキャップ表面部、即ち配Sの端部には、
パッドが形成されていへ。
そして基板に素子をのせた陵、かかるキャップをかぶせ
ろことfこより、キャップの凹部の底部のバットと素子
のポンディングパッドとを圧着接続し、またキャップ表
面部のパッドと基板上配線のパッドとを圧着接続するこ
とにより、素子と基板上配線との接続を達成する。
基板上に複数間の素子f+fのせである場合、それに対
応する凹部と配線及び接続用パッドを有したキャップを
用いれば、複数個の素子の接続が同時ζこ行なえる。
基板にキャップをかぶせた後、側面を樹脂等で封止する
ことにより、機械的保護と雰囲気からの保護が得られる
〔発明の実施例〕
以下本発明の実施例を図面を参照して袢細に説明する。
、第1図に示すように、基板1の上面にはダイパッド2
と配一部3が蒸着、印刷尋の方法により形成されている
一方、第2図に示すようにキャップ4は基板1のダイ′
パッド2に対応する位置に凹部を有し、この凹部に配@
部5が導電性ゴムによって形成されている。尚この配線
部5は図示のように凹部の底部から内1目11壁を介し
てキャップ表面部に至り、底部とキャップ表面部、即ち
配線部5の両端部は部分′的に樹脂コートが暇り去られ
、接@部が形成されている。
このような状態で、第3図に示すように基板1のダイパ
ッド2上に素子68載置し、その後キャップ4をかぶせ
る。
その結果配線部5によって素子6と配a部3の接続eと
ることができる。
素子6の不良があった場合、素子のリペア−は、基板1
上のダイパッド2から素子を取りはずし、交換するだけ
ですむ。基板1とキャップ4の接合後、端部を#B8¥
1で封止することにより、雰囲気からの保護が得られる
上記キャップとしそ、熱伝導性のよい金属を使用するこ
と番こより、冷却効果をはかることもできる。
〔発明の他の実施例] 第4図は本発明の他の実施例を示す。
この実施例は前記キャップ4として多層間fR7を施し
た多層基板を使用したものである。そして素子6と配#
i!3との接続は接続部5でとり、さらにスルーホール
のコンタクトを同様に導電性ゴム8でとるように構成さ
れている。このように必要な多層配線を上記キャップ4
と上記基板1に振り分けることにより、多1基板作成の
工程の困難さを減少で去、可能f、K 1i数を増加す
ることができる。
〔発明の効果〕
以上に説明したように1本発明によれば不良素子の交換
が容易で、生産性が高く、さらに機械的。
雰囲気から保護された混成乗積回路が得られる。
【図面の簡単な説明】
第1図乃至第3図は本発明の一実施例を説明するための
図、$4図は本発明の他の実施例を説明するための図で
ある。 1・−4板、2・・・ダイパッド、3・・・配線部、4
・・・キャップ、5・・・配a部、6・・・素子、7・
・・多−配線部’、8・・・スルーホールロンタクト部
。 代理人弁理士  則 近 憲 佑(ばか1名)第  1
  図 第  2 図 第  3 図 第  4 図

Claims (3)

    【特許請求の範囲】
  1. (1)第1の配線部を有する基板と、この基板上に置か
    れた素子と、凹部を有しこの凹部に前記素子が位置する
    ように前記基板上に載置されたキャップと、このキャッ
    プの凹部の底部から内側壁を介して前記キャップ表面に
    のびる第2の配線部とを備え、前記第2の配線部によっ
    て前記素子と前記第1の配線部とが接続されてなる混成
    集積回路。
  2. (2)前記第2の配線部は前記素子との接続部において
    圧着されていることを特徴とする特許請求の範囲第1項
    記載の混成集積回路。
  3. (3)前記キャップの側面は樹脂封止されていることを
    特徴とする特許請求の範囲第1項記載の混成集積回路。
JP20062484A 1984-09-27 1984-09-27 混成集積回路 Pending JPS6179239A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20062484A JPS6179239A (ja) 1984-09-27 1984-09-27 混成集積回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20062484A JPS6179239A (ja) 1984-09-27 1984-09-27 混成集積回路

Publications (1)

Publication Number Publication Date
JPS6179239A true JPS6179239A (ja) 1986-04-22

Family

ID=16427471

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20062484A Pending JPS6179239A (ja) 1984-09-27 1984-09-27 混成集積回路

Country Status (1)

Country Link
JP (1) JPS6179239A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001045159A1 (de) * 1999-12-16 2001-06-21 Infineon Technologies Ag Anordnung und verfahren zur kontaktierung von schaltkreisen
JP2005175427A (ja) * 2003-12-05 2005-06-30 Internatl Resistive Co Of Texas Lp 熱散逸サポートをもつ発光アセンブリ

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001045159A1 (de) * 1999-12-16 2001-06-21 Infineon Technologies Ag Anordnung und verfahren zur kontaktierung von schaltkreisen
US7245026B2 (en) 1999-12-16 2007-07-17 Infineon Technologies Ag Configuration and method for contacting circuit structure
JP2005175427A (ja) * 2003-12-05 2005-06-30 Internatl Resistive Co Of Texas Lp 熱散逸サポートをもつ発光アセンブリ

Similar Documents

Publication Publication Date Title
US7443022B2 (en) Board-on-chip packages
US5652461A (en) Semiconductor device with a convex heat sink
US5661086A (en) Process for manufacturing a plurality of strip lead frame semiconductor devices
JP4412439B2 (ja) メモリモジュール及びその製造方法
US5423119A (en) Method for manufacturing a hybrid circuit charge-coupled device image sensor
US5530204A (en) Electronic-parts mounting board and electronic-parts mounting board frame
JP2501953B2 (ja) 半導体装置
JPS6179239A (ja) 混成集積回路
JP3226244B2 (ja) 樹脂封止型半導体装置
JP2000183468A (ja) 樹脂成形配線板及びその製造方法
EP0723293B1 (en) Semiconductor device with a heat sink and method of producing the heat sink
JP3352471B2 (ja) フィルムキャリア
JPS5889850A (ja) 面実装型半導体装置
JP2730212B2 (ja) 混成集積回路装置
CA2172206A1 (en) Electronic power module
JPH08130267A (ja) 樹脂封止型半導体パッケージ、それを用いた樹脂封止型半導体装置およびその製造方法
JP3721614B2 (ja) リードフレーム及び電子部品搭載用基板の製造方法
JP2936845B2 (ja) 集積回路の実装構造
JPS60254585A (ja) 通電加熱電極の構造
JPH05291739A (ja) 接続用端子及びこれを用いた装置の接続方法
JPS5848932A (ja) 半導体装置の製法
JPS60140741A (ja) 半導体装置
JPH1145957A (ja) 半導体装置の製造方法および半導体装置
JPH06314707A (ja) 混成集積回路
JPH02146752A (ja) 半導体装置