JP2730212B2 - 混成集積回路装置 - Google Patents

混成集積回路装置

Info

Publication number
JP2730212B2
JP2730212B2 JP25152089A JP25152089A JP2730212B2 JP 2730212 B2 JP2730212 B2 JP 2730212B2 JP 25152089 A JP25152089 A JP 25152089A JP 25152089 A JP25152089 A JP 25152089A JP 2730212 B2 JP2730212 B2 JP 2730212B2
Authority
JP
Japan
Prior art keywords
circuit board
hybrid integrated
integrated circuit
circuit device
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP25152089A
Other languages
English (en)
Other versions
JPH03112156A (ja
Inventor
利男 込山
直治 仙波
修 大西
章 秋沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP25152089A priority Critical patent/JP2730212B2/ja
Publication of JPH03112156A publication Critical patent/JPH03112156A/ja
Application granted granted Critical
Publication of JP2730212B2 publication Critical patent/JP2730212B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は混成集積回路装置に関するものである。
〔従来の技術〕 従来、この種の混成集積回路装置は第３図に示すよう
に金属製リードフレームのアイランド部11に、絶縁基板
の表裏両面に回路パターンを有する回路基板６と絶縁性
ダミー基板13を接着剤10を介し固着し、さらに回路基板
６に能動素子3,受動素子４等を搭載し、金属細線２を用
いて電気的に接続した後、トランスファーモールド法に
より外装樹脂１で封止した構造となっている。
〔発明が解決しようとする課題〕
上述した従来の混成集積回路装置は、金属性リードフ
レームのアイランド部11へ、絶縁基板の表裏両面に凹凸
状の回路パターン７を有する回路基板６と、絶縁性ダミ
ー基板13と、接着剤10を介し160〜180℃の高温および15
〜30kg/m2の高圧プレスで固着しているため、裏面の凹
凸パターンが回路基板６の表面に表われダイボンディン
グ，ワイヤーボンディング工程において素子搭載部の凹
凸によるダイボンディング剤のなじみ不足や、ワイヤー
ボンディング部の傾斜によるワイヤーボンディング不良
および認識パターン部の凹凸によるパターン認識不具合
等の問題があった。
〔課題を解決するための手段〕
本発明の混成集積回路装置は、第１図および第２図に
示すように回路基板６の裏面回路パターン７にソルダー
レジスト９を塗布し、さらに回路パターンの凹凸部にソ
ルダーレジストを馴じませることによって回路基板６の
表面を平滑化すると同時に電気的な絶縁を確保してい
る。さらに接着剤10を介しリードフレームのアイランド
部11に固着した構造を備えている。
〔実施例〕
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例の混成集積回路装置の断面
図である。
第１図は絶縁基板の表裏両面に回路パターン７を形成
すると共にスルホール５により表裏のパターンを電気的
に接続し、さらに裏面パターンに30〜60μｍ程度のソル
ダーレジスト９を塗布した回路基板６を、リードフレー
ムのアイランド部11に接着剤10を介して高温，高圧のプ
レスで固着する。さらに回路基板６の平滑された搭載面
に能動素子3,受動素子４等を搭載すると共に、金属細線
２で前記素子と、傾斜のない安定した回路基板６の表面
およびリード端子８間とをワイヤーボンディング法によ
り電気的に接続し、さらに外装樹脂１で封止をする。
第２図は本発明の他の実施例２断面図である。本実施
例はザグリ構造を特徴としたもので、回路基板６にザク
リ12を加工し能動素子３を搭載するため従来構造より熱
伝導を改善できる。また外装樹脂１の薄いパッケージで
能動素子３の厚みを薄く研摩する必要もない利点があ
る。
〔発明の効果〕
以上説明したように本発明は、回路基板の裏面パター
ンにソルダーレジストを馴じませ平滑化および電気的な
絶縁を確保し、さらにリードフレームのアイランド部と
を接着剤を介し高温・高圧の条件でプレス固着するとき
に生ずる回路基板表面の凹凸を防止ができるので、ダイ
マウント，ワイヤーボンディング工程に於けるマウント
剤不足，ワイヤーボンディング不具合およびパターン認
識率を改善できる。さらに回路基板の平滑化により接着
剤間に生ずるボイドを防止できるため密着強度を向上さ
せる効果もある。
【図面の簡単な説明】
第１図および第２図はそれぞれ本発明の混成集積回路装
置の実施例を示す断面図である。第３図は従来の混成集
積回路装置の一実施例の断面図である。 １……外装樹脂、２……金属細線、３……能動素子、４
……受動素子、５……スルホール、６……回路基板、７
……回路パターン、８……リード端子、９……ソルダー
レジスト、10……接着剤、11……アイランド部、12……
ザグリ、13……絶縁性ダミー基板。

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項１】絶縁基板の表裏両面に回路パターンを形成
    し、前記裏面パターンにソルダーレジストを塗布した回
    路基板を、リードフレームのアイランド部へ接着剤を用
    いて固着し、該回路基板上に１個以上の能動素子，受動
    素子等を搭載し、前記素子および回路基板をリードフレ
    ームのリード端子部と電気的に接続し、さらに外装樹脂
    で封止したことを特徴とする混成集積回路装置。
  2. 【請求項２】回路基板には表裏両面の回路パターンと接
    続するスルホールが形成されていることを特徴とする特
    許請求の範囲第（１）項記載の混成集積回路装置。
JP25152089A 1989-09-26 1989-09-26 混成集積回路装置 Expired - Lifetime JP2730212B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25152089A JP2730212B2 (ja) 1989-09-26 1989-09-26 混成集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25152089A JP2730212B2 (ja) 1989-09-26 1989-09-26 混成集積回路装置

Publications (2)

Publication Number Publication Date
JPH03112156A JPH03112156A (ja) 1991-05-13
JP2730212B2 true JP2730212B2 (ja) 1998-03-25

Family

ID=17224035

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25152089A Expired - Lifetime JP2730212B2 (ja) 1989-09-26 1989-09-26 混成集積回路装置

Country Status (1)

Country Link
JP (1) JP2730212B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007157801A (ja) * 2005-12-01 2007-06-21 Matsushita Electric Ind Co Ltd 半導体モジュールとその製造方法
JP2008124136A (ja) * 2006-11-09 2008-05-29 Denso Corp 半導体パッケージおよびその製造方法

Also Published As

Publication number Publication date
JPH03112156A (ja) 1991-05-13

Similar Documents

Publication Publication Date Title
US5661086A (en) Process for manufacturing a plurality of strip lead frame semiconductor devices
US20010052647A1 (en) Laminated integrated circuit package
JPH0951020A (ja) 半導体装置およびその製造方法ならびにｉｃカード
JP2730212B2 (ja) 混成集積回路装置
JP3608476B2 (ja) 半導体チップ実装回路基板及び回路基板への半導体チップの実装方法
JPH03129745A (ja) 半導体装置の実装方法
JPH0878599A (ja) 集積回路パッケージ及びその製造方法
JP2668558B2 (ja) 積層基板
JPH0440277Y2 (ja)
JP3562074B2 (ja) 半導体パッケージ用樹脂フレーム及び半導体パッケージの製造方法
JP4520052B2 (ja) 半導体装置およびその製造方法
JPS6334281Y2 (ja)
JP3141682B2 (ja) 複合リードフレーム
JP2532400Y2 (ja) ハイブリットｉｃ
JP2822446B2 (ja) 混成集積回路装置
JPH0760874B2 (ja) 半導体装置
JPH0735404Y2 (ja) 半導体装置
JPH04119653A (ja) 集積回路素子
JP3721614B2 (ja) リードフレーム及び電子部品搭載用基板の製造方法
JPH0385740A (ja) 半導体装置
JP2797995B2 (ja) 半導体装置
JP2523209Y2 (ja) 混成集積回路
JP3445687B2 (ja) 半導体チップの実装方法
JP2626004B2 (ja) 混成集積回路装置
JP3356341B2 (ja) Ｔａｂテープ及びその製造方法並びに半導体装置