JPH03112156A - 混成集積回路装置 - Google Patents

混成集積回路装置

Info

Publication number
JPH03112156A
JPH03112156A JP25152089A JP25152089A JPH03112156A JP H03112156 A JPH03112156 A JP H03112156A JP 25152089 A JP25152089 A JP 25152089A JP 25152089 A JP25152089 A JP 25152089A JP H03112156 A JPH03112156 A JP H03112156A
Authority
JP
Japan
Prior art keywords
pattern
circuit board
board
lead frame
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP25152089A
Other languages
English (en)
Other versions
JP2730212B2 (ja
Inventor
Toshio Komiyama
込山　利男
Naoharu Senba
仙波　直治
Osamu Onishi
修 大西
Akira Akisawa
秋沢　章
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP25152089A priority Critical patent/JP2730212B2/ja
Publication of JPH03112156A publication Critical patent/JPH03112156A/ja
Application granted granted Critical
Publication of JP2730212B2 publication Critical patent/JP2730212B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は混成集積回路装置に関するものである。
〔従来の技術〕
従来、この種の混成集積回路装置は第３図に示すように
金属製リードフレームのアイランド部１１に、絶縁基板
の表裏両面に回路パターンを有する回路基板６と絶縁性
ダミー基板１３を接着剤１０を介し固着し、さらに回路
基板６に能動素子３゜受動素子４等を搭載し、金属細線
２を用いて電気的に接続した後、トランスファーモール
ド法により外装樹脂１で封止した構造となっている。
〔発明が解決しようとする課題〕
上述した従来の混成集積回路装置は、金属性リードフレ
ームのアイランド部１１へ、絶縁基板の表裏両面に凹凸
状の回路パターン７を有する回路基板６と、絶縁性ダミ
ー基板１３と、接着剤１０を介し１６０〜１８０℃の高
温および１５〜３０ｋｇ／ｒｄの高圧プレスで固着して
いるため、裏面の凹凸パターンが回路基板６の表面に表
われグイポンディング、ワイヤーボンディング工程にお
いて素子搭載部の凹凸によるダイポンディング剤のなじ
み不足や、ワイヤーポンディング部の傾斜によるワイヤ
ーポンディング不良および認識パターン部の凹凸による
パターン認識不具合等の問題があった。
〔課題を解決するための手段〕
本発明の混成集積回路装置は、第１図および第２図に示
すように回路基板６の裏面回路パターン７にソルダーレ
ジスト９を塗布し、さらに回路パターンの凹凸部にソル
ダーレジストを馴しませることによって回路基板６の表
面を平滑化すると同時に電気的な絶縁を確保している。
さらに接着剤１０を介しリードフレームのアイランド部
１１に固着した構造を備えている。
〔実施例〕
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例の混成集積回路装置の断面図
である。
第１図は絶縁基板の表裏両面に回路パターン７を形成す
ると共にスルホール５により表裏のパターンを電気的に
接続し、さらに裏面パターンに３０〜６０μｍ程度のソ
ルダーレジスト９を塗布した回路基板６を、リードフレ
ームのアイランド部１１に接着剤１０を介して高温、高
圧のプレスで固着する。さらに回路基板６の平滑された
搭載面に能動素子３．受動素子４等を搭載すると共に、
金属細線２で前記素子と、傾斜のない安定した回路基板
６の表面およびリード端子８間とをワイヤーポンディン
グ法により電気的に接続し、さらに外装樹脂ｌで封止を
する。
第２図は本発明の他の実施例２断面図である。。
本実施例はザグリ構造を特徴としたもので、回路基板６
にザグリ１２を加工し能動素子３を搭載するため従来構
造より熱伝導を改善できる。また外装樹脂１の薄いパッ
ケージで能動素子３の厚みを薄く研摩する必要もない利
点がある。
〔発明の効果〕
以上説明したように本発明は、回路基板の裏面パターン
にソルダーレジストを馴じませ平滑化および電気的な絶
縁を確保し、さらにリードフレームのアイランド部とを
接着剤を介し高温・高圧の条件でプレス固着するときに
生ずる回路基板表面の凹凸を防止ができるので、ダイマ
ウント、ワイヤーポンディング工程に於けるマウント剤
不足。
ワイヤーポンディング不具合およびパターン認識率を改
善できる。さらに回路基板の平滑化により接着剤間に生
ずるボイドを防止できるため密着強度を向上させる効果
もある。
【図面の簡単な説明】
第１図および第２図はそれぞれ本発明の混成集積回路装
置の実施例を示す断面図である。第３図は従来の混成集
積回路装置の一実施例の断面図である。 １・・・・・・外装樹脂、２・・・・・・金属細線、３
・・・・・・能動素子、４・・・・・・受動素子、５・
・・・・・スルホール、６・・・・・・回路基板、７・
・・・・・回路パターン、８・・・・・・リード端子、
９・・・・・・ソルダーレジスト、１０・・・・・・接
着剤、１１・・・・・・アイランド部、１２・・・・・
・ザグリ、１３・・・・・・絶縁性ダミー基板。

Claims (2)

    【特許請求の範囲】
  1. （１）絶縁基板の表裏両面に回路パターンを形成し、前
    記裏面パターンにソルダーレジストを塗布した回路基板
    を、リードフレームのアイランド部へ接着剤を用いて固
    着し、該回路基板上に１個以上の能動素子，受動素子等
    を搭載し、前記素子および回路基板をリードフレームの
    リード端子部と電気的に接続し、さらに外装樹脂で封止
    したことを特徴とする混成集積回路装置。
  2. （２）回路基板には表裏両面の回路パターンと接続する
    スルホールが形成されていることを特徴とする特許請求
    の範囲第（１）項記載の混成集積回路装置。
JP25152089A 1989-09-26 1989-09-26 混成集積回路装置 Expired - Lifetime JP2730212B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25152089A JP2730212B2 (ja) 1989-09-26 1989-09-26 混成集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25152089A JP2730212B2 (ja) 1989-09-26 1989-09-26 混成集積回路装置

Publications (2)

Publication Number Publication Date
JPH03112156A true JPH03112156A (ja) 1991-05-13
JP2730212B2 JP2730212B2 (ja) 1998-03-25

Family

ID=17224035

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25152089A Expired - Lifetime JP2730212B2 (ja) 1989-09-26 1989-09-26 混成集積回路装置

Country Status (1)

Country Link
JP (1) JP2730212B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007157801A (ja) * 2005-12-01 2007-06-21 Matsushita Electric Ind Co Ltd 半導体モジュールとその製造方法
JP2008124136A (ja) * 2006-11-09 2008-05-29 Denso Corp 半導体パッケージおよびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007157801A (ja) * 2005-12-01 2007-06-21 Matsushita Electric Ind Co Ltd 半導体モジュールとその製造方法
JP2008124136A (ja) * 2006-11-09 2008-05-29 Denso Corp 半導体パッケージおよびその製造方法

Also Published As

Publication number Publication date
JP2730212B2 (ja) 1998-03-25

Similar Documents

Publication Publication Date Title
JPH02152245A (ja) 多数の回路要素を取り付けうる両面回路板
JPH03112156A (ja) 混成集積回路装置
JP2998484B2 (ja) 半導体装置用リードフレーム
JPH03129745A (ja) 半導体装置の実装方法
JPS63114152A (ja) 混成集積回路
JPH0440277Y2 (ja)
JP2797995B2 (ja) 半導体装置
JP2668558B2 (ja) 積層基板
JP2787230B2 (ja) 電子部品塔載用基板
JPH0311903Y2 (ja)
JPH0760874B2 (ja) 半導体装置
JP3356341B2 (ja) Ｔａｂテープ及びその製造方法並びに半導体装置
JPS6334281Y2 (ja)
JP2779843B2 (ja) 電子部品搭載用基板及び電子部品パッケージ
JPS62115836A (ja) 混成集積回路の製造方法
JPS62188249A (ja) Ｐｇａパツケ−ジ
JP3445687B2 (ja) 半導体チップの実装方法
JPH0385740A (ja) 半導体装置
JPH03126237A (ja) 半導体装置の製造方法
JPH0878812A (ja) 外部接続リードと配線基板との接着方法及びその接着構造
JP2000174039A (ja) 半導体装置及びその製造方法
JPS6341054A (ja) 混成集積回路の接着方法
JPH03126236A (ja) 半導体装置の製造方法
JPS6331127A (ja) 半導体装置用絶縁性基板
JPH10107171A (ja) 半導体装置の製造方法