JPH1145957A - 半導体装置の製造方法および半導体装置 - Google Patents

半導体装置の製造方法および半導体装置

Info

Publication number
JPH1145957A
JPH1145957A JP14489898A JP14489898A JPH1145957A JP H1145957 A JPH1145957 A JP H1145957A JP 14489898 A JP14489898 A JP 14489898A JP 14489898 A JP14489898 A JP 14489898A JP H1145957 A JPH1145957 A JP H1145957A
Authority
JP
Japan
Prior art keywords
semiconductor device
metal plate
chip
bent
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14489898A
Other languages
English (en)
Inventor
Tadashi Komiyama
忠 込山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP14489898A priority Critical patent/JPH1145957A/ja
Publication of JPH1145957A publication Critical patent/JPH1145957A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】金属板をデプレスして形成した窪みにICチッ
プを搭載するタイプの半導体装置(BGA)に関し、平
坦度を向上させるとともに装置自体の放熱性を向上させ
る。 【解決手段】絶縁層24を介して配線パターン26が形
成された金属板22をベースとし、この金属板22をハ
ット状に形成し窪み25を設け、窪み25にICチップ
28を収容した半導体装置10において、金属板22の
各辺40に曲げ起こし部42を形成し、この曲げ起こし
部42の位置を電極29の設置領域48の投影幅と重な
るように設定した。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置の製造
方法および半導体装置に係り、特に金属板上に絶縁層を
形成し、該絶縁層上に導体の配線パターンを形成し、I
Cを搭載して該配線パターンに金線等の導電性接合手段
で電気的コンタクトをとり、更に該配線パターンの一部
に例えば半田ボール等の外部との電気的コンタクトをと
るための端子を接合(または形成)し、そのほかの部分
を例えばソルダレジスト等の非導電性膜でカバーし、I
C搭載部分は凹型にデプレスされ、ICを搭載後、樹脂
等の封止剤を充填するような、ボールグリッドアレイ
(BGA)タイプの半導体装置の製造方法および半導体
装置に関するものである。
【0002】
【従来の技術】図9は、従来の半導体装置の一例を示し
た側面構成図を示す。同図に示すように、従来この種の
半導体装置1は、ベースとなる銅板2上に絶縁膜3が形
成され、当該絶縁膜3上に導電性の配線パターン4が形
成されている。
【0003】そして銅板2の中央部は、金型等によって
ハット状に(デプレス加工によって)形成されている。
ここでハット部分5の裏側、すなわち窪み6にはICチ
ップ7が収容されており、当該ICチップ7と配線パタ
ーン4とは金線8によって電気的に接続されている。そ
してICチップ7の周囲すなわち窪み6は、例えばエポ
キシ樹脂等の封止剤9によって封止され、ここから引き
出された配線パターン4の終端に半田ボール10が接合
されるようになっていた。なお、配線パターン4におい
ては半田ボール10の接合部11以外は、エポキシ系樹
脂等の絶縁性樹脂であるソルダレジスト12が塗布され
保護されている。
【0004】そして半田ボール10等の外部との電気的
コンタクト手段は、ICチップ7の封止後に配線パター
ン4の一部(予めソルダレジスト12が塗布されていな
い部分)に接合(または形成)されることもある。
【0005】
【発明が解決しようとする課題】しかし上述した従来の
半導体装置1では、銅板2等の金属板はハット状にデプ
レス加工されるが、ハット部分5の外周部分は銅板2か
らのスプリングバックによって平坦になりにくく、変形
13が発生することがある。また樹脂にて窪み6を封止
した後では、銅板2と樹脂との熱膨張率の違いから加熱
封止後の冷却時における収縮の差が生じ、変形13が発
生することがあった。
【0006】そしてこの変形11により、半田ボール1
0に浮きが生じ、半導体装置1の基板実装時に、半田ボ
ール10の浮きによる実装基板と半田ボール10の接合
不良を引き起こすおそれがあった。また、この種の半導
体装置に関しては、金属板を使用するという特徴から、
放熱性に関しては大いに期待されるものであり、基板実
装時においてθja≧10℃/Wが要求される等、放熱性
のさらなる向上という課題もある。
【0007】またハット状となった金属板の剛性を向上
させようとすると形状変更が必要となり製造工程の見直
しが必要になっていた。
【0008】本発明は上記従来の問題点に着目し、半導
体装置自体の剛性を向上させ、装置自体に生じる変形を
抑え、且つ放熱効果を向上させるとともに、従来の製造
工程の流れを適用することのできる半導体装置の製造方
法および半導体装置を提供することを目的とする。
【0009】
【課題を解決するための手段】本発明は、ハット状にデ
プレス加工される金属板のフランジ面に曲げ起こし部を
形成すれば、当該金属板の剛性が向上し、もって外部要
因により本装置に生じる変形を少なくすることができる
という知見に基づいてなされたものである。
【0010】すなわち請求項1に係る半導体装置の製造
方法においては、絶縁層を介して金属板に配線パターン
を形成した後、前記金属板のICチップ搭載部領域にI
Cチップが収容される窪みを形成するとともに、前記配
線パターンを介して前記ICチップと外部接続用の電極
とを接続する半導体装置の製造方法であって、前記電極
を電解メッキ処理にて形成した後に、前記金属板におけ
る前記窪みの周囲に曲げ起こし部を形成し、前記窪みに
前記ICチップを収容した後、前記ICチップと前記電
極との接続を行うことを特徴としている。請求項1に記
載の半導体装置の製造方法によれば、金属板における窪
みの周囲を折り曲げ、曲げ起こし部を形成する前行程
で、電極を形成するので電解メッキ用のリード線(配線
パターンの延長部)が切れることがない。
【0011】すなわち電解メッキを行うためには、その
電極対象となる領域に外部から電圧を印加させるための
リード線(配線パターンの延長部)が必要になる。そし
てこのリード線は金属板外部へと引き出される。
【0012】仮に金属板を折り曲げる行程が電解メッキ
の前段の行程でおこなわれると、金属板を折り曲げる
際、リード線が曲げ起こし部を境に切断してしまい電解
メッキができなくなる。しかし電極を電解メッキにより
形成した後、金属板を折り曲げるので、電解メッキに制
限が加わることがない。このため電解メッキによって確
実に電極を形成することができ、従来の製造行程の流れ
を適用することができる。
【0013】請求項2に記載の半導体装置においては、
絶縁層を介して配線パターンが形成されるとともにハッ
ト状になるよう窪みが形成された金属板と、前記窪みに
収容されるICチップと、前記窪み周囲のフランジ面に
配置され前記配線パターンを介して前記ICチップとの
接続をなす外部電極とを備えた半導体装置であって、前
記フランジ面の領域内に曲げ起こし部を形成するととも
に、この曲げ起こし部の位置を前記電極の設置領域の投
影幅と重なるように設定したことを特徴としている。請
求項2に記載の半導体装置によれば開口部の領域内に曲
げ起こし部を形成したことから金属板における開口部の
剛性が上がり、外力に対する金属板の変形量を小さくす
ることができる。
【0014】ところで開口部において剛性が上がる領域
は、曲げ起こし部の根元幅を全幅とする領域である。こ
のため曲げ起こし部の位置を電極の設置領域の投影幅と
重なるように設定すれば、曲げ起こし部の根元幅を全幅
とする領域と、電極の設置領域とが重なることとなり、
外力に対する金属板の変形量の減少は、電極の設置領域
にも波及する。このため電極の設置領域の変形量を減少
させることができ、半導体装置に生じる接触不良を抑え
ることができる。
【0015】請求項3に記載の半導体装置においては、
前記曲げ起こし部の折曲角度は、90度以上であること
を特徴としている。請求項3に記載の半導体装置によれ
ば、曲げ起こし部の開きにより実装面積を増大させるこ
とがなく、もって高密度の実装に本装置を適用すること
ができる。
【0016】請求項4に記載の半導体装置においては、
前記曲げ起こし部の折曲高さは、前記金属板のハット高
さ以下であることを特徴としている。請求項4に記載の
半導体装置によれば、本装置の実装高さを抑えることが
できる。
【0017】請求項5に記載の半導体装置においては、
前記曲げ起こし部に凹凸を形成したことを特徴としてい
る。請求項5に記載の半導体装置によれば、実装高さが
低くても放熱面積を十分に確保することができる。
【0018】請求項6に記載の半導体装置においては、
前記曲げ起こし部に貫通穴を設けたことを特徴としてい
る。請求項6に記載の半導体装置によれば、曲げ起こし
部に貫通穴を設けたことから、通気性が向上し装置自体
の温度の上昇を防止することができる。
【0019】請求項7に記載の半導体装置においては、
前記曲げ起こし部に切り起こし切片を設けたことを特徴
としている。請求項7に記載の半導体装置によれば、切
り起こし切片を設けたことから、曲げ起こし部に貫通穴
が形成され、通気性を向上させることができる。また切
り起こし切片であることから、曲げ起こし部の面積が減
少することがない。このため放熱面積が確保され、効率
のよい放熱が可能となる。
【0020】
【発明の実施の形態】以下に本発明に係る半導体装置の
製造方法および半導体装置に好適な具体的実施の形態
を、図面を用いて詳細に説明する。
【0021】図1は本実施の形態に係る半導体装置の構
成を示す断面図であり、図2は同装置の外観形状を示す
斜視図であり、図3は同装置の底面図を示す。
【0022】これらの図に示すように、本実施の形態に
係る半導体装置20は、ベース部材となる四角形状の金
属板22を有している。そしてこの金属板22の両面に
は絶縁膜24が形成されており、当該絶縁膜24によっ
て金属板22の表面の絶縁をなしている。こうした金属
板22には、ハット状になるよう当該金属板22の中央
部に窪み25が形成されており、ICチップ28を収容
可能にしている。なおここでハット状とは、金属板22
がフランジ形状となるよう当該金属板22の略中央部に
窪み25を形成し、またこの窪み25の形状に応じて金
属板22の背面側を隆起させた形状を示している。そし
てこのような形状は、ダイスとポンチを用いた絞り加工
によって制作されるのが一般的である。
【0023】窪み26周囲のフランジ面30には、銅箔
からなる配線パターン26が多数形成されている。当該
配線パターン26は、ICチップ28と、配線用パター
ン26の延長線上に形成された外部接続用の電極29と
を接続するためのものであり、ICチップ28と配線パ
ターン26とは金線32を介して接続されている。なお
電極29の位置を除く配線パターン26の上には、絶縁
皮膜となるソルダーレジスト34が設けられており、配
線パターン26の保護と短絡防止をなしている。
【0024】またICチップ28が収容される窪み25
はエポキシ樹脂等の封止剤36にて封止され、ICチッ
プ28および金線32の保護をなしている。さらにこう
した半導体装置10には、電極29の部分に半田ボール
38が取り付けられており、当該半田ボール38を溶融
させることで、装置外部の基板との接続をおこなえるよ
うにしている。
【0025】こうした半導体装置20においては、金属
板22における各辺40に曲げ起こし部42が形成され
ている。当該曲げ起こし部42は、金属板22の切片を
ハット部44の方向に向かって切り起こしたものであ
り、その切り起こし角度(図1の寸法θを参照)は、9
0度以上に設定される。また曲げ起こし部42の曲げ高
さは(図1の寸法h2を参照)、少なくともハット部4
4の高さ(図1の寸法h1を参照)以下に設定される。
このように曲げ起こし部42の角度と、高さを設定すれ
ば同装置20を高密度且つ省スペースな実装に適用する
ことができる。
【0026】すなわち切り起こし角度を90度以上に設
定すれば、曲げ起こし部42が金属板22の外縁から突
出することがない。このため実装面積が損なわれるのを
防止することができる。また曲げ起こし部42の高さを
ハット部44の高さ以下にすれば、実装高さを低くする
ことができる。
【0027】そして金属板22の各辺40に設けた曲げ
起こし部42の設置範囲(図3の寸法w2を参照)は、
半田ボール38が設置された領域の投影幅(図3の寸法
w1を参照)と重なるように設定される。
【0028】このように曲げ起こし部42を金属板22
の各辺40に形成すると、当該曲げ起こし部42の折曲
線46を全幅とする領域の曲げ剛性が向上する。そして
折曲線46を全幅とする領域は、半田ボール38が設置
された領域48と交わっていることから、交差する領域
48の曲げ剛性も向上させることができる。このためデ
プレス加工による窪み25の形成により金属板22にス
プリングバックが生じても、またリフロー工程等を通過
させることで熱膨張係数の違いによるストレスが生じて
も、領域48に発生するそりの量を低減させることがで
きる。そして金属板22に生じるそりの量を低減させた
ことから実装基板と半田ボール38との接触不良を防止
することができる。
【0029】なお上述した曲げ起こし部42は、金属板
22の各辺40に設けることとしたが、この位置にこだ
わる必要もなくフランジ面30の領域内に形成されてい
れば、例えば窪み25の近傍であっても同様の効果を得
ることができる。
【0030】図4〜図6は半導体装置10の第1〜第3
応用例を示す。
【0031】図4は、半導体装置10の第1応用例を示
す断面図を示すが、同図に示すように第1応用例では、
前述の半導体装置に対し、曲げ起こし部42の曲げ高さ
がハット部44の高さより高く形成されているととも
に、当該曲げ起こし部42の途中には凹凸部分50が形
成されている点が異なっている。このため前述の半導体
装置10と共通部分は同一の番号を付与して説明を行
う。
【0032】このように曲げ起こし部42の曲げ高さを
ハット部44の高さより高く形成するとともに、当該曲
げ起こし部42の途中に凹凸部分50を形成すると、面
積が増加し放熱効果を向上させることができる。このた
めICチップ28の発熱量が大きくとも安定した動作を
行わせることができる。
【0033】図5は、半導体装置10の第2応用例を示
す斜視図を示すが、同図に示すように第2応用例では、
前述の半導体装置に対し、曲げ起こし部42に貫通穴5
2が形成されている点が異なっている。このため前述の
半導体装置10と共通部分は同一の番号を付与して説明
を行う。
【0034】このように曲げ起こし部42の途中に貫通
穴52を設ければ、曲げ起こし部42の表裏で通風54
が可能となる。このため空気の流通がなされICチップ
28の温度上昇を抑えることができる。
【0035】図6は、半導体装置10の第3応用例を示
す斜視図を示すが、同図に示すように第3応用例では、
前述の半導体装置に対し、曲げ起こし部42に切り起こ
し切片56が設けられている点が異なっている。このた
め前述の半導体装置10と共通部分は同一の番号を付与
して説明を行う。
【0036】このように曲げ起こし部42の途中に切り
起こし切片56を設ければ、放熱面積を確保しつつ、貫
通穴52にて曲げ起こし部42の表裏で通風が可能とな
る。このため放熱効果と空気の流通との双方を成り立た
せることができ、ICチップ28の温度上昇を効果的に
抑えることができる。
【0037】また図7は、本発明に係る半導体装置10
の製造工程を示す説明図である。
【0038】第1工程に示すように、まず基板原板58
を製造工程へと投入する。このとき基板原板58は金属
板12の両面に絶縁層24と、配線パターン26の基と
なる銅箔62が片面に形成されている。第2工程ではこ
うした基板原板58をエッチングし、絶縁層24の上側
に配線パターン26を形成する。
【0039】第3工程では、デプレス加工により基板原
板58にハット部44を形成する。
【0040】回路原板58にハット部44が形成された
直後の状態を図8(1)に示す。同図(1)に示すよう
に、基板原板58が金属板22より若干広めの幅を有し
た帯状部材となっており、工程の処理は矢印59の方向
に向かって連続して行われる。なお金属板22のブラン
ク形状の外縁にはスリット61が形成されており、後述
する半導体装置20の打ち抜きを容易にしている。
【0041】そして第4〜第6工程にてスルーホール6
2の形成、銅メッキ64の形成、ソルダレジスト66の
塗布を行う。
【0042】第7工程では、ソルダレジスト66から露
出した範囲に金メッキ68を施し電極29を形成する。
当該金メッキ68は電解メッキによって行われる。この
ため金メッキ68の処理対象となる金属板22の縁部に
は、外部より電極29の範囲に電圧を印加する図示しな
いリード線が形成されている。そしてこのリード線に電
圧を加えるとともに、基板原板58をメッキ水溶液中へ
と投入し、電極29の範囲に金メッキ68を施し電極2
9を形成する。
【0043】このように電極29を形成した後は、曲げ
加工治具を用いてスリット61内側の基板原板58、す
なわち金属板22の各辺40を折り曲げ、切り起こし部
42を形成すればよい。この状態を図8(2)に示す。
【0044】この第8工程では、金メッキ68を電極2
9に施すためのリード線が各辺40から突出している
が、折り曲げ工程によってこれらリード線は切断されて
しまう。しかし電極29への金メッキ68処理は前工程
で終了していることから、電極29の形成に障害が生じ
ることがない。このため、切り起こし部42の製造工程
(第8工程)を、金メッキ68の処理工程(第7工程)
の後にすれば、従来の製造工程を組み替えることなく、
本装置20を製造することができる。
【0045】なお切り起こし部42の製造工程が終了し
たのちは、従来の製造工程と同じく、窪み25にICチ
ップ28を収容し、ワイヤボンディングによってICチ
ップ28と配線パターン26との接続を行えばよい(第
9工程)。そしてその後は窪み25を封止剤36によっ
て封止し、ICチップ28と金線32との保護を図ると
ともに(第10工程)、電極29に半田ボール38をリ
フローにより搭載し(第11工程)、その後半導体装置
20を基板原板58から打ち抜けばよい。
【0046】このように電解メッキの工程の後に、曲げ
起こし部42の形成を行ったことから、従来の工程手順
を変更することなく本半導体装置20を製造することが
できる。
【0047】
【発明の効果】以上説明したように本発明によれば、絶
縁層を介して配線パターンが形成されるとともにハット
状になるよう窪みが形成された金属板と、前記窪みに収
容されるICチップと、前記窪みのフランジ面に配置さ
れ前記配線パターンを介して前記ICチップとの接続を
なす外部電極とを備えた半導体装置であって、前記フラ
ンジ面の領域内に曲げ起こし部を形成するとともに、こ
の曲げ起こし部の位置を前記電極の設置領域の投影幅と
重なるように設定したことから、半導体装置自体の剛性
が向上し、装置自体に生じる変形を抑え、且つ放熱効果
を向上させることができる。
【図面の簡単な説明】
【図1】本実施の形態に係る半導体装置の構成を示す断
面図である。
【図2】同装置の外観形状を示す斜視図である。
【図3】同装置の底面図を示す。
【図4】半導体装置10の第1応用例を示す断面図であ
る。
【図5】半導体装置10の第2応用例を示す斜視図であ
る。
【図6】半導体装置10の第3応用例を示す斜視図であ
る。
【図7】本発明に係る半導体装置10の製造工程を示す
説明図である。
【図8】各製造工程における基板原板58の平面図を示
す。
【図9】従来の半導体装置の一例を示した側面構成図を
示す。
【符号の説明】
1 半導体装置 2 銅板 3 絶縁膜 4 配線パターン 5 ハット部分 6 窪み 7 ICチップ 8 金線 9 封止材 10 半田ボール 11 接合部 12 ソルダーレジスト 13 変形 20 半導体装置 22 金属板 24 絶縁膜 25 窪み 26 配線パターン 28 ICチップ 29 電極 30 フランジ面 32 金線 34 ソルダーレジスト 36 封止剤 38 半田ボール 40 各辺 42 曲げ起こし部 44 ハット部 46 折曲線 48 領域 50 凹凸部分 52 貫通穴 54 通風 56 切り起こし切片 58 基板原板 59 矢印 60 銅箔 61 スリット 62 スルーホール 64 銅メッキ 66 ソルダレジスト 68 金メッキ

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】絶縁層を介して金属板に配線パターンを形
    成した後、前記金属板のICチップ搭載部領域にICチ
    ップが収容される窪みを形成するとともに、前記配線パ
    ターンを介して前記ICチップと外部接続用の電極とを
    接続する半導体装置の製造方法であって、前記電極を電
    解メッキ処理にて形成した後に、前記金属板における前
    記窪みの周囲に曲げ起こし部を形成し、前記窪みに前記
    ICチップを収容した後、前記ICチップと前記電極と
    の接続を行うことを特徴とする半導体装置の製造方法。
  2. 【請求項2】絶縁層を介して配線パターンが形成される
    とともにハット状になるよう窪みが形成された金属板
    と、前記窪みに収容されるICチップと、前記窪み周囲
    のフランジ面に配置され前記配線パターンを介して前記
    ICチップとの接続をなす外部電極とを備えた半導体装
    置であって、前記フランジ面の領域内に曲げ起こし部を
    形成するとともに、この曲げ起こし部の位置を前記電極
    の設置領域の投影幅と重なるように設定したことを特徴
    とする半導体装置。
  3. 【請求項3】前記曲げ起こし部の折曲角度は、90度以
    上であることを特徴とする請求項2に記載の半導体装
    置。
  4. 【請求項4】前記曲げ起こし部の折曲高さは、前記金属
    板のハット高さ以下であることを特徴とする請求項2ま
    たは請求項3に記載の半導体装置。
  5. 【請求項5】前記曲げ起こし部に凹凸を形成したことを
    特徴とする請求項2乃至請求項4のいずれかに記載の半
    導体装置。
  6. 【請求項6】前記曲げ起こし部に貫通穴を設けたことを
    特徴とする請求項2乃至請求項4のいずれかに記載の半
    導体装置。
  7. 【請求項7】前記曲げ起こし部に切り起こし切片を設け
    たことを特徴とする請求項2乃至請求項4のいずれかに
    記載の半導体装置。
JP14489898A 1997-05-26 1998-05-26 半導体装置の製造方法および半導体装置 Pending JPH1145957A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14489898A JPH1145957A (ja) 1997-05-26 1998-05-26 半導体装置の製造方法および半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP13536597 1997-05-26
JP9-135365 1997-05-26
JP14489898A JPH1145957A (ja) 1997-05-26 1998-05-26 半導体装置の製造方法および半導体装置

Publications (1)

Publication Number Publication Date
JPH1145957A true JPH1145957A (ja) 1999-02-16

Family

ID=26469224

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14489898A Pending JPH1145957A (ja) 1997-05-26 1998-05-26 半導体装置の製造方法および半導体装置

Country Status (1)

Country Link
JP (1) JPH1145957A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11284092A (ja) * 1998-03-27 1999-10-15 Mitsui High Tec Inc 半導体装置
JP2012256779A (ja) * 2011-06-10 2012-12-27 Ryosan Co Ltd ヒートシンク

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11284092A (ja) * 1998-03-27 1999-10-15 Mitsui High Tec Inc 半導体装置
JP2012256779A (ja) * 2011-06-10 2012-12-27 Ryosan Co Ltd ヒートシンク

Similar Documents

Publication Publication Date Title
US6380620B1 (en) Tape ball grid array semiconductor
EP3226292B1 (en) Lead frame, semiconductor device, method for manufacturing lead frame, and method for manufacturing semiconductor device
JP3087709B2 (ja) 半導体装置およびその製造方法
US6790711B2 (en) Method of making semiconductor device
US6448504B1 (en) Printed circuit board and semiconductor package using the same
WO1994024698A1 (en) Semiconductor device
KR100373569B1 (ko) 반도체장치
JP3516611B2 (ja) 半導体装置、その製造方法及び半導体装置用基板
US6563209B1 (en) Lead frame for semiconductor device
JP2008252054A (ja) 半導体装置および半導体装置の製造方法
JP4635471B2 (ja) 半導体装置及びその製造方法、半導体装置の実装構造並びにリードフレーム
JPH1145957A (ja) 半導体装置の製造方法および半導体装置
KR19990049144A (ko) 칩 사이즈 반도체 패키지 및 그의 제조 방법
JP2001223452A (ja) 回路基板
JP4329187B2 (ja) 半導体素子
JP3271500B2 (ja) 半導体装置
JP3855941B2 (ja) 凸型ヒートシンク付き半導体装置の製造方法
JP3157933B2 (ja) 半導体装置
JP2001313365A (ja) 半導体装置
JP2000068423A (ja) 半導体装置及びその製造方法
JP2002374060A (ja) 電子回路板
JPS61144834A (ja) 樹脂封止型半導体装置
JP2861984B2 (ja) 半導体装置、および該半導体装置の製造方法
JP2803333B2 (ja) 半導体装置
JPH06268144A (ja) 半導体集積回路装置