JPS6170729A - 半導体基板接着装置 - Google Patents

半導体基板接着装置

Info

Publication number
JPS6170729A
JPS6170729A JP19288984A JP19288984A JPS6170729A JP S6170729 A JPS6170729 A JP S6170729A JP 19288984 A JP19288984 A JP 19288984A JP 19288984 A JP19288984 A JP 19288984A JP S6170729 A JPS6170729 A JP S6170729A
Authority
JP
Japan
Prior art keywords
semiconductor substrate
adhesion
power transistor
opening
oblique hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19288984A
Other languages
English (en)
Inventor
Hiroyuki Fujii
博之 藤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP19288984A priority Critical patent/JPS6170729A/ja
Publication of JPS6170729A publication Critical patent/JPS6170729A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Die Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、良好な接着状態を得て半導体装置の信頼性の
向上をはかるとともに、併せて、歩留りの向上をはかる
ことができる半導体基板接着装置に関する。
従来例の構成とその問題点 樹脂封止形半導体装置、例えば、樹脂封止形パワートラ
ンジスタでは、第１図で示すように、熱伝導が良好な銅
などの金属材料からなる半導体基板支持体１の上にパワ
ートランジスタ素子２が鑞材３を用いて接着されている
。ところで、パワートランジスタ素子を接着する工程で
は、通常、ダイポンダと称される接着装置が使用されて
いる。
第２図は、ダイボンダの半導体基板ピックアップ部でピ
ックアップしたパワートランジスタ素子を半導体基板支
持体）接着する状態を示す図である。半導体基板支持体
１は、不活性ガス雰囲気に保たれた加熱濾体４の中に配
置され、約４００℃の温度に加され、また、半導体基板
支持体上の半導体基板接着領域には、溶融鑞材の滴下に
より、必要量の溶融鑞材３０が配置される。一方、パワ
ートランジスタ素子２は、ピックアップ部５によシ真空
吸着された状態で加熱濾体４の開口部６から加熱濾体の
内部へ挿入され、溶融鑞材３ｏの上部に所定の圧力で押
圧することにより、半導体基板支持体に接着される。
従来は、以上のようにしてパワートランジスタ素子の接
着がなされるが、この方法では接着面間に不活性ガスの
入９込むことが避けられない。このため、接着後の鑞材
層に空洞の発生する問題があった◇このような空洞が鑞
材層に存在するパワートランジスタでは、動作時に発生
する熱の放散が不十分となり、パワートランジスタが熱
的に破壊される場合がある。なお、鑞材層中に空洞かあ
るか否かの確認は極めて困難であり、製作されたパワー
トランジスタの信頼性が低下する。また、の 鑞材層中１洞の発生は、接着不良の原因となり、接着歩
留シの低下を招く。
発明の目的　・ 本発明の目的は、接着用の鑞材層中に空洞が発生ぜず、
良好な接着状態を得ることができる半導剖 体基板接着装置を提供することにある。
発明の構成 本発明の半導体基板接着装置は、半導体基板支持体の配
役部をもつ加熱１体本体および前記配設部上に半導体基
板挿入用の開口をもつ蓋板とからなる加熱７体と、半導
体基板を真空吸着し、前記開口を通して加熱濾体内へ挿
入するピックアップ手段とを具備するとともに、前記蓋
板の前記開口の周辺には、蓋板を貫通し、内側開口部が
前記開口の周縁近傍に位置する斜孔を複数個設け、さら
にこれらの斜孔の外側開口部に連繋する真空排気手段が
、前記蓋板上に配設された構成となっている。この構成
によれば、半導体基板の接着時に、半導体基板の周辺部
ならびにその下面の空隙に存在する不活性ガス斜孔を通
して排除され、半導体基板と半導体基板支持体との接着
に関与する鑞材層中への空洞の発生が阻止される。
実施例の説明 以下に図面を参照して本発明の半導体基板接着装置の構
造とこれを用いたパワートランジスタ素子の接着方法に
ついて説明する。
第３図（ａ）は、本発明の半導体基板接着装置の構造例
を示す断面図、第３図泊）は、半導体基板接着装置の平
面図である。
本発明の半導体基板接着装置は、図示するように、加熱
ｐ鉢本体４０と蓋板４１とで加熱７体が構成され、また
、蓋板４１にはパワートランジスタ素子２を真空吸着し
たピックアップ手段５０入り込みを可能にする開口６が
形成されており、この限りでは、従来の接着方法で使用
した接着装置と同じである。ところで、本発明の半導体
基板接着装置では、このような構成に加えて、蓋板４１
の開口６の周囲に蓋板を貫通する複数個の斜孔７を穿設
するとともに、それぞれの斜孔に繋がる関係を成立させ
て真空排気手段８を設けた構成を採用している。また、
斜孔７は、パワートランジスタ素子２の接着部へ向けて
傾斜している。
以上のように構成された本発明の半導体基板接着装置を
用いてパワートランジスタ素子を接着する状態を詳しく
説明する。この半導体基板接着装置を用いた場合でも、
半導体基板支持体１は不活性ガス雰囲気に保たれた加熱
７体の中に配置され、約４００℃の温間に加熱される。
また、半導体基板支持体上の半導体基板接着領域には、
必要量の溶融鑞材３ｏを配置する。こののち、このよう
な状態に保たれた加熱７体の開口６を通して、ピックア
ップ手段５で真空吸着したパワートランジスタ素子２を
挿入し、これを溶融鑞材３ｏの上面に押圧する。ところ
で、本発明の半導体基板接着装置では、既に説明したよ
うに斜孔７を設けるとともに、各斜孔をパワートランジ
スタ素子の接着部へ向けて傾斜させているため、接着時
に排気手段７により矢印ムで示す方向に排気すると、接
着部の近傍に存在する不活性ガスは斜孔７を通じて加熱
７体の外部へ排出されるｏしたがって、この排気機能の
付与により、接着面間に不活性ガスが残留することのな
い状態でパワートランジスタ素子の接着がなされる。
以上本発明の半導体基板接着装置を用いてパワートラン
ジスタ素子を接着する場合を例示したが、本発明の半導
体基板接着装置は、他の半導体装置の製造に広く用いる
ことができる。また、斜孔の穿設け、蓋板の開口を包囲
する関係を成立させてなすことが望ましいが、斜孔の数
は特に限られるものではない。
発明の効果 本発明の半導体基板接着装置を使用するならば。
半導体基板支持体と半導体基板との対向面間に存在する
接着用鑞材の中に不活性ガスが取り残されることがなく
なシ、空洞のない鑞材層により両者が接着されることに
なる。したがって、半導体装置の接着歩留シが向上する
ことは勿論のこと、鑞材層中に空洞が存在することに起
因する熱破壊の問題も確実に排除されるところとなり、
信頼性も飛躍的に向上する。
【図面の簡単な説明】
第１図は、鑞材による接着がなされたパワートランジス
タ組立構体を示す図、第２図は従来の接着方法を説明す
るための図、第３図１２Ｌ）およびｔ’ｂ）は本発明の
半導体基板接着装置の構造を示す図である。 １・・・・・・半導体基板支持体、２・・・・・・パワ
ートラン蓋板、５・・・・・・ピックアップ部、６・・
・・・・開口部、７・・・・・・斜孔、８・・・・・・
真空排気手段。 代理人の氏名　弁理士　中　尾　敏　男　ほか１名第１
図 ？ Ｉ　　　　　　　　４ 第３図

Claims (1)

    【特許請求の範囲】
  1. 　半導体基板支持体の配設部をもつ加熱濾体本体および
    前記配設部上に半導体基板挿入用の開口をもつ蓋板とか
    らなる加熱濾体と、半導体基板を真空吸着し、前記開口
    を通して加熱濾体内へ挿入するピックアップ手段とを具
    備するとともに、前記蓋板の開口周辺に、蓋板を貫通し
    、内側開口部が前記開口の周縁近傍に位置する斜孔を複
    数個設け、さらに、これらの斜孔の外側開口部に連繋す
    る真空排気手段が前記蓋板上に配設されていることを特
    徴とする半導体基板接着装置。
JP19288984A 1984-09-14 1984-09-14 半導体基板接着装置 Pending JPS6170729A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19288984A JPS6170729A (ja) 1984-09-14 1984-09-14 半導体基板接着装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19288984A JPS6170729A (ja) 1984-09-14 1984-09-14 半導体基板接着装置

Publications (1)

Publication Number Publication Date
JPS6170729A true JPS6170729A (ja) 1986-04-11

Family

ID=16298659

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19288984A Pending JPS6170729A (ja) 1984-09-14 1984-09-14 半導体基板接着装置

Country Status (1)

Country Link
JP (1) JPS6170729A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3098837A3 (en) * 2015-05-26 2017-02-08 ASM Technology Singapore Pte Ltd. Die bonding apparatus comprising three inert gas containers

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3098837A3 (en) * 2015-05-26 2017-02-08 ASM Technology Singapore Pte Ltd. Die bonding apparatus comprising three inert gas containers
US10475763B2 (en) 2015-05-26 2019-11-12 Asm Technology Singapore Pte Ltd Die bonding apparatus comprising an inert gas environment

Similar Documents

Publication Publication Date Title
JPH0228336A (ja) ダイ取り付け方法
JPS6170729A (ja) 半導体基板接着装置
JPH02177342A (ja) 集積回路実装用テープ
JP3233111B2 (ja) 回路基板の実装方法および回路基板の実装構造
JP2937954B2 (ja) ワイヤボンディング装置
US6555900B1 (en) Package, semiconductor device and method for fabricating the semiconductor device
JPS6170730A (ja) 半導体基板の接着方法
JP2703908B2 (ja) 化合物半導体装置
JP3218846B2 (ja) プラズマクリーニング装置及び電子部品製造方法
JPH0526744Y2 (ja)
JP3908590B2 (ja) ダイボンディング方法
JPH0682704B2 (ja) 半導体装置
JP3012643B1 (ja) 半導体装置の製造方法
JPS6049637A (ja) 半導体基板のマウント方法
JPH0793329B2 (ja) 半導体ペレツトの固定方法
JPH04142042A (ja) 半導体装置の製造方法
JPH0590460A (ja) 半導体装置の製造方法
JPS6177369A (ja) 半導体装置の製造方法
JPH0193131A (ja) 半導体装置の製造方法
JPH02168660A (ja) 樹脂封止型半導体装置の製造方法
JPH08271580A (ja) ベアチップテスト方法
JPH0140514B2 (ja)
JPS5868942A (ja) ダイボンド装置
JPH04216641A (ja) リードボンディング装置用ステージ
JPH08181416A (ja) 電子回路基板の製造方法及び該方法に用いる金属回路板