JPS6161448A - 集積回路装置 - Google Patents
集積回路装置Info
- Publication number
- JPS6161448A JPS6161448A JP59183907A JP18390784A JPS6161448A JP S6161448 A JPS6161448 A JP S6161448A JP 59183907 A JP59183907 A JP 59183907A JP 18390784 A JP18390784 A JP 18390784A JP S6161448 A JPS6161448 A JP S6161448A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- external
- internal
- circuit
- internal lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/647—Resistive arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（技術分野）
本発明は、プラグインパッケージ（以下ＰＩＦと略す）
を用いた集積回路装置における電源電力供給用外部リー
ドの配置方式に関するものである。
を用いた集積回路装置における電源電力供給用外部リー
ドの配置方式に関するものである。
（従来技術）
一般にＰＩＦを用いた集積回路装置の外部１ｊ−ドはＰ
ＩＰ内に配置された内部リードに接続し、内部リードの
先端部からボンディングワイヤを経由してＰＩＰ内に搭
載された半導体チップの外部パッドに接続している。
ＩＰ内に配置された内部リードに接続し、内部リードの
先端部からボンディングワイヤを経由してＰＩＰ内に搭
載された半導体チップの外部パッドに接続している。
従来の集積回路装置が必要とするパッケージの外部リー
ド数は比較的少なく、多くのＦ’ＩＰの外部リードの配
列数は２重配列で構成されているが、０ＭＯ８により構
成された大規模集積回路においては、３重配列以上の外
部リードを有するＰＩＦも存在している。０ＭＯ８を主
たる回路として構成される集積回路装置の場合、その消
費電力は小さく、ＰＩＦの内部リードが有する抵抗成分
、インダクタンス成分は特に考慮する必要がないため、
電源電力供給用を用いるＰＩＦの外部リード位置は任意
の位置に配置していた。
ド数は比較的少なく、多くのＦ’ＩＰの外部リードの配
列数は２重配列で構成されているが、０ＭＯ８により構
成された大規模集積回路においては、３重配列以上の外
部リードを有するＰＩＦも存在している。０ＭＯ８を主
たる回路として構成される集積回路装置の場合、その消
費電力は小さく、ＰＩＦの内部リードが有する抵抗成分
、インダクタンス成分は特に考慮する必要がないため、
電源電力供給用を用いるＰＩＦの外部リード位置は任意
の位置に配置していた。
最近において、バイポーラ等で構成された消費電力の大
きい大規模集積回路が出現するにおよびＰＩＦの内部リ
ードが有する抵抗成分、インダクタンス成分は無視でき
なくなってきた。消費電力が大きく電源電力供給用の一
部リードを流れる電流が大きいＰＩＦを用いた集積回路
装置において抵抗成分、或いはインダクタンス成分が大
きい内部リードに接続する外部リードに前記電源電力供
給用外部リードを割り当てた場合、前記電源電力供給用
外部リードを定常的に流れる電流が大きいと内部リード
部で抵抗成分のため、大きな電位シフトが生じてしまう
という第１の欠点が生じ、また、前記電源電力供給用外
部リードを流れる電流の過渡的な変化が大きい場合内部
リード部でインダクタンス成分のため、大きな誘起電圧
を生じてしまうという第２の欠点が生じる。
きい大規模集積回路が出現するにおよびＰＩＦの内部リ
ードが有する抵抗成分、インダクタンス成分は無視でき
なくなってきた。消費電力が大きく電源電力供給用の一
部リードを流れる電流が大きいＰＩＦを用いた集積回路
装置において抵抗成分、或いはインダクタンス成分が大
きい内部リードに接続する外部リードに前記電源電力供
給用外部リードを割り当てた場合、前記電源電力供給用
外部リードを定常的に流れる電流が大きいと内部リード
部で抵抗成分のため、大きな電位シフトが生じてしまう
という第１の欠点が生じ、また、前記電源電力供給用外
部リードを流れる電流の過渡的な変化が大きい場合内部
リード部でインダクタンス成分のため、大きな誘起電圧
を生じてしまうという第２の欠点が生じる。
（発明の目的）
本発明は特に消費電力が大きいＰＩＦを用いた集積回路
装置における電源電力供給用外部リードと接続している
内部リード部ｉ有する抵抗成分、インダクタンス成分を
低減し、抵抗成分による電位シフトおよびインダクタン
ス成分による誘起電圧を小さくすることにより前記第１
．第２の欠点を改善し、集積回路装置の電気的特注およ
び信頼度の向上を計ることを目的とする。
装置における電源電力供給用外部リードと接続している
内部リード部ｉ有する抵抗成分、インダクタンス成分を
低減し、抵抗成分による電位シフトおよびインダクタン
ス成分による誘起電圧を小さくすることにより前記第１
．第２の欠点を改善し、集積回路装置の電気的特注およ
び信頼度の向上を計ることを目的とする。
（発明の構成）
上記目的を達成する手段として、３重以上の多重配列構
造の外部リードを有するＰＩＦを用いる集積回路装置に
おいて、該ＰＩＦの最内列の外部リード部に総ての電源
電力供給用外部リードを配置する構成を採用した。
造の外部リードを有するＰＩＦを用いる集積回路装置に
おいて、該ＰＩＦの最内列の外部リード部に総ての電源
電力供給用外部リードを配置する構成を採用した。
（実施例）
以下、図面を参照しながら説明する。
第２図は電源電力供給用外部リード１′を任意の位置に
選んで本発明を用いていない場合の実施例であり、この
場合最外周に配置している。第２図においてＦ’ＩＰの
電源電力供給用外部リード１はＦ’ＩＰ内に配置された
内部リード２に接続し、内部リード２′の内部リードの
先端部３からボンディングワイヤ４′を経由してＦ’Ｉ
Ｐ内に搭載された半導体チップの外部パッド５′に接続
している。前記内部リード２′には抵抗成分Ｒ′とイン
ダクタンス成分Ｌ′が内在している。但し、第２図は図
が複雑になることを避けるためＰＩＦの４分の１につい
てのみ図示してあり、本説明と直接間わりのない入出力
信号用に使用される内部リード、ボンディングワイヤお
よび半導体チップの外部パッドは省略しておる。また、
電源電力供給用外部リードについても複数６外部リード
の内の一外部リードについてのみ図示している。
選んで本発明を用いていない場合の実施例であり、この
場合最外周に配置している。第２図においてＦ’ＩＰの
電源電力供給用外部リード１はＦ’ＩＰ内に配置された
内部リード２に接続し、内部リード２′の内部リードの
先端部３からボンディングワイヤ４′を経由してＦ’Ｉ
Ｐ内に搭載された半導体チップの外部パッド５′に接続
している。前記内部リード２′には抵抗成分Ｒ′とイン
ダクタンス成分Ｌ′が内在している。但し、第２図は図
が複雑になることを避けるためＰＩＦの４分の１につい
てのみ図示してあり、本説明と直接間わりのない入出力
信号用に使用される内部リード、ボンディングワイヤお
よび半導体チップの外部パッドは省略しておる。また、
電源電力供給用外部リードについても複数６外部リード
の内の一外部リードについてのみ図示している。
第２図において、内部リード２′が有する抵抗成分Ｒ′
、インダクタンス成分Ｌ′の値をそれぞれＲ’＝ ０．
８Ω、Ｌ’＝ ２０ ｎＨであるとする。
、インダクタンス成分Ｌ′の値をそれぞれＲ’＝ ０．
８Ω、Ｌ’＝ ２０ ｎＨであるとする。
いま、１！源電力供給用外部リード１′に２００ｍＡの
定電流が流れているとすると内ｍ リード２′の有する
抵抗成分Ｒ′により内部リード先端部３′では電源電力
供給用外部リード１′より１６０ｍＶＯ電位シフトを生
じる。また、電源電力供給用外部リード１′に流れる電
流の過渡的変化量が大きい場合、例えば、−出力回路が
動作し５ｎｓの間に電流が一定割合で２０ｍ人変化する
場合には、内部ＩＪ−ド２′の有するインダクタンス成
分Ｌ′により内部リード２′内において８０ｍ人の誘起
電圧が生じる。
定電流が流れているとすると内ｍ リード２′の有する
抵抗成分Ｒ′により内部リード先端部３′では電源電力
供給用外部リード１′より１６０ｍＶＯ電位シフトを生
じる。また、電源電力供給用外部リード１′に流れる電
流の過渡的変化量が大きい場合、例えば、−出力回路が
動作し５ｎｓの間に電流が一定割合で２０ｍ人変化する
場合には、内部ＩＪ−ド２′の有するインダクタンス成
分Ｌ′により内部リード２′内において８０ｍ人の誘起
電圧が生じる。
この誘起電圧は前記電源電力供給用外部リード１′から
供給恣れる同一電源を共有している複数個の出力回路が
ｉＷＪ時動作する場合には特に問題となる。
供給恣れる同一電源を共有している複数個の出力回路が
ｉＷＪ時動作する場合には特に問題となる。
いま、前記出力回路と同じものが５個同時動作した場合
には、内部リード２′の有するインダクタンス成分Ｌ′
により約４００ｍＡの誘起電圧が生じる。“また、内部
リード２の有する抵抗成分Ｒ′により約８０ｍＡの電位
シフトを生じる。すなわち、この場合内部リード２′に
おいて最大４８０ｍＡ程度の電位シフトが生じることに
なる。定常的な電位シフトが大きい場合、回路の出力レ
ベルに電位シフトが生じる。丑に、出力回路の出力レベ
ル７７トは８４積回路装置自体の出力レベルシフトとな
って現われ、内＠回路の出力レベルシフトは内部におけ
るノイズマージンの不足を生じ回路の誤動作を生じたり
、内部回路を飽和させ回路動１ｔｅに遅延を起こすとい
う問題がある。また、過渡的な電位シフトによっては一
時的な回路の飽和を生じ回路動作に遅比を生ずることも
あるが、誘起されたノイズにより、回路が誤動作するこ
とが特に問題となる。
には、内部リード２′の有するインダクタンス成分Ｌ′
により約４００ｍＡの誘起電圧が生じる。“また、内部
リード２の有する抵抗成分Ｒ′により約８０ｍＡの電位
シフトを生じる。すなわち、この場合内部リード２′に
おいて最大４８０ｍＡ程度の電位シフトが生じることに
なる。定常的な電位シフトが大きい場合、回路の出力レ
ベルに電位シフトが生じる。丑に、出力回路の出力レベ
ル７７トは８４積回路装置自体の出力レベルシフトとな
って現われ、内＠回路の出力レベルシフトは内部におけ
るノイズマージンの不足を生じ回路の誤動作を生じたり
、内部回路を飽和させ回路動１ｔｅに遅延を起こすとい
う問題がある。また、過渡的な電位シフトによっては一
時的な回路の飽和を生じ回路動作に遅比を生ずることも
あるが、誘起されたノイズにより、回路が誤動作するこ
とが特に問題となる。
本発明を用いない実施例として掲けた前記電位シフトは
、回路・Ｄ誤動作、飽和を考える上で充分な計算値を示
しており、消費電力が大きく電源電力供給用の一外部す
−デを流れる電流が大きいＰＩＦを用いた集積回路装置
においては第２ＩＡのような電源電力供給用外部リード
１の配置は不都合でおることがわかる。
、回路・Ｄ誤動作、飽和を考える上で充分な計算値を示
しており、消費電力が大きく電源電力供給用の一外部す
−デを流れる電流が大きいＰＩＦを用いた集積回路装置
においては第２ＩＡのような電源電力供給用外部リード
１の配置は不都合でおることがわかる。
第１図は本発明を用いて電源電力供給用外部リード１を
最内周に配装置した実施例である。第１図においてＰＩ
Ｆの電源電力供給用外部リード１はＰＩＰ内に配置てれ
た内部リード２に接続し、内部リードの先端部３からボ
ンディングワイヤ４を経由してＰＩＰ内に１ｆｓされた
半導体チップの外部パッド５に接続している。前記内部
リード２には抵抗成分Ｒとインダクタンス成分りが同社
している。但し、第１図では第２図と同様に図が複雑に
なることを避けるためＰＩＰの４分の１についてのみ図
示してあり、本説明と直？ｔＨわりのない入出力信号用
に使用される内部リード、ボンディングワイヤおよび半
導体チップの外部ハツトは省略しである。また、電源電
力供給用外部リードについても複数の外部リードの内の
一外部リードについてのみ示している。
最内周に配装置した実施例である。第１図においてＰＩ
Ｆの電源電力供給用外部リード１はＰＩＰ内に配置てれ
た内部リード２に接続し、内部リードの先端部３からボ
ンディングワイヤ４を経由してＰＩＰ内に１ｆｓされた
半導体チップの外部パッド５に接続している。前記内部
リード２には抵抗成分Ｒとインダクタンス成分りが同社
している。但し、第１図では第２図と同様に図が複雑に
なることを避けるためＰＩＰの４分の１についてのみ図
示してあり、本説明と直？ｔＨわりのない入出力信号用
に使用される内部リード、ボンディングワイヤおよび半
導体チップの外部ハツトは省略しである。また、電源電
力供給用外部リードについても複数の外部リードの内の
一外部リードについてのみ示している。
第１図において、内部リード２が有する抵抗成分Ｒ，イ
ンダクタンス成分りの１直がそれぞれＲ＝０．ＯΩ、Ｌ
＝５ｎ）ｉであるとする。
ンダクタンス成分りの１直がそれぞれＲ＝０．ＯΩ、Ｌ
＝５ｎ）ｉであるとする。
いま、前述の実施例と同様電源電力供給用外部リード１
に２００ｍＡの定電流が流れているとすると内部リード
２の有する抵抗成分Ｒにより内部リード先端部３では電
源を力供給用外部リード１より４０ｍ人の電位シフトを
生じる。また、電源電力供給用外部リード１に流れる電
流の過渡的変化量が大きい場合、例えば前記ゐ積回路装
置にお′いて５ｎ３の間に電流が一定割合で２０ｍ人変
化する一出力回路が動作する場合には、内部リード２の
有するインダクタンス成分上りにより内部リード２にお
いて２０ｍ人の誘起電圧が生じる。この誘起電圧は前述
のように特に前記冗源電力供給用外部リード１から供給
される同一電源を共有している複数個の出力回路が同時
動作する場合に問題となる。いま、前記出力回路と同じ
ものが５個同時動作した場合には内部リード２の有する
インダクタンス成分りにより約１００ｍＡ（Ｄ誘起電圧
が生じる。また、内部リード２の有する抵抗成分Ｒによ
り約２０ｍＶの電位シフトを生じる。すなわち、この場
合の内部リード２における電位シフトは最大でも１２０
ｍＶ８度となる。
に２００ｍＡの定電流が流れているとすると内部リード
２の有する抵抗成分Ｒにより内部リード先端部３では電
源を力供給用外部リード１より４０ｍ人の電位シフトを
生じる。また、電源電力供給用外部リード１に流れる電
流の過渡的変化量が大きい場合、例えば前記ゐ積回路装
置にお′いて５ｎ３の間に電流が一定割合で２０ｍ人変
化する一出力回路が動作する場合には、内部リード２の
有するインダクタンス成分上りにより内部リード２にお
いて２０ｍ人の誘起電圧が生じる。この誘起電圧は前述
のように特に前記冗源電力供給用外部リード１から供給
される同一電源を共有している複数個の出力回路が同時
動作する場合に問題となる。いま、前記出力回路と同じ
ものが５個同時動作した場合には内部リード２の有する
インダクタンス成分りにより約１００ｍＡ（Ｄ誘起電圧
が生じる。また、内部リード２の有する抵抗成分Ｒによ
り約２０ｍＶの電位シフトを生じる。すなわち、この場
合の内部リード２における電位シフトは最大でも１２０
ｍＶ８度となる。
このように本発明を用いた場合内部リード部での定常的
な電位シフト過渡的な電位シフトは本発明を用いていな
い場合に比べてそれぞれ４分の１に改善されており、本
発明を用いない場合に比べ集積回路装置においてノイズ
マージンの減少による回路の誤動作および飽和は一段と
生じにくくなり、電気的ｑ！ｆ性および信頼度の向上が
期待できる。
な電位シフト過渡的な電位シフトは本発明を用いていな
い場合に比べてそれぞれ４分の１に改善されており、本
発明を用いない場合に比べ集積回路装置においてノイズ
マージンの減少による回路の誤動作および飽和は一段と
生じにくくなり、電気的ｑ！ｆ性および信頼度の向上が
期待できる。
同、本説明では本発明に直接関係しないボンディングワ
イヤの抵抗成分、インダクタンス成分による電位シフト
は説明を省いている。
イヤの抵抗成分、インダクタンス成分による電位シフト
は説明を省いている。
（発明のまとめ）
以上詳細に説明したように本発明によれば、特に消費電
力が大きいＥ’ＩＰを用いた集積回路装置における電源
電力供給用外部リードと接続している内部リード部が有
する抵抗成分、インダクタンス成分を低減することがで
き、抵抗成分による電位シフトおよびインダクタンス成
分による誘起電圧が小さくなるので電位シフトに起因す
る出力回路および内部回路の出力レベルシフトや回路の
飽和、またノイズマージンの減少による回路の誤動作は
一段と生じにくくなり、集積回路装置の電気的特性およ
び信頼度の向上を計ることができる。
力が大きいＥ’ＩＰを用いた集積回路装置における電源
電力供給用外部リードと接続している内部リード部が有
する抵抗成分、インダクタンス成分を低減することがで
き、抵抗成分による電位シフトおよびインダクタンス成
分による誘起電圧が小さくなるので電位シフトに起因す
る出力回路および内部回路の出力レベルシフトや回路の
飽和、またノイズマージンの減少による回路の誤動作は
一段と生じにくくなり、集積回路装置の電気的特性およ
び信頼度の向上を計ることができる。
第１図は電源電力供給用外部リードを最内周に配置した
本発明を用いた実施例を示す図であり、第２図は電源電
力供給用外部リードを最外周に配置した従来技術を示す
図である。 １．１′・・・・・・を源電力供給用外部リード、２，
２′・・・・・・内部リード、３，３′・・・・・・内
部リードの先端部、４．４′・・・・・・ボンディング
ワイヤ、５．５’・・・・・・半導体チップ上の外部パ
ッド、Ｒ、Ｒ’・・・・・・内部リードが有する抵抗成
分、Ｌ 、 Ｌ’・・・・・・内＆６１Ｊ−ドが有する
インダクタンス成分である。 ＼、□゛・・−・′
本発明を用いた実施例を示す図であり、第２図は電源電
力供給用外部リードを最外周に配置した従来技術を示す
図である。 １．１′・・・・・・を源電力供給用外部リード、２，
２′・・・・・・内部リード、３，３′・・・・・・内
部リードの先端部、４．４′・・・・・・ボンディング
ワイヤ、５．５’・・・・・・半導体チップ上の外部パ
ッド、Ｒ、Ｒ’・・・・・・内部リードが有する抵抗成
分、Ｌ 、 Ｌ’・・・・・・内＆６１Ｊ−ドが有する
インダクタンス成分である。 ＼、□゛・・−・′
Claims (1)
- ３重以上の多重配列構造の外部リードを有するプラグ
インパッケージを用いる集積回路装置において、該プラ
グインパッケージの最内列の外部リード部に総ての電源
電力供給用外部リードを配置することを特徴とする集積
回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59183907A JPS6161448A (ja) | 1984-09-03 | 1984-09-03 | 集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59183907A JPS6161448A (ja) | 1984-09-03 | 1984-09-03 | 集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6161448A true JPS6161448A (ja) | 1986-03-29 |
Family
ID=16143897
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59183907A Pending JPS6161448A (ja) | 1984-09-03 | 1984-09-03 | 集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6161448A (ja) |
-
1984
- 1984-09-03 JP JP59183907A patent/JPS6161448A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5751051A (en) | Semiconductor device equipped with electrostatic breakdown protection circuit | |
| JPH0669408A (ja) | 高周波電力増幅用半導体装置 | |
| JP2685135B2 (ja) | 半導体集積回路 | |
| JPS6161448A (ja) | 集積回路装置 | |
| JP2917703B2 (ja) | 半導体集積回路装置 | |
| KR930010104B1 (ko) | 반도체 집적회로 | |
| US7173326B2 (en) | Semiconductor integrated device | |
| JPS6161256B2 (ja) | ||
| JPH0377666B2 (ja) | ||
| JPS60103631A (ja) | 半導体集積回路装置 | |
| JPH01111342A (ja) | 集積回路用パッケージ | |
| KR100487502B1 (ko) | 트리플 와이어 본딩을 이용한 마이크로컴퓨터 | |
| KR940003377B1 (ko) | 반도체 집적회로장치 | |
| JPH0448773A (ja) | 半導体集積回路装置 | |
| JPH04171843A (ja) | ゲートアレイ方式ｌｓｉ | |
| JPS63296412A (ja) | 半導体集積回路装置 | |
| JPS61119071A (ja) | 半導体集積回路 | |
| JPS6252955A (ja) | 半導体集積回路装置 | |
| JPS6395653A (ja) | 半導体集積回路電源供給方式 | |
| JP2878765B2 (ja) | 半導体装置 | |
| JPH0815202B2 (ja) | 半導体集積回路装置 | |
| JP2001077230A (ja) | リードフレーム及びそれを用いた半導体装置実装体 | |
| JPH0290666A (ja) | 集積回路の電源配線構造 | |
| JPH0573272B2 (ja) | ||
| JPH04260341A (ja) | 半導体集積回路装置 |