JPS6395653A - 半導体集積回路電源供給方式 - Google Patents

半導体集積回路電源供給方式

Info

Publication number
JPS6395653A
JPS6395653A JP61241454A JP24145486A JPS6395653A JP S6395653 A JPS6395653 A JP S6395653A JP 61241454 A JP61241454 A JP 61241454A JP 24145486 A JP24145486 A JP 24145486A JP S6395653 A JPS6395653 A JP S6395653A
Authority
JP
Japan
Prior art keywords
power supply
internal
voltage
circuits
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61241454A
Other languages
English (en)
Inventor
Kennosuke Fukami
深見 健之助
Takeshi Takeya
武谷 健
Hideki Fukuda
秀樹 福田
Kazuhiro Matsuda
和浩 松田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP61241454A priority Critical patent/JPS6395653A/ja
Publication of JPS6395653A publication Critical patent/JPS6395653A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (腫菜上の利用分野) 本発明は、超微細なMOS電界効果トランジスタ(MO
SFET)からなるあるいはこれらMOSFETとバイ
ポーラトランジスタを同一基板に搭載してなる牛導体S
Jk槓回路装置の電源電圧供給において、高性能かつ高
信頼性を保証するために設ける電圧変換回路の小型化、
高安定化を実現するための半導体集積回路の電源供給方
式に関するものである。
(従来技術および発明が解決し工9とする間進点)従来
、半導体集積回路に供給する電源電圧は、ICチップ外
部で発生した所定の電源電圧を受け、パッド近傍に集中
配置され、MOSFET必るいはバイポーラトランジス
タあるいは両者を組み合わせた安定化電源回路に人力ざ
t”t、1M08FET″′c栴成さ牡た内部回路の動
作に必要な電源電圧に変換して、内部回路へ分配してい
た。このように構成さnていたので、内部で必巽とさn
る最大の供給電流を保証し、内部で必要とされる電源電
圧変動の許容値を保証するたメニ、大きな占有面積と高
祐度なプロセスを安来する電圧変換回路が必要になる欠
点がめった。
また、電圧変換回路から出力された内部供給電圧は、一
本の金属α諒配線で共通に接1玩ぢR1内部回路の必安
箇Pj[まで配線さたるよう構成されていたので、自己
線長が焚くなジ、金)1己hiが有する寄生の抵抗成分
、インダクタンス成分にニジ、電圧変換回路から内部回
路へ必要な電源電流を供給する際に、電源電圧に変rJ
IJを生ずるという欠点がめった。
WJ3図に、従来の1JX源電圧供給方法の例を示す。
図において1は外部電源接続用バッド(VDD。
vss)、2は入出力信号接続用パッド、100は半纏
体集積回路チップ、101は外部電源電圧を内部電源電
圧に変換する変換回路、工02は入出力回路、103は
MOSFETから構成さnる内部回路、111は電圧変
換回路の入力端子、112は電圧変換回路の出力端子、
113は入出力回路の外部′電圧供給端子、114は入
出力回路の内部電圧供給端子(内部電圧く外部電圧)、
115は入出力回路の入出力1B号端子、116は内部
回路の内部電圧供給端子、Mlは外部屯圧供給用金A4
電源配線、M2は円部電圧供給用金属電源配線である。
第4図は、第3図に示す内部電圧供給用電源配線の電気
的モデルを示す。1は外部電源接続用パッド、101は
電圧変換回路、103は内部回路、  111は電圧変
換回路の外部電圧入力端子。
112は電圧変換回路の内部電圧供給用出力端子、11
6は内部回路の内部電圧供給端子、Mlは外部電圧供給
用金属V、源配線(VDD 、vss用2本を含む〕5
M2は内部電圧供給用金属′rJL源配線、R1はM2
に寄生する抵抗成分、LlはM2に寄生するインダクタ
ンス成分、CIはM2に寄生する容量である。
第5図はこnらの従来構成において流nる内部電源電流
およびその時に生じる内部電源電圧M2に生じる時間的
な電圧変動の様子を示すOAは内部回路の動作によって
生じる内部゛屯龜配IvjM2上の電流、BはAの電流
が流れ、金属配線の寄生素子によって生じる内部電匁配
線M2上の電圧変動である。内部回路では安定な電源電
圧が必要なため、従来の第3図に示した構成によって第
5図に示す電源変動が生じることが欠点であった。また
、この電源変動を第3因に示す構成によって抑制するた
めには、電源変換回路出力電圧高安定化のために、大占
有面積化。
高N度な電圧変換回路を必要とすることが欠点であった
(発明の目的) 本発明の目的は、電源変換回路の要求特性を緩和するこ
とによって、電源変換回路の大占有面積化9回路の高精
度化要求を抑制するとともに、配線に寄生するインピー
ダンス成分による過渡的な′α電源変動抑制する点を解
決した電圧変換回路を介した電源供給方式を提供するこ
とにある。
(問題点を解決するための手段〕 上記の目的を達成するため、本発明は外部よシ単−捕類
の電源電圧を受け、内部で電圧変換を行い、t3faN
類の1JL源電圧を発生して、内部回路に供給するMO
S?m界効果トランジスタるるいはM OS ’/1m
、界効果トランジスタとバイポーラトランジスタとを同
一基板に搭載してなる牛尋体集槓回路装置においてに複
数個の分散された電圧変換回路を有し、同時に動作しな
い内部回路にはこれら電圧変換回路の出力を相互に接続
し、他の内部回路の動作のまわシこみにより誤動作を生
ずるおそれのある内部回路には′電圧変換回路の出力を
前者の電圧変換回路と非接続にして内部回路へ電源電圧
を供給することを特徴とする半感体集積回路電源供袷方
式を発明の要旨とするものである。
しかして本発明は、内部回路を分割し、これらの必要最
大電流、8狡安定度に応じて異なる電圧変換回路を分散
配置し、また、供給するこれら分割された内部回路の近
傍にこ汁ら電圧変換回路をそれぞれ配置することによっ
て、配線に寄生するインピーダンスを小とすることによ
って高い安定式を得る。さらに、内部回路へ供給するこ
れらの電源配線をそrぞれ相互に接続または非接続する
ことによって電源変換回路の負荷分散を行い、電源変換
回路を小型化することを最も主要な特徴とする。従来の
技術とは、電源変換回路の設置数、d類、配置、配線法
が異なる。
同時に動作しない内部回路は電圧変換回路の出力を共通
に接続し、他の内部回路ρ動作のまわシこみによジ誤動
作を生ずるおそれのめる内部回路は前記の電圧変換回路
と非接続とする点。
が従来の回路と異なるものでめる0 次に本発明の詳細な説明する。なお実施例は一つの例示
であって、本発明の精神を逸脱しない範囲で、1■々の
変更るるいは改良を行いうろことは言うまでもない0 第1図は本発明の第一の実施例を説明する因であって、
図において1は外部電源接続用ノくラド、2は入出力信
号用ノ(ラド、100は牛尋体集秋回路チップ、101
 、 101’、  101”、  101Mは外部電
源電圧を内部11L源電圧に変換する電圧変換回路、1
02は入出力回路、103,103′、103″はMO
SFETに工υ構成さnた内部回路ブロック、201 
、202は電源電流、電源電圧変動に対して異なる要求
を有するMOSFETで構成された内部回路、111は
電圧変換回路の外部電源電圧入力端子、112は電圧変
換回路の内部電源電圧出力端子、115は入出力回路の
入出力信号端子、116は内部回路の内部電圧供給端子
、Mlは外部電源電圧供給用電源配線、M2は内部電圧
供給用金属電源配線である。
しかして内部回路ブロック103には内部回路201が
複数個内蔵されている0ま友内部回路ブロック103′
についても開繊に複数個の内部回路が内蔵さnている0
さらに内部回路ブロック103及び103′は実質的に
動作タイミングが一致しないものでロク、このような内
部回路ブロック103゜103′に対しては電圧変換回
路101 、 101’、  101”の出力回路11
2が共通に接続されている。この出力回路は116とし
て内部回路に′電圧が与えられるO 次に内部回路ブロック103“については、高い電源電
圧安定度を有する複数個の内部回路202が内蔵きれて
おり、この内部回路ブロック103“については、電圧
変換回路101”を、電圧変換回路101 、 101
’、  101“とは独立して、即ちこ扛らと非接続に
して設けらnている。
第2図は内部回路ブロック103 、 103’の動作
に対して、電源配線上に流れる電源電流であって、Aは
103の電源電流、には103′の電源゛1流を示す。
この工うな同じタイミングで動作しない電源電流時性を
有するブロックは第1図に示すよう、電圧変換回路を1
01 、 101’、  101“のように分散配置し
、その出力を共通に接続することに工って電流の急減な
変化を緩和しく第2図C)、電圧変換回路の電流供給能
力に対する要求を分散することができるから、その効果
として個々の電圧変換回路を小型、簡単化することがで
きる。
また高い電源電圧安定度を要求する内部回路202で構
成さiLる内部回路ブロック10fは電圧変換回路を1
01 、 101’、  101“とは独立して101
′の工うに配置した構造になっているから、電源配線M
2の長さを短縮することが可能となり、電源配線に寄生
するインピーダンス成分を小とすることができる。さら
に他の内部回路ブロックとの電源配線と非接続になって
いるから、その効果としては、電源電流による電源変換
回路を抑制し、他の内部回路ブロックの動作による電源
変動のまわシ込みを完全に防止することが可能となシ、
半導体集積回路装置上に小型、M*。
かつ安定な内部電源電圧を供給する電圧変換回路を搭載
することができる。
ま九、こnらの電圧変換回路が半導体集積回路装置上で
物理的に占める位置は、小型、簡単化の効果によシ、従
来の半導体集積回路装置上で内部回路へ電源電圧を供給
するために必要であった、信号配線ニジ幅の広い基幹金
属電源配線領域を使用することが期待でき、電圧変換回
路用の特別な面積を要することがない。
(発明の効果〕 以上説明したように、本発明によれば内部回路ブロック
近傍への電圧変換回路の分散配置し、電圧変換回路の出
力線を、実質的に同時に動作しない内部回路ブロックに
対しては共通に接続し、高い電源1?1圧安定度を必要
とする内部回路ブロックに対する電圧変換回路は、前者
の内部回路ブロックに対する’r[正変換回路と非接続
に配置することにLつて、電圧変換回路を小型化。
簡単化することができ、さらに電源配線長の短、縮によ
る寄生インピーダンス低減が可能となる。
ことから、小型の′電圧変換回路で高安定な電源電圧を
実現できる利点がある。
従って、超微細なMOSFETを用いた半導体集積回路
装置に用いれば、高性能かつ高イぎ頼性を維持し、該半
導体集積回路装置の電源電圧変更に伴なう、該半導体集
積回路装置を含む、全体装置のコスト上昇を防止できる
という利点がある。
【図面の簡単な説明】
第1図は本発明による電源供給法の一実施例、第2図は
本発明によって得られる緩和さnた内部電源電流の例、
第3図は従来の?を原電圧供給方法の例、第4図は第3
図に示す内部電源電圧供給用電源配線の電気的モデル、
第5図は従来の構成における内部電源電圧供給用電源配
線上の電流および屯圧脣性を示す。 1・・・・・・・・・外部1JL源接続用パツド2・・
・・・・・・・入出力信号接続用パッド100・・・・
・・半導体集積回路チップ101、101’、 101
“、10f・・・内部電源電圧変換回路102・・・・
・・入出力回路 103、103’、 103”・・・・・・MOSFE
Tから構成される内部回路ブロック 201、202・・・・・・異なる電源電圧変wJ要求
を有する内部回路 111・・・・・・電圧変換回路の外部電源電圧入力端
子112・・・・・・電圧変換回路の内部供給電圧出力
端子113・・・・・・入出力回路の外部電源電圧入力
端子114・・・・・・入出力回路の内部電源電圧入力
端子115・・・・・・入出力回路の入出力信号端子1
16・・・・・・内部回路の内部電圧供給端子Ml・・
・・・・外部電圧供給用金属電源配線M2・・・・・・
内部電源電圧供給用金属電源配線R1・・・・・・内部
電源配線の寄生抵抗L1・・・・・・内部電源配線の寄
生インダクタンスC1・・・・・・内部電源配線の寄生
容量A、A’・・・内部電源電流特性 B・・・・・・・・・内部屯源篭圧変動C・・・・・・
・・・本発明により緩和される内部電源電流特性 特許出願人  日本電信電話株式会社 f′i’;Dキ°IJ、やン′ 第1図 第 21 第3り 22ンンl 第4図

Claims (1)

    【特許請求の範囲】
  1. 外部より単一種類の電源電圧を受け、内部で電圧変換を
    行い、複数種類の電源電圧を発生して、内部回路に供給
    するMOS電界効果トランジスタあるいはMOS電界効
    果トランジスタとバイポーラトランジスタとを同一基板
    に搭載してなる半導体集積回路装置において、複数個の
    分散された電圧変換回路を有し、同時に動作しない内部
    回路にはこれら電圧変換回路の出力を相互に接続し、他
    の内部回路の動作のまわりこみにより誤動作するおそれ
    のある内部回路には電圧変換回路の出力を前者の電圧変
    換回路と非接続にして内部回路へ電源電圧を供給するこ
    とを特徴とする半導体集積回路電源供給方式。
JP61241454A 1986-10-13 1986-10-13 半導体集積回路電源供給方式 Pending JPS6395653A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61241454A JPS6395653A (ja) 1986-10-13 1986-10-13 半導体集積回路電源供給方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61241454A JPS6395653A (ja) 1986-10-13 1986-10-13 半導体集積回路電源供給方式

Publications (1)

Publication Number Publication Date
JPS6395653A true JPS6395653A (ja) 1988-04-26

Family

ID=17074549

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61241454A Pending JPS6395653A (ja) 1986-10-13 1986-10-13 半導体集積回路電源供給方式

Country Status (1)

Country Link
JP (1) JPS6395653A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5008728A (en) * 1988-09-19 1991-04-16 Fujitsu Limited Semiconductor integrated circuit device having an improved arrangement of power source lines
US5132555A (en) * 1990-02-23 1992-07-21 Hitachi, Ltd. Semiconductor integrated circuit
US5306960A (en) * 1991-05-06 1994-04-26 Thomson Consumer Electronics, Inc. Common bias circuit for a plurality of discrete IC's each having their own bias circuritry

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5008728A (en) * 1988-09-19 1991-04-16 Fujitsu Limited Semiconductor integrated circuit device having an improved arrangement of power source lines
US5132555A (en) * 1990-02-23 1992-07-21 Hitachi, Ltd. Semiconductor integrated circuit
US5306960A (en) * 1991-05-06 1994-04-26 Thomson Consumer Electronics, Inc. Common bias circuit for a plurality of discrete IC's each having their own bias circuritry

Similar Documents

Publication Publication Date Title
US7702929B2 (en) Low voltage logic operation using higher voltage supply levels
US20060119391A1 (en) Low voltage logic operation using higher voltage supply levels
US11817786B2 (en) Embedded substrate voltage converter module
US5635860A (en) Overvoltage-tolerant self-biasing CMOS output buffer
US7304506B2 (en) Differential output circuit and semiconductor device having the same
US11683889B2 (en) Processor interposer and electronic system including the processor interposer
US7788510B2 (en) Low voltage logic operation using higher voltage supply levels
JPS6395653A (ja) 半導体集積回路電源供給方式
KR100408391B1 (ko) 전원 배선을 개선한 볼그리드 어레이 패키지 반도체 장치
JPS61156762A (ja) 半導体装置
US6674646B1 (en) Voltage regulation for semiconductor dies and related structure
JP2685135B2 (ja) 半導体集積回路
US5880945A (en) Power conversion and load circuit on same integrated circuit
KR101057750B1 (ko) 시스템온칩의 입출력 패드 구성 방법
CN112996244B (zh) 一种印制电路板
JP2001077230A (ja) リードフレーム及びそれを用いた半導体装置実装体
US6952783B2 (en) Multiple return terminal power supply methods and apparatus
KR20050001344A (ko) 반도체 집적 장치
JPH0574140A (ja) 半導体メモリ回路
JP2917626B2 (ja) 半導体集積回路装置
KR100487502B1 (ko) 트리플 와이어 본딩을 이용한 마이크로컴퓨터
JPH04239758A (ja) 半導体集積回路装置
TW202331939A (zh) 積體電路裝置和晶片裝置
JPS63143843A (ja) 半導体集積回路電源配線装置
JPH0448773A (ja) 半導体集積回路装置