JPS6160593B2 - - Google Patents
Info
- Publication number
- JPS6160593B2 JPS6160593B2 JP55039725A JP3972580A JPS6160593B2 JP S6160593 B2 JPS6160593 B2 JP S6160593B2 JP 55039725 A JP55039725 A JP 55039725A JP 3972580 A JP3972580 A JP 3972580A JP S6160593 B2 JPS6160593 B2 JP S6160593B2
- Authority
- JP
- Japan
- Prior art keywords
- emitting diode
- light emitting
- wiring pattern
- diode element
- light
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000000758 substrate Substances 0.000 claims description 9
- 238000004519 manufacturing process Methods 0.000 claims description 8
- 238000000034 method Methods 0.000 claims description 5
- 238000007747 plating Methods 0.000 claims description 5
- 239000011347 resin Substances 0.000 claims description 4
- 229920005989 resin Polymers 0.000 claims description 4
- FGUUSXIOTUKUDN-IBGZPJMESA-N C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 Chemical compound C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 FGUUSXIOTUKUDN-IBGZPJMESA-N 0.000 claims 1
- 238000007789 sealing Methods 0.000 claims 1
- 239000004020 conductor Substances 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 239000011889 copper foil Substances 0.000 description 1
- 239000006071 cream Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
Description
【発明の詳細な説明】
本発明はリード線を有しないいわゆるリードレ
スタイプの発光ダイオードチツプの製造方法に係
り簡単な構成で容易に製造できるすぐれた発光ダ
イオードチツプの製造方法を提供することを目的
とするものである。
スタイプの発光ダイオードチツプの製造方法に係
り簡単な構成で容易に製造できるすぐれた発光ダ
イオードチツプの製造方法を提供することを目的
とするものである。
以下、本発明のリードレス発光ダイオードチツ
プの製造方法について一実施例の図面とともに説
明する。
プの製造方法について一実施例の図面とともに説
明する。
先ず第1図に示すように表面に導体層2を有す
る絶縁基板1を用意し、これに互に対向するよう
に透孔3,3′を形成する。そして導体層2をエ
ツチングするなどして第2図に示すようにそれぞ
れ透孔3,3′を根本部分とするダイボンデング
用配線パターン4、ワイヤボンデイング用配線パ
ターン5を形成する。このとき、同時に配線パタ
ーン4,5にメツキ処理を施こすために必要なメ
ツキ電極となる銅箔部6を形成しておき、これを
用いて配線パターン4,5にメツキ処理を施こ
す。そして、その後第3図に示すように配線パタ
ーン4,5の所要部分を除いて絶縁基板1上に反
射率の高いインク7を塗布し、配線パターン4の
インク7の塗布されていない部分に第4図に示す
ように発光ダイオード素子8をダイボンデイング
する。そしてダイボンデイングされた発光ダイオ
ード素子8とワイヤボンデング用配線パターン5
との間をワイヤーボンデイングし、第5図に示す
ように基板1上に筒状のガイド体10を取付け、
ここに透光性の樹脂材料12を封入し発光ダイオ
ード素子8を封止する。この場合筒状のガイド体
10として内面を鏡面メツキ11したものを用い
ると光の錯乱を防止でき、有効的である。
る絶縁基板1を用意し、これに互に対向するよう
に透孔3,3′を形成する。そして導体層2をエ
ツチングするなどして第2図に示すようにそれぞ
れ透孔3,3′を根本部分とするダイボンデング
用配線パターン4、ワイヤボンデイング用配線パ
ターン5を形成する。このとき、同時に配線パタ
ーン4,5にメツキ処理を施こすために必要なメ
ツキ電極となる銅箔部6を形成しておき、これを
用いて配線パターン4,5にメツキ処理を施こ
す。そして、その後第3図に示すように配線パタ
ーン4,5の所要部分を除いて絶縁基板1上に反
射率の高いインク7を塗布し、配線パターン4の
インク7の塗布されていない部分に第4図に示す
ように発光ダイオード素子8をダイボンデイング
する。そしてダイボンデイングされた発光ダイオ
ード素子8とワイヤボンデング用配線パターン5
との間をワイヤーボンデイングし、第5図に示す
ように基板1上に筒状のガイド体10を取付け、
ここに透光性の樹脂材料12を封入し発光ダイオ
ード素子8を封止する。この場合筒状のガイド体
10として内面を鏡面メツキ11したものを用い
ると光の錯乱を防止でき、有効的である。
このようにして発光ダイオード素子8を透光性
の樹脂材料12で封止した後、第6図に示すよう
に基板1を透孔3,3′を通る線で切断し、小片
とすることにより上記透孔3,3′の周りに形成
されたパターンを電極とするリードレスの発光ダ
イオードチツプが完成される。
の樹脂材料12で封止した後、第6図に示すよう
に基板1を透孔3,3′を通る線で切断し、小片
とすることにより上記透孔3,3′の周りに形成
されたパターンを電極とするリードレスの発光ダ
イオードチツプが完成される。
尚、この場合透孔3,3′として内面に導体層
を有するいわゆるスルーホールタイプの透孔を形
成した場合にはこの内面の導体層13も電極とし
て作用することになりきわめて有利である。そし
て、このようにして形成された発光ダイオードチ
ツプ14は第7図に示すように印刷配線板15に
形成されたパターン16にクリーム半田や通常の
半田19を用いて通常のチツプ部品17と同じよ
うに容易に半田付けして取付けることができ、ま
た第8図に示すように通常のチツプ部品17と同
じように筒状のマガジン18に積層した状態で容
易に収納することができる。
を有するいわゆるスルーホールタイプの透孔を形
成した場合にはこの内面の導体層13も電極とし
て作用することになりきわめて有利である。そし
て、このようにして形成された発光ダイオードチ
ツプ14は第7図に示すように印刷配線板15に
形成されたパターン16にクリーム半田や通常の
半田19を用いて通常のチツプ部品17と同じよ
うに容易に半田付けして取付けることができ、ま
た第8図に示すように通常のチツプ部品17と同
じように筒状のマガジン18に積層した状態で容
易に収納することができる。
以上実施例より明らかなように本発明の製造方
法によれば基板として予め大きなものを使用し、
これに多数の発光ダイオード素子を取付けその後
所定の発光ダイオード素子毎に分割して製造する
ようにしているため全体としてその製造がきわめ
て容易であり、均一な特性の発光ダイオードチツ
プを容易に得ることができ実用上きわめて有利な
ものである。
法によれば基板として予め大きなものを使用し、
これに多数の発光ダイオード素子を取付けその後
所定の発光ダイオード素子毎に分割して製造する
ようにしているため全体としてその製造がきわめ
て容易であり、均一な特性の発光ダイオードチツ
プを容易に得ることができ実用上きわめて有利な
ものである。
第1図〜第6図は本発明の製造法を説明するた
めの各工程の説明図、第7図、第8図は同製造法
によつて製造された発光ダイオードチツプの使用
例を示す斜視図及び断側面図である。 1……絶縁基板、2……導体層、3,3′……
透孔、4,5……配線パターン、6……銅箔部、
7……インク、8……発光ダイオード素子、9…
…ワイヤー、10……ガイド体、11……鏡面メ
ツキ、12……透光性樹脂、13……導体層、1
4……発光ダイオードチツプ、16……印刷配線
板、16……パターン、17……チツプ部品、1
8……筒形マガジン。
めの各工程の説明図、第7図、第8図は同製造法
によつて製造された発光ダイオードチツプの使用
例を示す斜視図及び断側面図である。 1……絶縁基板、2……導体層、3,3′……
透孔、4,5……配線パターン、6……銅箔部、
7……インク、8……発光ダイオード素子、9…
…ワイヤー、10……ガイド体、11……鏡面メ
ツキ、12……透光性樹脂、13……導体層、1
4……発光ダイオードチツプ、16……印刷配線
板、16……パターン、17……チツプ部品、1
8……筒形マガジン。
Claims (1)
- 【特許請求の範囲】 1 次の各工程を経て製造されることを特徴とす
るリードレス発光ダイオードチツプの製造方法。 a 絶縁基板に互いに対向するように複数の透孔
を形成する工程 b 上記互に対向する透孔部分にそれぞれ発光ダ
イオード素子のダイボンデング用配線パターン
とワイヤボンデング用配線パターンを形成する
工程 c 上記それぞれの配線パターンにメツキ処理を
する工程 d 上記ダイボンデイング用配線パターンに発光
ダイオード素子をダイボンデングする工程 e 上記ダイボンデングされた発光ダイオード素
子と上記ワイヤボンデング用配線パターンとを
それぞれワイヤボンデイングする工程 f 上記ボンデングされた発光ダイオード素子を
透光性樹脂によつて封止する工程 g 上記絶縁基板を透孔を通る線で切断し切断さ
れた小片上に発光ダイオード素子が少なくとも
1つ存在するようにする工程
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3972580A JPS56135984A (en) | 1980-03-27 | 1980-03-27 | Manufacture of leadless light emitting diode chip |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3972580A JPS56135984A (en) | 1980-03-27 | 1980-03-27 | Manufacture of leadless light emitting diode chip |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS56135984A JPS56135984A (en) | 1981-10-23 |
JPS6160593B2 true JPS6160593B2 (ja) | 1986-12-22 |
Family
ID=12560952
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3972580A Granted JPS56135984A (en) | 1980-03-27 | 1980-03-27 | Manufacture of leadless light emitting diode chip |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS56135984A (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5890792A (ja) * | 1981-11-25 | 1983-05-30 | Mitsubishi Electric Corp | 半導体光装置の製造方法 |
JPS599564U (ja) * | 1982-07-09 | 1984-01-21 | 清水 亮太郎 | リ−ドレス発光ダイオ−ド |
JPH0241650Y2 (ja) * | 1985-04-05 | 1990-11-06 | ||
JPH0447976Y2 (ja) * | 1985-07-04 | 1992-11-12 | ||
US4843280A (en) * | 1988-01-15 | 1989-06-27 | Siemens Corporate Research & Support, Inc. | A modular surface mount component for an electrical device or led's |
US4890383A (en) * | 1988-01-15 | 1990-01-02 | Simens Corporate Research & Support, Inc. | Method for producing displays and modular components |
JPH0639466Y2 (ja) * | 1989-02-06 | 1994-10-12 | スタンレー電気株式会社 | 表面実装型半導体装置 |
JPH0343750U (ja) * | 1989-09-04 | 1991-04-24 | ||
JP3819574B2 (ja) * | 1997-12-25 | 2006-09-13 | 三洋電機株式会社 | 半導体装置の製造方法 |
TWI351115B (en) | 2007-05-18 | 2011-10-21 | Everlight Electronics Co Ltd | Light-emitting diode module and the manufacturing method thereof |
JP6191224B2 (ja) * | 2013-05-10 | 2017-09-06 | 日亜化学工業株式会社 | 配線基板及びこれを用いた発光装置 |
-
1980
- 1980-03-27 JP JP3972580A patent/JPS56135984A/ja active Granted
Also Published As
Publication number | Publication date |
---|---|
JPS56135984A (en) | 1981-10-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR910002035B1 (ko) | 반도체 장치와 그 제조 방법 | |
JP3915992B2 (ja) | 面実装型電子部品の製造方法 | |
JPS6160593B2 (ja) | ||
JPH09181359A (ja) | チップ型発光ダイオード | |
JPH11317545A (ja) | 2レベル射出成形リ―ドフレ―ム | |
JPH08298345A (ja) | チップ型発光ダイオード | |
JP2000196000A (ja) | チップ電子部品及びその製造方法 | |
US8030753B2 (en) | Semiconductor device and method for making the same | |
JP4908669B2 (ja) | チップ型発光素子 | |
JP3139613B2 (ja) | 表面実装型半導体発光装置及びその製造方法 | |
US5406119A (en) | Lead frame | |
JP2000196153A (ja) | チップ電子部品およびその製造方法 | |
JP2001352100A (ja) | 半導体発光素子 | |
US6830496B2 (en) | Method of fabricating light emitting diode device with multiple encapsulants | |
KR100431307B1 (ko) | 캐패시터 내장형 칩 사이즈 패키지 및 그의 제조방법 | |
JP2001352105A (ja) | 表面実装型発光素子 | |
JPH11340609A (ja) | プリント配線板、および単位配線板の製造方法 | |
JPH02134893A (ja) | ハイブリッドic | |
JPH0416462Y2 (ja) | ||
JPH02172266A (ja) | リード、パッケージ及び電気回路装置 | |
US20050009242A1 (en) | Packaging method for thin integrated circuits | |
JP2000036621A (ja) | 側面型電子部品の電極構造 | |
GB2222586A (en) | Joining articles with low melting point glass | |
JP2868367B2 (ja) | 表面実装用発光ダイオード | |
JPH0517709B2 (ja) |