JPS6159908A - コンパレ−タ回路 - Google Patents

コンパレ−タ回路

Info

Publication number
JPS6159908A
JPS6159908A JP18316384A JP18316384A JPS6159908A JP S6159908 A JPS6159908 A JP S6159908A JP 18316384 A JP18316384 A JP 18316384A JP 18316384 A JP18316384 A JP 18316384A JP S6159908 A JPS6159908 A JP S6159908A
Authority
JP
Japan
Prior art keywords
resistors
trs
circuit
comparator circuit
equation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP18316384A
Other languages
English (en)
Other versions
JPH0453125B2 (ja
Inventor
Hisao Nagao
長尾　久夫
Masato Onda
恩田　正人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP18316384A priority Critical patent/JPS6159908A/ja
Publication of JPS6159908A publication Critical patent/JPS6159908A/ja
Publication of JPH0453125B2 publication Critical patent/JPH0453125B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2409—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using bipolar transistors
    • H03K5/2418—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using bipolar transistors with at least one differential stage

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 く技術分野〉 本発明は温度補償に関する改善を施こしたコンパレータ
回路に関する。
〈従来技術〉 従来のコンパレータ回路の回路図を第２図に示す。同図
の回路はＶＩＮｌ＝ＶＩＮ２の時出力ＶＯがローレベル
となり、ＭＩＮＩ、ＶＩＮ２を変化させ電流１１：Ｉ２
が２：３以上になった時出力■。がハイレベルとなる回
路である。この回路のスレッシュホールド電圧は以下の
式より計算される。
１１　６１２　＝２　：　３　　　　　　　　　　・・
（１）Ｖａｔ：ｔ＋ＶｘＮｓ＝ＶｎＰ：２＋ＶｒＮｘ　
　　　　　　　−（ｚ）上式においてＶＢＥＩ、ＶＢＥ
２はそれぞれトランジスタＱ１　、Ｑ２のベース・エミ
ッタ間電圧を示す。勿論にはボルツマン定数、Ｔは絶対
温度、ｑは電荷である。上式からスレッシュホールドの
電圧差（ΔＶ＝ＶＩｗｘ　　ＶｘＮｚ＞　／ｄとなる。
この結果よりスレッシュホールドの値は温度変化に依存
することが分かる。
く目的〉 本発明は以上の従来問題点を解消する為になされたもの
であり、スレッシュホールドの値の温度変化によるずれ
を調整することのできるコンパレータ回路を提供するこ
とをその目的とする。
〈実施例〉 以下、本発明に係るコンパレータ回路の一実施例を図面
を用いて詳細に説明する２ 第１図は本発明に係るフンパレータ回路の一実施νりの
回路図である。同図において差動増幅回路Ａを構成する
左右のトランジスタＱ７　＋Ｑａに夫５々同じ値の抵抗
Ｒ，，Ｒ，が接続され、更にトランジスタＱ５．Ｑも　
＋　Ｑｕ　＋　Ｑ１２　＋　Ｑ１０と抵抗Ｒ３゜Ｒ４か
らなる定′這流回路が設けら九る。スレッシュホールド
の条件を電流エフ　：Ｉ８が２：３の場合とすると、こ
の回路のスｌ／ツ７ユホールド電圧は以下の式より計算
される。
Ｉ、：１．＝２：３　　　　　　　　　　　　・・・（
５）１、＝Ｉ７　　＋１．　　　　　　　　　　　　　
・・・（６）Ｉｓ＝Ｉ　　。　　＝Ｖ　　Ｂ　ａ＋３／
：Ｒ４・・・　（７）ＶＩ　Ｎ　？　−＋−ＶＢＥ７＋
Ｉ７　ＩＩＲ＋　＝Ｖ工Ｎ２＋ＶＢｃｇ＋Ｌ＋　ＩＩＲ
ｚｏｏ（８）但ＬＶＢＥＩ３１ＶＢＥ？ＩＶＢＬ：８　
　は夫々トランジスタＱ１３１Ｑ７＊Ｑａのペース・エ
ミッタ間電圧を示す。
ここでＲ＋　＝Ｒ２＝ＲＸとすると、上記からスレッシ
ュホールドの電圧差（ΔＶ　＝　ＶＩＨＩ　ＶＩＮＩＩ
　）となる。このＱＯ式において第１項は正の温度係数
を持つが、第２項は抵抗ＲＸと抵抗Ｒ４が同一の温度係
数を持つので温度による変化がキャンセルされる。又ベ
ース・エミッタ間電圧ＶＢＥＩ３　　は通常−２ｍＶ／
℃　の温度係数を持つことが知られているのでほとんど
影響が無い。以上の点より抵抗Ｒｘ、Ｒ４の値を制御す
ればΔＶの変化をコントロールすることができる。
以上のコンパレータ回路は発光側（Ｉこ赤外発光ダイオ
ードを備え、受光側にホトダイオードと増幅・波形整形
等の信号処理回路を１チツプに集積化した素子（ＯＰＩ
Ｃ化受光素子）を備えたホトカプラに使用すれば好適で
ある。即ち、上記赤外発光ダイオードはその発光惜に負
の温度係数を有する事が知られており、従来のコンパレ
ータ回路では回路自身の温度による変化も加わって、ス
レッシュホールドの値が温度によって不安定なものとな
っていた。しかるに本発明に係るコンパレータ回路をｂ
記０ＰＩＣ化受光素子に組み込めばスレッシュホールド
の値を安定化できるものである。
く効果〉 本発明によれば温度特性の改善を実現できる。
【図面の簡単な説明】
第１図（は本発明に係るコンパル−タ回路の一実施例の
回路図、第２図は従来のコンパレータ回路の回路図を示
す。 図中、　　Ｑ１〜Ｑ１３：）ランジスタＲ１〜Ｒ４：抵
抗 代理人　弁理士　福　士　愛　彦（他２名）π１図 ｋｃ 第２図 手続補正書 昭和６０年５　月　１０

Claims (1)

    【特許請求の範囲】
  1. １、差動増幅回路を構成する左右のトランジスタのエミ
    ッタ側に夫々同じ値の抵抗を接続し、該２つの抵抗の接
    続点に定電流回路を接続したことを特徴とするコンパレ
    ータ回路。
JP18316384A 1984-08-30 1984-08-30 コンパレ−タ回路 Granted JPS6159908A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18316384A JPS6159908A (ja) 1984-08-30 1984-08-30 コンパレ−タ回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18316384A JPS6159908A (ja) 1984-08-30 1984-08-30 コンパレ−タ回路

Publications (2)

Publication Number Publication Date
JPS6159908A true JPS6159908A (ja) 1986-03-27
JPH0453125B2 JPH0453125B2 (ja) 1992-08-25

Family

ID=16130890

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18316384A Granted JPS6159908A (ja) 1984-08-30 1984-08-30 コンパレ−タ回路

Country Status (1)

Country Link
JP (1) JPS6159908A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008172328A (ja) * 2007-01-09 2008-07-24 Rohm Co Ltd 電圧比較回路およびそれを用いた電源管理回路
JP2012114684A (ja) * 2010-11-25 2012-06-14 Mitsubishi Electric Corp ピークホールド回路及びボトムホールド回路

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58127894U (ja) * 1982-02-18 1983-08-30 ソニー株式会社 波形整形回路
JPS58194412A (ja) * 1982-05-08 1983-11-12 Matsushita Electric Ind Co Ltd 制御回路

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58127894U (ja) * 1982-02-18 1983-08-30 ソニー株式会社 波形整形回路
JPS58194412A (ja) * 1982-05-08 1983-11-12 Matsushita Electric Ind Co Ltd 制御回路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008172328A (ja) * 2007-01-09 2008-07-24 Rohm Co Ltd 電圧比較回路およびそれを用いた電源管理回路
JP2012114684A (ja) * 2010-11-25 2012-06-14 Mitsubishi Electric Corp ピークホールド回路及びボトムホールド回路

Also Published As

Publication number Publication date
JPH0453125B2 (ja) 1992-08-25

Similar Documents

Publication Publication Date Title
JPH0449287B2 (ja)
JPH0671186B2 (ja) 対数増幅回路
JPS6155288B2 (ja)
JPS6346444B2 (ja)
JPS6159908A (ja) コンパレ−タ回路
JPS6154286B2 (ja)
JPS6052380B2 (ja) 両極性電圧検出回路
JPS6213844B2 (ja)
JPS6258009B2 (ja)
JP3044744B2 (ja) 利得制御増幅回路
JPH0124645Y2 (ja)
JPH0347010B2 (ja)
JP2573279B2 (ja) 電流変換回路
JPS5717207A (en) Amplifying circuit
JP2781850B2 (ja) 利得可変増幅回路
JPS6016105Y2 (ja) 可変利得制御回路
JPS5834613A (ja) 可変電子インピ−ダンス装置
JPS6254313A (ja) 定電圧回路
JPS5979617A (ja) 可変利得増幅器の制御回路
JPH04215315A (ja) レベルシフト回路
JPS6323567B2 (ja)
JPS60148208A (ja) レベル変換回路
JPH0358603A (ja) 利得制御回路
JPH0212051B2 (ja)
JPS6094512A (ja) 差動増幅器

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term