JPS6159836A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS6159836A
JPS6159836A JP59180664A JP18066484A JPS6159836A JP S6159836 A JPS6159836 A JP S6159836A JP 59180664 A JP59180664 A JP 59180664A JP 18066484 A JP18066484 A JP 18066484A JP S6159836 A JPS6159836 A JP S6159836A
Authority
JP
Japan
Prior art keywords
layer
silicon
silicon dioxide
dioxide layer
hydrogen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP59180664A
Other languages
English (en)
Other versions
JPH0654775B2 (ja
Inventor
Toshiro Ogino
俊郎 荻野
Yoshihito Amamiya
好仁 雨宮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP59180664A priority Critical patent/JPH0654775B2/ja
Publication of JPS6159836A publication Critical patent/JPS6159836A/ja
Publication of JPH0654775B2 publication Critical patent/JPH0654775B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産朶上の′A:り月分野) 本発明は、集積(ロ)路などの半導体装置の製造方法、
詳しくは絶縁層の製造において、絶縁層の下地の収差も
しくは凹凸をllI!秋もしくは十阻化しうる絶線層形
成力法に開するものである。
特に、微細素子間分離における絶縁物の溝哩め込み、及
び耐層工程における絶縁喚形成に適用しうるものである
(従来技術及び発すjが・解決しようとする問題点)従
来集積回路における倣細な素子間分離の刀  。
法として、第6図、及び第7図に示す方法が提案されて
いた。まず第6図において、1は第1の導電/!!!を
有するシリコン基板、2は第2の導紙型を有するエピタ
キシャル層、3はll1l域2を分離する友めに形成さ
れt分離溝である。、に&6図(a)の分離溝3を埋め
る定めには、まずシリコン基板1とエピタキシャル層2
の表面を酸化してシリコン醸化換4を形成した後、多結
晶シリコン層5を堆積する。多結晶シリコン層5の表面
は、9剛i[30幅がl pns程度の場合、はぼ平坦
になるので、第6図(b)の形状を得る。その後、多結
晶シリコン層5をエツテングして、分R1ff1tk3
にのみ多結晶シリコンlψ6f:aし−c第6図(Q)
の形状を得る。さらに多結晶シリコン層6の次面を醇化
し、熱を収化膜7を形成する。以上の分暦工桟において
は、まず、分離溝3の形状や幅Wが異なると、第6図(
b)において多結晶シリコンR115が平坦にならなか
ったり、多結晶シリコンj−5の溝内に空洞が生じ72
:りする欠点があった。、また、196図(d)の多結
晶シリコン層6の酸化において、酸化膜がもとのシリコ
ン暎に比べて約2.4倍に膨張することにエフ、エピタ
キシャル層2に歪が加わり、欠陥?誘発する欠点があっ
た。さらに、第6図(d)において、分Iw講3円は杷
は物で完全に雄められておらず、素子が形成されるエピ
タキシャル層20間の耐圧が低い欠点がめった。
次に、第7図に示す方法について説明する。
図において、11は渠1の導電型を有するシリコン層、
12は第2の導電型を五するエピタキシャル層、14は
シリコン酸化膜、15は金属層°である。
第7図(a)では分離のための構13が形成されている
。第7IA(a)の構造に絶縁物16〜18を形成する
ここで、プラズマCVD法等によって絶縁U!Ae形成
すると、溝13の側壁部分の絶縁層17の部分は、絶縁
層16及び18の部分エフもエツチング速度が大さいの
で選択的にエツチング除去ができる(第7図(C))。
その後、金HN 1sをエツチングすると、絶縁層16
は同時に除去され、絶縁層18が分li#溝円に残る。
さらに、絶縁層19を堆積し、表面乞平坦にした後(第
7図(d))、この絶縁層19をエツチングして、第7
図(G)の構造を得る。第7図に示す分離工程において
は、第7図(CJに示す工うに、絶縁層16を除去する
のにリフトオフという工程金倉み、そのため歩留りが悪
く、工程が複雑であるという欠点を有していた。
一方、配勝工程の前に下地の段差を@減する方法として
tよ、従来リンガラスのフローが用いられてい友。この
方法は、1000℃WiJ後の熱処理を必要とし、その
ため累÷鯛域の不純物設置が変化する欠点があつ友。従
って微細な不純物分布を有する索子に過用することかで
きなかった。
さらにリンガラスは1通常集積回路工程で用いられるエ
ツチング液に対して非常にmヶや丁く、リンガラスの加
工において厳密な制御が必要であるという欠点を有して
いた。
(問題点を解決するための手段) 本発明は上dピの欠点を改善するために提案されたもの
で、耐薬品性に優れ几杷縁物5I:簡便な方法で溝に埋
め込み、あるいは下地の段差y&:緩和することを目的
とする。
したして本発明は、少くとも二酸化ゲルマニウムを言む
二酸化シリコン層全水素中において熱処理することに工
って、処理中に大きなl5vC動性を生ぜしめ、たつゲ
ルマユ9ムを揮発放散さ・せることt特徴とするもので
ある。
次に本発明の実施例を説明する。なお実施例は一つの例
示であって、本発明の精神を逸脱しない範囲で、Am々
の変更あるいは改良を行いうろことは言うまでもない。
゛ 第1図は、不発明の8141の実施例であり、絶縁物の
溝埋め込み9關に過用し7C揚合の実施例である。第1
図(a)において、21は第1の専゛成型を壱するシリ
コン基板、22は第2の導電型を有するエピタキシャル
層、23はシリコンの熱酸化膜、24は2μmの幅、l
pmの深さの幅の広い分離溝、葛はl penの幅、1
μmcD深さの幅の狭い分離溝であ夛、同一基板上に幅
の異なる分離溝が形成されている。第1図(a)に示す
基板上に、少くとも二酸化ゲルマニウムを含む二酸化シ
リコン層26を形成し、第1図(b)の構造を得る。こ
こで二酸化ゲルマニウムを含む二酸化シリコン層26を
形成する方法として、スパッタ法、シラン。
ゲルマン、酸素等を原料ガスとする化学気相成 −良法
、同様のガスを用いたプラズマ堆積法、5i−Qa合金
ノーを堆積した後、その合金層を酸化する方法等がある
。ここでは、5をGe合金層の酸化にエフ、二酸化シリ
コン層26 ’に形成した。5i−Ge合金層は、シラ
ンとゲルマンの混合ガス?450℃で熱分解して地積す
るが、酸化後の二酸化シリコン層26中の二酸化ゲルマ
ニウムの組成比が55モル条となるように、シランとゲ
ルマンのガス流hi比を調節した。二酸化シリコン層2
6の表面は第1図(b)に示すごとく、分離溝の幅に1
って異なる形状の凹凸をMする。次に・、@1図(b)
に示すシリコン基板全900℃で、水素中で10分1【
1」熱処理を行なった。熱処理後、二酸化シリコンj−
26は、第1図(C)のnに示す工うに表面の凹凸がな
くなり、平坦な映となった。また同時に二酸化シリコン
層nの膜厚は、水素中での熱処理MiJ V) 膜厚に
比べて約1/2となった。水素熱処坤後の二酸化シリコ
ン層n中には、二酸化ゲルマニウムは存在せず、5モル
チ以下の単体ゲルマニウムが存在するだけであることが
判明した。さらに、二酸化シリコン層27を、通常のシ
リコン酸化膜のエツチング前金用いてエツチングし、シ
リコン熱酸化膜も同様にエツチングし、エピタキシャル
t* 22が露出した時点でエツチングを終了すると、
第1図(d)に示ア形状が得られ、分離工程が終了する
。ここで、二酸化シリコン層nの緩衝フッ酸液に対する
エツチング速度は610シ分であり、シリコン熱酸化1
良のエツチングM度570^/分とほぼ同程度であるの
で、第1図(d)に示すごと〈平坦な表面を得ることが
できる。
以上の工うに、この実施例において、二酸化ゲルマニウ
ムを含む二酸化シリコン層を水素中で熱処理すると、処
理中に大きな流動を生じ、様々な幅や形状をMする溝を
同時に絶縁物で埋めることができる。また、水素処理前
の二酸化シリコン層は二酸化ゲルマユ9ムを含むtめ耐
湿性や耐薬品性か純粋な二酸化シリコンに比べて劣るが
、水素処理後の二【俊化シリコン層は、二酸化ゲルマニ
ウムを含まないため、純粋な二酸化シリコンとほぼ同程
度の化学的性IA、を示ア。
水素処理後の二酸化シリコン層(第1図27)は、なお
若干のゲルマニウムを含むが、これ′ljI:800℃
、lO分加湿酸索中で処理を行い、残留ゲルマニウムを
再び二酸化ゲルマニウムに変え、さらに、900℃で5
分間水素中で熱処理することにエリ、残留ゲルマニウム
に1%以下とすることもできる。必女に応じて、第1図
(b)の二酸化シリコン層26+’Fvc!/ンを添加
することによシ水索処理後の二酸化シリコン層γのエツ
チング速度を大きくシ、るるいはボロ72に添加するこ
とVCCエフエツチング速度を小さくすることもできる
この実施例においては、t!#金絶縁物のみで埋めるこ
とができ、多結晶シリコンを用いていないので、素子形
成枳城であるエピタキシャル層22間の耐圧を簡<シ、
容tを低減することかできる。さらに溝内に多結晶シリ
コンを埋め込み、その多結晶シリコン熱酸化膜酸化いう
工程を用いておらず、水素中での熱処理の際に生ずる流
動性を用いて情理め込みを行っているため、エピタキシ
ャル層22には全く歪が加わらない。分離溝24及び2
5付近の′vr面をジルトルエツチング法で調べたとこ
ろ、欠陥の発生は□全く観察されなかつt0二酸化シリ
コン層27〜29の電気的特性を別の試料を用いて評価
したところ、絶縁耐圧は5 X 10’ V/cm以上
、sit抵抗は5X1(1”Ω’cm以上でめジ、絶は
体として艮好な特性でおることが判明し友。
なお、この実施例において第1の専砥型金有するシリコ
ン基板21のかわりに絶縁体基板、あるいは表面Vこ近
いき1分のみ絶縁層である基板を用い72:場合におい
ても、同様の工程に1って分離を行うことができる。
第2図は、本発明の第2の実施例を示すものでらり、図
において31は第1の導電型をMするシリコン基板、3
2は第2の導電型を有するエピタキシャル層、33はシ
リコンの熱酸化膜、34は底部の拡かつ九゛分離溝で、
31と32の間でサイドエツテングが施されている。こ
のような構造は、31の上面に、32ヲ成長させる前に
高濃度のアンテモンあるいはヒ素を拡散させておき、そ
の高濃度拡散層のエツチング速度の大きいエツチング液
を用いて!イドエツチングすることにより形成できる。
次に第2図(a)の基板31上に、二酸 ・化ゲルマニ
ウムを含む二酸化シリコン層35f、、シラン−ゲルマ
ン−酸素を原料ガスとする化学気相成長法で堆積した(
第2図(b))。このとさ、二酸化ゲルマニウムの組成
は、第1の実施例と同様55モル地となるようにし′f
co第2図(b)で、分離溝34付近の断面を観察する
と、分離溝340ノ弐都に空洞が存在する。この空洞は
、二酸化ケルマニワムを含む二酸化シリコン層350代
わりに多結晶シリコンで溝部めを行っても同様に発生す
る。第2図(b)の基板′fc900℃で、水素雰囲気
中で10分間熱処理を行うと、二酸化シリコン層あ申の
二酸化ゲルマニウムが揮発放散し、同時Vこ大きなゐ動
性が生ずるため、第2図CC)に示すごとく、二酸化シ
リコン層370表面は平坦であり、さらに、分離溝内に
空洞は観察されな刀為りた。この工うに、本発明を用い
ると、分離溝の鳳都が横方向へ拡がった形状であっても
、分離溝を絶縁物で完全VC埋めることができる。第2
図(C)の二酸化シリコン層の性質については第1の実
施例で述べたとおりである。
第3図は本発明の第3の実施例を示すもので1りす、第
3図(a)は金W4配線thつ前段階でのシリコン基板
の一部でおる。図において41はシリコン基板、42は
絶縁層、43は多結晶シリコン抵抗体もしくは多結晶シ
リコン配線である。ここで、油密の方法で多結晶シリコ
ン層43を絶縁物で論い、コンタクト窓をあけた後金属
配線を行うと、段差44の部分で配線切れを生ずるため
、歩留りの低下や18顆性の低下を招く。この実施例で
は、まず二酸化ゲルマニウムを含む二酸化シリコン層4
5を形成しく第3図(b))〜次いで・水素雰囲気中で
、襖処理し、二酸化ゲルマニウム?含まない二酸化シリ
コン層46を形成する(第3図(C))。ここの=F−
順は、第1の実施例で述べたとおりでるる。ここで、二
酸化シリコン層は第3図(e)の46に示すごとく、水
素イ囲気申での熱処理にエリ、段差47をなだらかにへ
う。この効果にLり、二酸化シリコン層46にコンタク
ト窓(第3図(dJ ) 49をあけ、金員配線48を
施したとさ、多結晶シリコンJ會43の段差47 ’!
l−越える部分での配線切れは全く親祭されなかった。
また、第11/)実施例で述べたごとく、二酸化シリコ
ン層は多結晶シリコン層43とA1層配稼48との間の
M5琢I曽として艮好な化学的・屯気的注貝を有する。
第4図は不発明の第4の実施しりであって、東横回路の
多層配線工程におけるJ曽曲杷球1換の形成に通用し友
ものである。l@4図(a)は第一層金属配鷹全行った
直後の断面図で、図において51はシリコン基板、52
は第−鳩金稙配称、53は第一層金編配晦り端である。
ここで、稟一層金属配線52としては、モリプ、テン、
タングステン等の高融点金1114を用いる必要がるり
、この実施νりではモリブデンとじ7?:、f、次に、
gA4図(a)の基板上に二酸化ゲルマニウムを含む二
酸化シリコンI曽54t″堆積するが(第4図(b)〕
、ここでは、第一層金鴎52が酸化されないようにする
tめ、二酸化ゲルマニウムと二酸化シリコンi50モル
φづつ含むターゲットを用いてスパッタ法に工って形成
した。、欠いで水茎中で900℃で熱処理管行い、段差
53を緩かに覆う(殖4図(C))。第3図に示し7を
第3の実施例と同様の手順に従い、第2)*J目の金員
配線56を形成し、第4図(d)の構造を得る。この実
施例に2いては、高温で行なわれる処1214は水素雰
囲気中のみであるので、第−鳩金鴎52は全く酸化され
丁に残る。また、水茎中での処理時に大きな流動性が生
ずるため、第−贋金!A52が、例えば5μmの高さ奮
有してい。
たとしても、二酸化ゲルマニウムKlむ二酸化シリコン
層別が十分厚ければ、水素中での処理波の表IfItユ
、殆ど平坦でお9、厚い層間杷縁嗅の形成がitJ ’
、4しである。、第5図はその工程を示すものでめジ、
図中61はシリコン基板、62は高融点金属を用いfC
第1層金属配騙で6り、第4図に示しt方法と全く同じ
手順で二酸化ゲルマニウム金倉む二酸化シリコン層63
ヲ形成し、水素雰囲気中で熱処理を施して63を二酸化
ゲルマニウムの少ない二酸化シリコンJm64 VC変
え、70)つ乎坦性の工い表[11+を得る(第5図(
C))。ここで、第1層金纏配騙62上の二酸化シリコ
ン層64は十分薄いので、褐5図(C)の基板全5二酸
化シリコンに対して通常用いられるエツチング液、りる
いはプラズマを用いてわずかにエツナング丁6と、第5
図(d)に示すごとく、第一層金緘62の表面を鋤出さ
ぜ、力・つ、62の間には十分厚い二酸化シリコンjN
) 647!″残丁ことができる。Oの二うに本発明を
用いると、厚い層間杷緑I換全形成し、かつ第一層金属
倉、その層間絶縁漠の上部まで掩出さセ゛る工程がo]
iヒとなる、 (発明の効果) 以上説明した工うに、本発明方法に工れば、手心体基板
上して形成された溝内に絶縁物を卵め込与、分g+I 
k行う工程において、二酸化ゲルマニワムを含む二酸化
シリコン層を堆積し、ついでこの二酸化シリコン層に水
素亦囲気中で熱処理を施し、二酸化ゲルマニウムを揮発
放散させることにLジ、二酸化ゲルマニワムr殆ど言ま
ず、〃・つ前配熱処轢中に生するηcwJ性にエフ平坦
化さ、rシた表面を有する絶縁層を得ることができる。
従って、ノe成さ1″した杷紗映はシリコンの熱版化l
IQと1LiJ等の化学的性質を有すること、前6己随
4iilJ性にエリ、竹独め込み工程V(ふ・けるφの
発生r仰Millでさ、休々な形状の64を同時に埋め
ることができる利点がある。
さら((本発明方法によれば、配線工程において、下地
の段差を緩和し、耐薬品性に優れ友絶転換′fI−面便
な方法で得ることかでさ、心安とする熱処理温度も従来
の方法Vこ比べて100M、以上像状できる効果かめる
4゜図面の薗j41な説明 第1凶は本発明を用いた第1の実施例で溝即め込み分離
の工程図、第2図は本4色明を用いた第2の実施し11
でIjt都の拡がった隣を鹿め込む分離の工程図、第3
図は本発明の第3の実施例であり、金々1配勝前の段差
緩和の工&!図、第4図及び第5図は本発明の第4の実
施例であり、段差の緩かなバ4間絶線嗅を形成する工程
図、第6図は従来の6°4埋め込み分離の工程図、第7
図は従来のgkjUめ込今分離の工程図を示す、1・・
・・・・vJLの尋゛亀但をイ1するシリコン基板2・
・・・・・第2の碑1に型を有するエピタキシャル層3
・・・・・・分1.ll#溝 4・・・・・・シリコン酸化膜 5・・・・・・多結晶シリコン層 6・・・・・・溝内の多結晶シリコン層7・・・・・・
多結晶シリコン層6の熱酸化膜11・・・・−・第lの
4電型を有するシリコン基板12・・・・・・第2の専
IL型を有するエピタキシャル層13・・・・・・分離
溝 14・・・・・・シリコン酸化j換 15 ・・・ ・・・ 金 W  ]轟16・・・・・
・絶縁膜 17・・・・・・絶縁層の側壁a++分18・・・・・
・溝円の絶縁物 19・・・・・・絶縁I音 21・・・・・・第1の等電型を有するシリコン基板2
2・・・・・・第2の等成型を有するエピタキシャル層
23・・・・・・シリコン酸化膜 24・・・・・・幅の広い分離溝 25・・・・・・幅の狭い分離溝 26・・・・・・二酸化ゲルマニワムを言む二酸化シリ
コン層n・・・・・・水素処理全施し友二散化シリコン
層28・・・・・・24内の二酸化シリコン層29・・
・・・・25円の二酸化シリコン層31・・・・・・第
1の嚇′FM、型を有するシリコン基板32・・・・・
・第2の導電型を有するエピタキシャル庖33・・・・
・・シリコンfft 化tip34・・・・・・底部の
拡がった分離溝あ・・・・・・二酸化ゲルマニ「2ムを
含む二酸化シリコン層36・・・・・・35円の空洞 37・・・・・・二酸化シリコン層 4工・・・・・・シリコン基板 42・・・・・−絶縁層 43・・・・・・多結晶シリコン層 44・・・・・・43の端h 45・・・・・・二酸化ゲルマニワムを含む二酸化シリ
コン層46・・・・・・二酸化シリコン層 47・・・・・・46の44り上の部分 。
48・・・・・・第1層金属配線 49・・・・・・コンタクト窓 51・・・・・・シリコン基板 52・・・・・・第1/−金部配線 53・・・・・・52の4L都 54・・・・・・二敵化ゲルマニワムヲせむ二酸化シリ
コン層団・・・・・・二酸化シリコン層曽 56・・・・・・第1層金属配線 57・・・・・・5ムリ53り上のB11分61・・・
・・・シリコン基板 62・・・・・・第I F#金金部線 63・・・・・・二酸化ゲルマニウムを含む二酸化シリ
コン層64・・・・・・二酸化シリコン層 9許出願人 日不蒐信電鈷公社 第1図 27一−tkrtgttmtr=二rm>・+*リソ−
28−24gxz#cシリコン129−・・・2511
11.lニーな40し1)つ〉1第2図 第 3図 第4図 31S5 図

Claims (1)

    【特許請求の範囲】
  1.  半導体基板上に、少くとも二酸化ゲルマニウムを含む
    二酸化シリコン層を形成する工程と、ついで前記の二酸
    化シリコン層を水素中で熱処理して二酸化ゲルマニウム
    の一部を揮発させ、二酸化シリコン層を波動化させるこ
    とにより、水素中での熱処理前の二酸化シリコン層より
    も二酸化ゲルマニウムの含有量が少ない二酸化シリコン
    層を、半導体基板上に形成する工程とを具備することを
    特徴とする半導体装置の製造方法。
JP59180664A 1984-08-31 1984-08-31 半導体装置の製造方法 Expired - Lifetime JPH0654775B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59180664A JPH0654775B2 (ja) 1984-08-31 1984-08-31 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59180664A JPH0654775B2 (ja) 1984-08-31 1984-08-31 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS6159836A true JPS6159836A (ja) 1986-03-27
JPH0654775B2 JPH0654775B2 (ja) 1994-07-20

Family

ID=16087151

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59180664A Expired - Lifetime JPH0654775B2 (ja) 1984-08-31 1984-08-31 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH0654775B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63302537A (ja) * 1987-06-02 1988-12-09 Rohm Co Ltd 集積回路の製造方法
JPS6475184A (en) * 1987-09-14 1989-03-20 Toyota Auto Body Co Ltd Method and device for detecting disconnection of welding secondary cable
JPH0191976A (ja) * 1987-09-30 1989-04-11 Toyota Auto Body Co Ltd 溶接2次ケーブルの断線検出方法
US5089428A (en) * 1989-12-27 1992-02-18 Texas Instruments Incorporated Method for forming a germanium layer and a heterojunction bipolar transistor

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57162348A (en) * 1981-03-16 1982-10-06 Fairchild Camera Instr Co Low melting temperature two-dimensional glass for smoothing surface of integrated circuit with isolating groove

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57162348A (en) * 1981-03-16 1982-10-06 Fairchild Camera Instr Co Low melting temperature two-dimensional glass for smoothing surface of integrated circuit with isolating groove

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63302537A (ja) * 1987-06-02 1988-12-09 Rohm Co Ltd 集積回路の製造方法
JPS6475184A (en) * 1987-09-14 1989-03-20 Toyota Auto Body Co Ltd Method and device for detecting disconnection of welding secondary cable
JPH0191976A (ja) * 1987-09-30 1989-04-11 Toyota Auto Body Co Ltd 溶接2次ケーブルの断線検出方法
US5089428A (en) * 1989-12-27 1992-02-18 Texas Instruments Incorporated Method for forming a germanium layer and a heterojunction bipolar transistor

Also Published As

Publication number Publication date
JPH0654775B2 (ja) 1994-07-20

Similar Documents

Publication Publication Date Title
US5023200A (en) Formation of multiple levels of porous silicon for buried insulators and conductors in silicon device technologies
JP2519837B2 (ja) 半導体集積回路およびその製造方法
JPS6159836A (ja) 半導体装置の製造方法
KR960009091B1 (ko) 평탄한 전기적 상호 접속 구조체 제조방법
US20230061391A1 (en) Method for producing a superconducting vanadium silicide on a silicon layer
JPH04264729A (ja) 金属薄膜の平坦化形成方法
JPH0226055A (ja) 半導体装置の製造方法
JPS59182537A (ja) 半導体装置の製造方法
TW200845390A (en) Semiconductor structure including stepped source/drain region
JP2001508948A (ja) シリコンキャパシタの製造方法
KR0127271B1 (ko) 반도체 소자의 금속배선 형성방법
JP2002231651A (ja) Simox基板およびその製造方法
RU2279733C2 (ru) Структура биполярного транзистора с эмиттером субмикронных размеров и способ ее изготовления
JPS6334954A (ja) 半導体装置およびその製造方法
JPH02148760A (ja) 半導体装置およびその製造方法
JPH06120355A (ja) 半導体装置の製造方法
JPH0456222A (ja) 半導体装置の製造方法
JPS5951549A (ja) 集積回路装置の製造方法
JPS6120154B2 (ja)
KR20000044570A (ko) 반도체소자의 층간절연막 평탄화방법
JPS62139321A (ja) 半導体装置の製造方法
JPH1032206A (ja) 選択的化学気相成長法を用いたダマシン相互接続層の形成方法
JPS59127841A (ja) 半導体装置の製造方法
JPS6249644A (ja) 半導体装置の製造方法
JPH03248464A (ja) コンタクト埋め込み金属構造体およびその製造方法

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term