JPS6159565A - マルチコンピユ−タシステムの割込入力装置 - Google Patents

マルチコンピユ−タシステムの割込入力装置

Info

Publication number
JPS6159565A
JPS6159565A JP18058684A JP18058684A JPS6159565A JP S6159565 A JPS6159565 A JP S6159565A JP 18058684 A JP18058684 A JP 18058684A JP 18058684 A JP18058684 A JP 18058684A JP S6159565 A JPS6159565 A JP S6159565A
Authority
JP
Japan
Prior art keywords
interrupt
address
input
signal
register
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP18058684A
Other languages
English (en)
Japanese (ja)
Other versions
JPH0114616B2 (de
Inventor
Toshio Endo
利雄 遠藤
Tadashi Okamoto
正 岡本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP18058684A priority Critical patent/JPS6159565A/ja
Publication of JPS6159565A publication Critical patent/JPS6159565A/ja
Publication of JPH0114616B2 publication Critical patent/JPH0114616B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Multi Processors (AREA)
  • Bus Control (AREA)
JP18058684A 1984-08-31 1984-08-31 マルチコンピユ−タシステムの割込入力装置 Granted JPS6159565A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18058684A JPS6159565A (ja) 1984-08-31 1984-08-31 マルチコンピユ−タシステムの割込入力装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18058684A JPS6159565A (ja) 1984-08-31 1984-08-31 マルチコンピユ−タシステムの割込入力装置

Publications (2)

Publication Number Publication Date
JPS6159565A true JPS6159565A (ja) 1986-03-27
JPH0114616B2 JPH0114616B2 (de) 1989-03-13

Family

ID=16085851

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18058684A Granted JPS6159565A (ja) 1984-08-31 1984-08-31 マルチコンピユ−タシステムの割込入力装置

Country Status (1)

Country Link
JP (1) JPS6159565A (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62243058A (ja) * 1986-04-15 1987-10-23 Fanuc Ltd マルチプロセツサシステムの割込制御方法
JPH04271434A (ja) * 1991-02-27 1992-09-28 Fuji Electric Co Ltd プログラマブルコントローラの割込み入力モジュール
JP2007206955A (ja) * 2006-02-01 2007-08-16 Sony Corp 情報処理装置および方法、プログラム、並びに記録媒体

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50115732A (de) * 1974-02-22 1975-09-10
JPS5534752A (en) * 1978-09-01 1980-03-11 Nec Corp Common access unit

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50115732A (de) * 1974-02-22 1975-09-10
JPS5534752A (en) * 1978-09-01 1980-03-11 Nec Corp Common access unit

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62243058A (ja) * 1986-04-15 1987-10-23 Fanuc Ltd マルチプロセツサシステムの割込制御方法
US4930070A (en) * 1986-04-15 1990-05-29 Fanuc Ltd. Interrupt control method for multiprocessor system
JPH04271434A (ja) * 1991-02-27 1992-09-28 Fuji Electric Co Ltd プログラマブルコントローラの割込み入力モジュール
JP2007206955A (ja) * 2006-02-01 2007-08-16 Sony Corp 情報処理装置および方法、プログラム、並びに記録媒体

Also Published As

Publication number Publication date
JPH0114616B2 (de) 1989-03-13

Similar Documents

Publication Publication Date Title
US5499346A (en) Bus-to-bus bridge for a multiple bus information handling system that optimizes data transfers between a system bus and a peripheral bus
AU615688B2 (en) State machine checker
EP0868692B1 (de) Prozessorunabhängige fehlerprüfungsanordnung
JPS6159565A (ja) マルチコンピユ−タシステムの割込入力装置
JPH01305460A (ja) プロセッサ間通信方式
JP2565916B2 (ja) メモリアクセス制御装置
JP2000311155A (ja) マルチプロセッサシステム及び電子機器
JP2574821B2 (ja) ダイレクトメモリアクセス・コントローラ
JPH087442Y2 (ja) プログラマブルコントローラの入出力装置
JPS61269545A (ja) 計算機システム
JPH03175538A (ja) 二重化処理装置
JPS603049A (ja) バスインタ−フエ−ス装置
JP2837522B2 (ja) 入出力命令制御方式
JPH03252831A (ja) Ｄｍａ転送によるｒａｓ情報収集方法
JPH01121965A (ja) マイクロプロセッサ
JP2612715B2 (ja) アドレスバス制御装置
JPH01154272A (ja) マルチプロセッサ装置
JPS6379161A (ja) 半導体記憶装置
JPS63158660A (ja) マルチプロセツサバス制御方式
JPS6257048A (ja) 分散型プロセツサシステム
JPH02199562A (ja) 二重化メモリコピー方式
JPS63174134A (ja) 割込み制御装置
JPS63245549A (ja) バス制御装置
JPH0287253A (ja) 機器アドレス設定方式
JPH0140368B2 (de)

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees