JPS6158358A - デ−タ伝送装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明はマイクロプロセッサ間の７リアル伝送を行なう
ためのデータ伝送装置に関するものである。

〔技術的背景とその問題点〕

たとえば１対１で結合されるプロセッサ間でシリアル伝
送を行なうとき、データ交換量や周期により最適な方法
を選ぶ必要がある。少量のデータを頻繁に交換する必要
がある場合、伝送に取りかかるまでの手続きが簡単な方
法が良く、そのために１バイトごとの伝送には多少時間
がかかつてもよい。しかし、多！２Ｆのデータを時々交
換すれば良い場合には、伝送に取りかかるまでの手続き
は多少時間がかかつても、１バイトごとの伝送には時間
がかからない方が艮い。この様１；プロセッサが行なう
データ交換の目的によって、コストパフォーマンスを鑑
みその方式を変えている。

長月１のデータを送信するのに適したものとしては、ス
テータスを確認しながらデータを伝送するものがある。

いま一方のデータ伝送ｎ　Ｒｔｘから他方のデータ伝送
装置Ｂヘデータを伝送する場合、データ伝送装置Ａは送
信要求の割込み信号をデータ伝送装置Ｂの割込み検出器
を介して割込み制御装置へ送信する。データ伝送装置Ｂ
は受信起動後ステータスレジスタを介して受信準備完了
のステータスを１バイトのデータの受信の都度データ伝
送装置Ａに送信し、データ伝送ｉ日はデータ伝送装置Ｂ
からのステータスを確認しながら幾バイトのデータを送
信する、これはデータ沢送速度が速くソフトウェア等に
よるオーバーヘッドが問題となる場合有効である。もし
、データ伝送が遅い場合データ伝送装置Ａはデータ伝送
装置Ｂに対し１バイトのデータ送信説、次のデータ送イ
１を行なうべく、データ伝送装置Ｂの受信準備完了のス
テータス待ち状怨となり、その間データ伝送制御装置に
あたるプロセッサは他の処理が行なえず、すなわちプロ
セッサの処理効率の低下につながる。

一方、少量のデータを頻繁（＝交換するのに適したもの
としては、１バイトのデータ送（Ｊを割込み処理にて行
なうものがある。この装置では１バイトのデータを送信
後ただちににり込み許可とするため、次データ送信のた
めのステータス待ち：二よるプロセッサの処理効率低下
を防止できる。しかし高速伝送ではＩＩＪ込処理負荷に
よるオーバーヘッドが大きくなり、この装置は高速伝送
（＝むかないといえる。

以上データ伝送速度により、１１１者もしくは後者のデ
ータ伝送装置の選択しなければならないが、上記伝送装
置を用いるシステム毎に伝送方式が決定した伝送Ｊｉｆ
ｌの供給が必要であり、１つの伝送装置で伝送装置の異
なる多種のシステム：二用いることができない欠点があ
った。。

〔発明の目的〕

本発明の目的はステータスの確認によって幾バイトのデ
ータな伝送するデータ方式と、１７す込み処理にて１バ
イトのデータを伝送するデータ伝送方式とを具備し１、
伝送データと次伝送データの伝送開始時間の長さにより
、上記いずれかの方式を選択し、１つの伝送装置にて効
率的な伝送を行なうことのできるデータ伝送装置の供給
にある。

〔発明の概要〕

上記目的を達成するため、本発明（二おいては一方から
の送信要求を送信開始時のみに３’１ｊ込み（二て検出
し、リンク確立後双方のステータスを確認して幾バイト
のデータの送受信を行なうデータ伝送方式と、一方から
の送信要求に対し１バイトごとの伝送を割込み処理にて
行なう伝送方式を兼ね備え、伝送データの伝送周期を監
視するタイマーを設けることにより前者、後者の方式を
選択する機Ａａをイし伝送を行なうことを特徴とするう
〔発明の実施例〕 以下、図面に示す一実施例を参照して本発明を説明する
。第１図は本発明における装置の構成図であり、第２図
は伝送データのビット構成の説明囚、第８図はデータ送
受信時の機能を示すフローチャートである。便宜上、ス
テータスを確認しつつデータ伝送を行なう方式は、伝送
速度が速い時用いられる場合が多く１、：れを高速モー
ドと呼ぶ。

又、割込み処理にて１バイトの伝送を用なう方式は、逆
にデータ伝送が遅い時用いられる場合が多く、これを低
速モードと呼ぶ。伝送データはスタートピット９割込み
ピット、受１を可・送信完了を示すステータスビット、
高速モード・低速モードかを示すモードピット、ストッ
プピットから成る。

今、データ伝送装置の電源が投入され、人からＢヘデー
タを送信する場合、データ伝送制御装置１人が第２図の
送信開始部をコールすることで送信起動がかけられる。

データ伝送制御Ｊ装置ＩＡのメインプログラムにて１２
図に示された送信開始部が呼ばれると、以降割込み禁止
信号ａを割込み制御装置７人に送ると同時に、Ｂに対し
て送信割込み信号ａを２Ａ→ａＢ−＋ｂ→（５Ｂ　−＋
　ｃ　→７　Ｂと送る。

人では、データ伝送制御装置１人のメモリ内にカウンタ
ーを設け、送信割込みを行なう時、数値な１インクリメ
ントするものとする。さらにカウンターは、送信割込み
回数により、ある一定値に達するとクリアされＯにもど
り、クリア時の１面は任意とし、又、電源投入時の値は
０とする。これはデータ伝送制御装置１人内のプログラ
ムにて可能である。人では送信要求割込みを行なうこと
で。

カウンターを１インクリメントし、次にデータ伝送を高
速モードで行なうか低速モードで行なうかをデータ伝送
制御装置内のメモリを参照し、決定する。電源投入時で
はＡ、Ｂとも高速モードとなるよう設定しておく。

電源投入時である現時点）二おいてＡからの送信割込み
信号ａが割込み検出器６ＢｆＫ：Ａシ、割込み制御装置
７Ｂへ送信されると、割込み制ａ１装置７Ｂは現在割込
み許可状態であることを確認し、許可状態にある場合に
は、データ伝送装置ＩＢに対して受信開始部をコールさ
せるべく受信開始信号ｄを　。

を 出す、受信開始部をコールする方法として割込み（二て
受信開始部へ分岐させる方法とし、分岐後直ち１；受信
可能であることを、ステータスレジスタ８Ｂを介し、ｉ
→ｇＪ３−＋ｇ→２Ｂ→ａ人−＋ｈ→８Ａ→ｊと人（二
速る。ＡはＢからのステータス信号りを送信可と判断し
、データ出力装置４Ａｌ二対し信号　。

ｅを出してデータを送信する。人は続いて送信データが
ある場合再びＢからのステータス信号を待つ。ここで、
送信割込みの回数を知らせるデータ伝送制ａ装置ＩＡ内
のソフトウェアによって組み込まれたカウンターの値が
Ｏの時動作を開始するタイマーにて、データ送信信号ｅ
と次データ送信信号ｅの時間差（Ｃｄ）をとり、高速モ
ードと低速モードの切換えの目安となる設定された時間
と比較し、設値な越える時は次送イ語割込み（二て開始
される送信を低速モードで行なうべく信号に；二てデー
タ伝送制御装置１人内のメモリ（ニセットし、タイマを
動作停止とする。ｔｄは伝送速度（二よって決まるハン
ドシェイクで用いるステータの送受信に費やす時間に相
当するが、おおむねｔｄが大きい時は伝送速度→遅、ｔ
ｄが小さい時は伝送速度→速といえる。

その後送信データが無い場合（：は、送信終了を知らせ
るステータスと、次の送信が高速もしくは低速モードで
行なわれるかを知らせるステータスをステータスレジス
タ８Ａ　、　８Ｂを介し、データ伝送制御装置ＩＢへ送
り、又、割込み許可状態にすべく割込み制御装置７λ１
；信号を送り、前述データ伝送装置１人のメインプログ
ラム：二戻る。

Ｂは、信号ｆにてデータ入力装置５Ｂからデータを受信
し、ステータス信号ｊが無い場合には受信データ有りと
判断し、次のデータを受信すべく前述のステータス信号
受信可状態を人に知らせ、次データを人力する。Ａから
ステータス信号ｆがあるときは受信データ無しと判断し
、ステータス信号ｆにて次のデータ伝送における割込み
が高速もしくは低速モードであるかをデータ伝送制御装
置ＩＢ内メモリにセットし割込み先へ戻る。

送信δり込み後伝送が低速モードで行なわれる場合で人
からＢにデータ伝送行なう時、まずデータ伝送装置ＩＡ
からの信号ａにてＢを割込み禁止とする。今、データ伝
送は低速で行なうべくデータ出力装置４人に対し信号ｅ
を出す。データを送信後、送信終了のステータス、次送
信が高速・低速モードどちらであるかを知らせるステー
タスをステータスレジスタ８Ａ、８Ｂを介し送信し、ま
た割込み制御２装置７人に信号ａを送り割込み許可とす
る。

一方Ｂでは、受（、ｌｆ要求の割込み後、データ伝送Ａ
置ＩＢ内メモリを参照することで人のデータ送信が低速
モードである事を確認し信号【にてデータ人力装置から
データを入力するへその様ステータス信号」を受信し次
のデータ伝送のモードをセラ）１割込み先へもどる。

またカウンターの値が設定値と等しい場合その値はクリ
アされ、タイマーが動作を開始する時低速モードである
場合、明らか（；あるデータ伝送と次データ伝送の時間
差は設定値に対し大きな値となり一義的に次刷込みによ
る伝送は低速モードとなる。これを防ぐためにカウンタ
ーがクリアされる前の値、すなわち設定値と等しい時、
欠刻込みによる伝送は高速モードにする。以上Ｎからの
データ送信：二ついて述べたが逆方向についても同体に
行なうことが可能である。

〔発明の効果〕

本発明によれば、ｎｌに述のステータスの確認により幾
バイトのデータを伝送する方式と割込み処理に−Ｃ１バ
イトのデータ伝送を行なう方式を一定回収の送’Ｊ　；
ｉ；Ｉｆ込みごとに、１バイトの伝送開始時間をタイマ
一部にて監視することで撰択し、１つの伝送表置にて用
いるシステムのデータ伝送速度：二よらない効率的な伝
送が行なえるための有効なデ−タ伝送装置が供給できる
。

【図面の簡単な説明】

５ｔ↓１図は本発明の一実施例を示すブロック図、第２
図は伝送データのビット構成の説明図、第８図はデータ
送受信時の機能を示すフローチ？−）である。 ＩＡ　、　ＩＢ・・・データ伝送制御装置２Ａ　、　２
Ｂ・・・パラレル／シリアル変換装置８Ａ　、　８Ｂ・
・・シリアル／パラレル変換装置４Ａ、４Ｂ・・・デー
タ出力装置 ５Ａ　、　５Ｂ・・・データ人力装置 ６Ａ　、　６Ｂ・・・割込み演出器 ７Ａ、７Ｂ・・・刷込み制御装置 ８Ａ、８Ｂ・°・ステータスレジスタ ９Ａ、９Ｉ３・・・タイマー （７３１７）代理人　弁理士　則　近　憲　佑　（ほか
１名）第１図 第２図 チー７　（８ヒｌ１−） ７゜ ズ

Claims (1)

【特許請求の範囲】
1. 送信受信用の伝送路と割り込み検出制御部とステータス
   レジスタとデータ伝送制御部により構成されシリアル伝
   送を行なうデータ伝送装置において、一方からの送信要
   求を送信開始時のみに割り込みにて検出しリンク確立後
   双方のステータスを確認して幾バイトのデータの送受信
   を行なうデータ伝送方式と、一方からの送信要求に対し
   １バイトごとの伝送を割り込み処理にて行なう伝送方式
   を兼ね備え、伝送データの伝送周期を監視するタイマー
   を設けることにより前者、後者の方式を選択する機能を
   有し伝送を行なうことを特徴とするデータ伝送装置。