JPS594360A - プロセツサ間通信の衝突防止方式 - Google Patents
プロセツサ間通信の衝突防止方式Info
- Publication number
- JPS594360A JPS594360A JP57113233A JP11323382A JPS594360A JP S594360 A JPS594360 A JP S594360A JP 57113233 A JP57113233 A JP 57113233A JP 11323382 A JP11323382 A JP 11323382A JP S594360 A JPS594360 A JP S594360A
- Authority
- JP
- Japan
- Prior art keywords
- processor
- transmission
- processors
- communication
- inter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L5/00—Arrangements affording multiple use of the transmission path
- H04L5/14—Two-way operation using the same type of signal, i.e. duplex
- H04L5/16—Half-duplex systems; Simplex/duplex switching; Transmission of break signals non-automatically inverting the direction of transmission
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Multi Processors (AREA)
- Bidirectional Digital Transmission (AREA)
- Communication Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の技術分野
本発明は、複数のプロセッサで構成されたシステムにお
いて、各プロセッサ間で半二重通信を行う際における、
プロセッサ間通信の衝突防止方式％式％ 従来技術と問題点 複数のプロセッサからなるシステムにおいては各プロセ
ッサ間においてデータの送受信を行うため、片方向通信
による半二重通信制御によってプロセッサ間通信が行わ
れる。このような半二重通（１） 信制御においては、両プロセッサから同時に送信要求が
発生した場合、送信要求の衝突が生して一方のプロセッ
サが拒否され、拒否されたプロセッサ側において拒否さ
れたことにより必要になった制御を行うため、制御が複
雑になるだけでなく、プロセッサの処理能力が低下する
と言う問題があった。
いて、各プロセッサ間で半二重通信を行う際における、
プロセッサ間通信の衝突防止方式％式％ 従来技術と問題点 複数のプロセッサからなるシステムにおいては各プロセ
ッサ間においてデータの送受信を行うため、片方向通信
による半二重通信制御によってプロセッサ間通信が行わ
れる。このような半二重通（１） 信制御においては、両プロセッサから同時に送信要求が
発生した場合、送信要求の衝突が生して一方のプロセッ
サが拒否され、拒否されたプロセッサ側において拒否さ
れたことにより必要になった制御を行うため、制御が複
雑になるだけでなく、プロセッサの処理能力が低下する
と言う問題があった。
第１図は、２プロセツサからなるシステムを例示してい
る。同図において、ｌ、 ２はプロセッサ、３．４は
チャネル、５．６はチャネル間通信用アダプタ（ＣＣＡ
）である。また第２図は、第１図に示されたごときシス
テムにおいてプロセッサ間通信を行う場合の制御を説明
している。同図において（Ａ＞は送信要求の衝突がない
場合を示し、（Ｂ）は衝突があった場合を示している。
る。同図において、ｌ、 ２はプロセッサ、３．４は
チャネル、５．６はチャネル間通信用アダプタ（ＣＣＡ
）である。また第２図は、第１図に示されたごときシス
テムにおいてプロセッサ間通信を行う場合の制御を説明
している。同図において（Ａ＞は送信要求の衝突がない
場合を示し、（Ｂ）は衝突があった場合を示している。
第１図および第２図（Ａ）において、プロセッサ２から
プロセッサ１に対してデータの転送要求が発生ずると、
プロセッサ２はライト命令によって起動を行い、これに
よってチャネル４を介してＣＣＡ６が起動してＣＣＡ３
に対して通信が行わ（２） れ、チャネル３を介してプロセッサｌに割り込みがかか
る。プロセッサ１はリード命令によって起動を行い、こ
れによってチャネル３を介してＣＣＡ３が起動してＣＣ
Ａ６に対して通信が行われ、チャネル４を介してプロセ
ッサ２Ｇこり一ド命令力鳴送られて、プロセッサ２から
プロセッサ１に対してデータ転送が行われる。これはプ
ロセッサ間通信の衝突がない場合であって、通信量が少
なし）とき、あるいは通信量が片方向に極端に偏ってＧ
）るときは、一般にこのような形態の通信が行われる。
プロセッサ１に対してデータの転送要求が発生ずると、
プロセッサ２はライト命令によって起動を行い、これに
よってチャネル４を介してＣＣＡ６が起動してＣＣＡ３
に対して通信が行わ（２） れ、チャネル３を介してプロセッサｌに割り込みがかか
る。プロセッサ１はリード命令によって起動を行い、こ
れによってチャネル３を介してＣＣＡ３が起動してＣＣ
Ａ６に対して通信が行われ、チャネル４を介してプロセ
ッサ２Ｇこり一ド命令力鳴送られて、プロセッサ２から
プロセッサ１に対してデータ転送が行われる。これはプ
ロセッサ間通信の衝突がない場合であって、通信量が少
なし）とき、あるいは通信量が片方向に極端に偏ってＧ
）るときは、一般にこのような形態の通信が行われる。
これに対して、第２図（Ｂ）は衝突が発生Ｑた場合を示
し、プロセッサ２において転送要求力く発注して起動が
行われると同時に、プロセッサＩＧこおいても転送要求
が発生して起動が行われ、衝突が発生して何れか一方の
、通常時間的に多少遅れた側のプロセッサが拒否される
。このような状態すよ相互間の通信量が多い場合あるし
）は通信の方向力く平均化している場合に多く生し、こ
れによってＩ巨否された側のプロセッサが前述のようＧ
こ無用の処理を強いられることになる。
し、プロセッサ２において転送要求力く発注して起動が
行われると同時に、プロセッサＩＧこおいても転送要求
が発生して起動が行われ、衝突が発生して何れか一方の
、通常時間的に多少遅れた側のプロセッサが拒否される
。このような状態すよ相互間の通信量が多い場合あるし
）は通信の方向力く平均化している場合に多く生し、こ
れによってＩ巨否された側のプロセッサが前述のようＧ
こ無用の処理を強いられることになる。
（３）
発明の目的
本発明は、このような従来技術の問題点を解決しようと
するものであって、その目的番よ、複数プロセッサで構
成されたシステムにお＆ノる各ブロモ・νす間の半二重
通信制御において、送（言要５にのｊ！ｊ突を防止する
ことによって、衝突に基づく処１里を不要とし、プロセ
ッサの処理能力の向上と通ず言Ｉ＋Ｉ ｆａｎの単純化
を図ることができる方式を提（Ｊｊｌ−ることにある。
するものであって、その目的番よ、複数プロセッサで構
成されたシステムにお＆ノる各ブロモ・νす間の半二重
通信制御において、送（言要５にのｊ！ｊ突を防止する
ことによって、衝突に基づく処１里を不要とし、プロセ
ッサの処理能力の向上と通ず言Ｉ＋Ｉ ｆａｎの単純化
を図ることができる方式を提（Ｊｊｌ−ることにある。
発明の実施例
第３図は、本発明のプロセッサ間通イ言のｉｈ突防止方
式における通信制御の概要を説明して（、ｓる。
式における通信制御の概要を説明して（、ｓる。
同図において、（Ａ）はブロモ・ン刀゛１力く送イ言権
を持つ状態でプロセッサ１が転送要求を発生した場合を
示し、この場合はプロセッサ１の起Ｕｎこよってプロセ
ッサ２に割り込みがかかり、これ番こよってプロセラ＋
２が起動してリート−命令を発／４ニし、これによって
プロセッサ１からデータ転送力＜マ〒われる。また（Ｂ
）はプロセッサ２力ζ送イ言権を１寺つ状態で両プロセ
ッサからほぼ同時Ｇこ転送要求力く発（４） 生した場合を示し、送信権を持つプロセッサ２の転送要
求は（Ａ）の場合と同様に処理されるが、送信権がない
プロセッサ１の転送要求はプロセッサ２のデータ転送が
完了するまで待ち合せさせられ、プロセッサ２の処理が
終ってプロセッサＩが送信権を持ったとき、その処理が
行われる。さらに（Ｃ）はプロセッサ２が送信権を持つ
状態で転送要求がない場合を示し、この場合はプロセッ
サ２がダミーのデータを送信し、これによってプロセッ
サ１に送信権が移る。
を持つ状態でプロセッサ１が転送要求を発生した場合を
示し、この場合はプロセッサ１の起Ｕｎこよってプロセ
ッサ２に割り込みがかかり、これ番こよってプロセラ＋
２が起動してリート−命令を発／４ニし、これによって
プロセッサ１からデータ転送力＜マ〒われる。また（Ｂ
）はプロセッサ２力ζ送イ言権を１寺つ状態で両プロセ
ッサからほぼ同時Ｇこ転送要求力く発（４） 生した場合を示し、送信権を持つプロセッサ２の転送要
求は（Ａ）の場合と同様に処理されるが、送信権がない
プロセッサ１の転送要求はプロセッサ２のデータ転送が
完了するまで待ち合せさせられ、プロセッサ２の処理が
終ってプロセッサＩが送信権を持ったとき、その処理が
行われる。さらに（Ｃ）はプロセッサ２が送信権を持つ
状態で転送要求がない場合を示し、この場合はプロセッ
サ２がダミーのデータを送信し、これによってプロセッ
サ１に送信権が移る。
このように本発明の方式は、プロセッサ間の送信要求を
交互に行い、両プロセッサの送信要求が衝突する場合に
は送信権を持つプロセッサが優先権を持って送信を行う
とともに、送信権がないプロセッサは待ち合せを行って
次に送信権を持ったとき送信を行い、また送信権を持つ
プロセッサが送信要求がないときは、ダミーデータを送
って相手プロセッサに送信権を移すことによって、一時
的に通信が停止することを防止するものであり、これに
よってプロセッサ間通信の衝突防止を行つ（５） たもので、本方式は、特にプロセッサ間の送信要求量が
平均化している場合に効果を発揮する。
交互に行い、両プロセッサの送信要求が衝突する場合に
は送信権を持つプロセッサが優先権を持って送信を行う
とともに、送信権がないプロセッサは待ち合せを行って
次に送信権を持ったとき送信を行い、また送信権を持つ
プロセッサが送信要求がないときは、ダミーデータを送
って相手プロセッサに送信権を移すことによって、一時
的に通信が停止することを防止するものであり、これに
よってプロセッサ間通信の衝突防止を行つ（５） たもので、本方式は、特にプロセッサ間の送信要求量が
平均化している場合に効果を発揮する。
第４図は本発明の方式におけるＯＣＡ装置の管理状態図
を示している。同図において、■、■。
を示している。同図において、■、■。
■、■はＣＣＡにおける状態番号（ＳＴＮ）を示し、Ｓ
ＴＮ ＝ １は該当のＯＣＡが送信要求によって起動待
らの状態にあることを示している。ＣＣＡが起動されて
ライト命令が出され、ＣＣＡはデータを送信しデータ送
信中チャネルからのデータ送信終了の割り込み待ちの状
態となる。この状態は５ＴＮ−２に対応する。一方、Ｓ
ＴＮ ＝ １のとき相手ＯＣＡはＳＴＮ ＝ ３の状態
にあって、相手からの起動待ちの状態にある。相手ＯＣ
Ａが起動されてソー１：命令が出され、相手ＣＣＡはデ
ータを受信しデータ受信中チャネルからのデータ受信終
了の割り込み待ちの状態となる。この状態はＳＴＮ ＝
４に対応する。ＣＣＡの管理状態は、それぞれの属す
るプロセッサの指示によって定められる。
ＴＮ ＝ １は該当のＯＣＡが送信要求によって起動待
らの状態にあることを示している。ＣＣＡが起動されて
ライト命令が出され、ＣＣＡはデータを送信しデータ送
信中チャネルからのデータ送信終了の割り込み待ちの状
態となる。この状態は５ＴＮ−２に対応する。一方、Ｓ
ＴＮ ＝ １のとき相手ＯＣＡはＳＴＮ ＝ ３の状態
にあって、相手からの起動待ちの状態にある。相手ＯＣ
Ａが起動されてソー１：命令が出され、相手ＣＣＡはデ
ータを受信しデータ受信中チャネルからのデータ受信終
了の割り込み待ちの状態となる。この状態はＳＴＮ ＝
４に対応する。ＣＣＡの管理状態は、それぞれの属す
るプロセッサの指示によって定められる。
第５図は、本発明の方式における送信処理と受信処理と
を示す一実施例である。同図においてＩＩΔ。
を示す一実施例である。同図においてＩＩΔ。
（６）
１１Ｂ、−−は送信要求をを示し、１２はそれらの送信
要求を表示する送信待ちキュー（ＳＮＤ（１） 、１３
は送信バッファ（ＳＮＤＢＦ ） 、１４は受信バッフ
ァ（ＩｉＤＢＦ）である。また第６図は、これらの処理
を示すフローチャートであって、（Ａ）は送信処理を示
しくＢ）は受信処理を示している。
要求を表示する送信待ちキュー（ＳＮＤ（１） 、１３
は送信バッファ（ＳＮＤＢＦ ） 、１４は受信バッフ
ァ（ＩｉＤＢＦ）である。また第６図は、これらの処理
を示すフローチャートであって、（Ａ）は送信処理を示
しくＢ）は受信処理を示している。
第５図および第６図（Ａ）において、送信処理は次のよ
うにして行われる。まず送信側プロセッサでは、送信要
求を送信待ちキュー１２から取り出し、送信バッファ１
３に編集する。送信バッファはチャネルを介してＣＣＡ
から相手側に送信する情報ヲ、一時的に蓄えるためのバ
ッファであって、プロセッサ内に設けられている。送信
バッファには同時に制御語として送信バッファ番号、送
出語数（ワードカウンタ： ＷＣ）等がセットされる。
うにして行われる。まず送信側プロセッサでは、送信要
求を送信待ちキュー１２から取り出し、送信バッファ１
３に編集する。送信バッファはチャネルを介してＣＣＡ
から相手側に送信する情報ヲ、一時的に蓄えるためのバ
ッファであって、プロセッサ内に設けられている。送信
バッファには同時に制御語として送信バッファ番号、送
出語数（ワードカウンタ： ＷＣ）等がセットされる。
ここに言う送信バッファ番号は、ページと同し概念のも
のである。送信バッファにはさらに送信要求されている
データが編集される。この処理は、ＷＣの最大接骨送信
バッファに格納されたとき、ページを切り替えるように
図示されない別のハラ（７） ファにセットされ、連続してまたは次回に送信される。
のである。送信バッファにはさらに送信要求されている
データが編集される。この処理は、ＷＣの最大接骨送信
バッファに格納されたとき、ページを切り替えるように
図示されない別のハラ（７） ファにセットされ、連続してまたは次回に送信される。
なおＷＣの最大長はシステム固定であってもよく、また
可変であってもよい。ただし受信側で受信が許容される
語数であることが望ましい。
可変であってもよい。ただし受信側で受信が許容される
語数であることが望ましい。
次にＯＣＡにライト要求を出してチャネルを起動し、Ｃ
ＣＡの状態番号（ＳＴＮ ）を更新してＯＣＡを相手プ
ロセッサからの割り込み待ちとする。
ＣＡの状態番号（ＳＴＮ ）を更新してＯＣＡを相手プ
ロセッサからの割り込み待ちとする。
一方、プロセッサが送信権を持つ状態で送出ずべきデー
タがないときは、制御語としてＷＣ＝Ｏとしたダミーデ
ータを送出して相手側に送信権を移し、同時に自らは受
信側となる。
タがないときは、制御語としてＷＣ＝Ｏとしたダミーデ
ータを送出して相手側に送信権を移し、同時に自らは受
信側となる。
また第５図および第６図（Ｂ）において、受信処理は次
のようにして行われる。受信バッファ１４にデータを受
信すると、ＷＣによって指定された語数骨を受信し、処
理したのちＣＣＡの状態番号（ＳＴＮ ）を更新して、
送信処理に移行する。このときＷＣ＝Ｏであれば、相手
プロセッサが送信すべきデータがないので、状態番号（
ＳＴＮ ）を更新して直ちに送信処理に移行する。
のようにして行われる。受信バッファ１４にデータを受
信すると、ＷＣによって指定された語数骨を受信し、処
理したのちＣＣＡの状態番号（ＳＴＮ ）を更新して、
送信処理に移行する。このときＷＣ＝Ｏであれば、相手
プロセッサが送信すべきデータがないので、状態番号（
ＳＴＮ ）を更新して直ちに送信処理に移行する。
このような送信、受信の処理を繰り返すことに（８）
より、プロセッサ間のデータのやりとりしよ常に交互に
行われるので、衝突を生しるおそれがなく、かつ送信す
べきデータがないときは直ちに相手側に送信権を移すの
で、トラヒック量に応して送信の主導権の自律的制御が
行われる。
行われるので、衝突を生しるおそれがなく、かつ送信す
べきデータがないときは直ちに相手側に送信権を移すの
で、トラヒック量に応して送信の主導権の自律的制御が
行われる。
発明の詳細
な説明したように、本発明のプロセッサ間通信の衝突防
止方式によれば、複数ブロモ・ンサで構成されたシステ
ムにおける各プロセッサ間の半二重通信制御において、
送信要求を交互に行うようにすることによって、送信要
求の（ｉ突を防止し−Ｃ衝突に伴う処理を不要にすると
ともに、トラヒ・ンク量に応じて送信の主導権の自律的
制御を行うことができるので、プロセッサの処理能力の
向上と通信制御の単純化を図ることが可能となつ−ζ、
甚だ効果的である。
止方式によれば、複数ブロモ・ンサで構成されたシステ
ムにおける各プロセッサ間の半二重通信制御において、
送信要求を交互に行うようにすることによって、送信要
求の（ｉ突を防止し−Ｃ衝突に伴う処理を不要にすると
ともに、トラヒ・ンク量に応じて送信の主導権の自律的
制御を行うことができるので、プロセッサの処理能力の
向上と通信制御の単純化を図ることが可能となつ−ζ、
甚だ効果的である。
第１図は２プロセツサからなるシステムの構成を示すブ
ロック図、第２図は２ブロセ・ン男・力・らなるシステ
ムにおいてプロセッサ間通信を行う場合（９） の制御を示す説明図、第３図は本発明のプロセッサ間通
信の衝突防止方式における制御の概要を示す説明図、第
４図は本発明の方式におけるＯＣＡの管理状態を示す図
、第５図は本発明の方式における送信処理と受信処理の
一実施例を示す図、第６図はこれらの処理の流れを示す
フローチャートである。 １．２−−−プロセッサ、３．４−チャネル、５゜６−
チャネル間通信アダプタ（ＯＣＡ） 、ＩＩＡ。 １１Ｂ、−−一送信要求、１２−送信待ちキュー（５Ｎ
ＤＱ）、１３−＝送信バッファ（ＳＮＩＩＢＦ ） 、
１４−受信バッファ（ＲＤＢＦ） 特許出願人 富士通株式会社 代理人 弁理士 玉蟲久五部 （外３名）（１０） 第４図 第５図
ロック図、第２図は２ブロセ・ン男・力・らなるシステ
ムにおいてプロセッサ間通信を行う場合（９） の制御を示す説明図、第３図は本発明のプロセッサ間通
信の衝突防止方式における制御の概要を示す説明図、第
４図は本発明の方式におけるＯＣＡの管理状態を示す図
、第５図は本発明の方式における送信処理と受信処理の
一実施例を示す図、第６図はこれらの処理の流れを示す
フローチャートである。 １．２−−−プロセッサ、３．４−チャネル、５゜６−
チャネル間通信アダプタ（ＯＣＡ） 、ＩＩＡ。 １１Ｂ、−−一送信要求、１２−送信待ちキュー（５Ｎ
ＤＱ）、１３−＝送信バッファ（ＳＮＩＩＢＦ ） 、
１４−受信バッファ（ＲＤＢＦ） 特許出願人 富士通株式会社 代理人 弁理士 玉蟲久五部 （外３名）（１０） 第４図 第５図
Claims (1)
- 複数のプロセッサからなるシステムにおけるプロセッサ
間の半二重通信の制御方式において、送信要求を交互に
行うように状態制御を行うことを特徴とするプロセッサ
間通信の衝突防止方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57113233A JPS594360A (ja) | 1982-06-30 | 1982-06-30 | プロセツサ間通信の衝突防止方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57113233A JPS594360A (ja) | 1982-06-30 | 1982-06-30 | プロセツサ間通信の衝突防止方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS594360A true JPS594360A (ja) | 1984-01-11 |
| JPH0125465B2 JPH0125465B2 (ja) | 1989-05-17 |
Family
ID=14606934
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57113233A Granted JPS594360A (ja) | 1982-06-30 | 1982-06-30 | プロセツサ間通信の衝突防止方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS594360A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63185797A (ja) * | 1987-01-24 | 1988-08-01 | 株式会社豊田自動織機製作所 | スプレツダ−装置 |
| EP0944217A2 (en) * | 1998-02-25 | 1999-09-22 | Matsushita Electric Industrial Co., Ltd. | Methods for data communication and for generating communication frames |
-
1982
- 1982-06-30 JP JP57113233A patent/JPS594360A/ja active Granted
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63185797A (ja) * | 1987-01-24 | 1988-08-01 | 株式会社豊田自動織機製作所 | スプレツダ−装置 |
| EP0944217A2 (en) * | 1998-02-25 | 1999-09-22 | Matsushita Electric Industrial Co., Ltd. | Methods for data communication and for generating communication frames |
| EP0944217A3 (en) * | 1998-02-25 | 2000-05-10 | Matsushita Electric Industrial Co., Ltd. | Methods for data communication and for generating communication frames |
| US6714540B1 (en) | 1998-02-25 | 2004-03-30 | Matsushita Electric Industrial Co., Ltd. | Data communication method, communication frame generating method, and medium on which program for carrying out the methods are recorded |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0125465B2 (ja) | 1989-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5444860A (en) | Translator system for message transfers between digital units operating on different message protocols and different clock rates | |
| JPH07210519A (ja) | データ転送制御方法および送受信制御装置 | |
| JPS594360A (ja) | プロセツサ間通信の衝突防止方式 | |
| JPS6266360A (ja) | 優先度制御方式 | |
| KR100525379B1 (ko) | 반이중 데이터 전송방식의 기억장치 직접접근 로직의데이터 충돌 방지 방법 | |
| JPH066387A (ja) | データ転送制御方法および装置 | |
| JPS63171042A (ja) | デ−タ伝送方式 | |
| JP2752456B2 (ja) | チャネル装置 | |
| JPH01134648A (ja) | コンピュータ間通信方法 | |
| JPH03101434A (ja) | 多地点会議システムにおける送信権移行制御方式 | |
| JP2541686B2 (ja) | 入出力制御方法 | |
| JPS6158358A (ja) | デ−タ伝送装置 | |
| JPH08228203A (ja) | データ転送方式 | |
| JPH06131295A (ja) | バス変換装置 | |
| JPS6184946A (ja) | 簡易マルチブロツク伝送装置 | |
| JPS60110066A (ja) | デ−タ転送制御方式 | |
| JPS6252656A (ja) | デ−タ転送方式 | |
| JPS6074836A (ja) | デ−タ転送方式 | |
| JPH0337752A (ja) | 通信回線を用いたデータ転送方式 | |
| JPH0635865A (ja) | 並列処理システム | |
| JPS62183239A (ja) | 同報通信方式 | |
| JPS61136152A (ja) | ホスト計算機と通信制御装置間のデ−タ転送方式 | |
| JPS62245465A (ja) | ロングパケツト送受信装置 | |
| JPS61264829A (ja) | ネツトワ−ク制御装置の割込み制御方式 | |
| JPS6165351A (ja) | 制御システム |