JPH01134648A - コンピュータ間通信方法 - Google Patents
コンピュータ間通信方法Info
- Publication number
- JPH01134648A JPH01134648A JP29341087A JP29341087A JPH01134648A JP H01134648 A JPH01134648 A JP H01134648A JP 29341087 A JP29341087 A JP 29341087A JP 29341087 A JP29341087 A JP 29341087A JP H01134648 A JPH01134648 A JP H01134648A
- Authority
- JP
- Japan
- Prior art keywords
- computer
- subchannel
- host computer
- data
- control device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 15
- 230000005540 biological transmission Effects 0.000 claims description 8
- 230000009977 dual effect Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 230000002411 adverse Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
Landscapes
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
「産業上の利用分野」
本発明は、あるデバイスを共有する複数のコンピュータ
からなる二重化システムにおけるコンピュータ間通信方
法に関するものであり、通信量の一時的な増加に対して
もシステムの負荷が増大しないように改良を施すもので
ある。
からなる二重化システムにおけるコンピュータ間通信方
法に関するものであり、通信量の一時的な増加に対して
もシステムの負荷が増大しないように改良を施すもので
ある。
「従来の技術」
I/Oチャネル、例えば、SC3I (SmallCo
mputer 5ystelr nterface)バ
ス等に結合するI/Oチャネル制御装置を介して接続す
る二重化コンピュータシステムの例を第2図に表わすに
の図において、ホスト・コンピュータ/O゜20が各々
I/Oチャネル制御装置(図示せず)を介して5C8I
バスBに接続され、5csrバスBには5C3Iデバイ
スの共有ディスク装置り等が接続されている。
mputer 5ystelr nterface)バ
ス等に結合するI/Oチャネル制御装置を介して接続す
る二重化コンピュータシステムの例を第2図に表わすに
の図において、ホスト・コンピュータ/O゜20が各々
I/Oチャネル制御装置(図示せず)を介して5C8I
バスBに接続され、5csrバスBには5C3Iデバイ
スの共有ディスク装置り等が接続されている。
このシステムでは、共有ディスク装置りの管理、ホスト
・コンピュータ/O.20間の同期等の目的でホスト・
コンピュータ/O.20はデータ授受を行う。
・コンピュータ/O.20間の同期等の目的でホスト・
コンピュータ/O.20はデータ授受を行う。
例えばホスト・コンピュータ/Oがホスト・コンピュー
タ20にデータを送信する場合、ホスト・コンピュータ
/Oは5C3IバスB上の他デバイスへのアクセスと同
じ手順でコマンド、データを送信する。ホスト・コンピ
ュータ2oはこのコマンドを受信して解釈し、正しけれ
ばそのデータを受信する。
タ20にデータを送信する場合、ホスト・コンピュータ
/Oは5C3IバスB上の他デバイスへのアクセスと同
じ手順でコマンド、データを送信する。ホスト・コンピ
ュータ2oはこのコマンドを受信して解釈し、正しけれ
ばそのデータを受信する。
従来、ホスト・コンピュータ/O及び20は内部に送受
信用バッファを1個備え、以上のような動作を処理して
いた。
信用バッファを1個備え、以上のような動作を処理して
いた。
「発明が解決しようとする問題点1
以上のような方法にあっては、次に記す問題が発生して
いた。
いた。
(1)−時的に通信の使用度が増大するシステムではホ
スト・コンピュータ内の1個の送受信バッファのみでは
対応が難しく、受信ff1llソフトウエアにも過大な
負担となる。
スト・コンピュータ内の1個の送受信バッファのみでは
対応が難しく、受信ff1llソフトウエアにも過大な
負担となる。
(2>(1)の場合、ホスト・コンピュータ内I/Oチ
ャネル制御装置の負荷が高まり、他デバイスへ悪影響を
及ぼす、即ち、受信バッファが満杯の時は送信側にコマ
ンドがエラーとして戻されるなめ、送信側でコマンド送
信再試行が必要となる。
ャネル制御装置の負荷が高まり、他デバイスへ悪影響を
及ぼす、即ち、受信バッファが満杯の時は送信側にコマ
ンドがエラーとして戻されるなめ、送信側でコマンド送
信再試行が必要となる。
本発明は以上の問題を解決するためになされたものであ
り、使用度の一時的な増大に対しても受信側のI/Oチ
ャネル制御装置の負荷、及びホスト・コンピュータ側の
ソフトウェアの負荷の軽減を図ることを目的とする。
り、使用度の一時的な増大に対しても受信側のI/Oチ
ャネル制御装置の負荷、及びホスト・コンピュータ側の
ソフトウェアの負荷の軽減を図ることを目的とする。
r問題を解決するための手段」
本発明は、ホスト・コンピュータ側に複数のサブチャネ
ルを設け、送信側はデータ送信の際にサブチャネルを指
定し、受信側は受信したデータを順次このサブチャネル
に格納していくらのであり、本発明の概要は次の通りで
ある。
ルを設け、送信側はデータ送信の際にサブチャネルを指
定し、受信側は受信したデータを順次このサブチャネル
に格納していくらのであり、本発明の概要は次の通りで
ある。
即ち、本発明は、I/Oチャネルを通じて第1のコンピ
ュータと第2のコンピュータとが接続されるコンピュー
タシステムに設定され、このI/Oチャネルを経由して
行うコンピュータ間通信方法において、 前記第1のコンピュータと前記第2のコンピュータに通
信用の複数のサブチャネルを設定し、送信側コンピュー
タは送信データを逐次サブチャネルを指定して送信し、
受信側コンピュータは前記送信側コンピュータから指定
されたサブチャネルに対応するバッファに前記送信デー
タを格納してデータを送受信することを特徴とするコン
ピュータ間通信方法である。
ュータと第2のコンピュータとが接続されるコンピュー
タシステムに設定され、このI/Oチャネルを経由して
行うコンピュータ間通信方法において、 前記第1のコンピュータと前記第2のコンピュータに通
信用の複数のサブチャネルを設定し、送信側コンピュー
タは送信データを逐次サブチャネルを指定して送信し、
受信側コンピュータは前記送信側コンピュータから指定
されたサブチャネルに対応するバッファに前記送信デー
タを格納してデータを送受信することを特徴とするコン
ピュータ間通信方法である。
「作用」
本発明のコンピュータ間通信方法は、−時的な通信量の
増大が発生した場合、サブチャネルに順次送信されたデ
ータを格納していき、受信側ソフトウェア、I/Oチャ
ネル制御装置の負荷の増大を押さえる。
増大が発生した場合、サブチャネルに順次送信されたデ
ータを格納していき、受信側ソフトウェア、I/Oチャ
ネル制御装置の負荷の増大を押さえる。
「実施例j
本発明が対象とするシステム構成例は第2図に示すシス
テム図と同様である。
テム図と同様である。
第3図はホスト・コンピュータ/Oの内部構成(ホスト
・コンピュータ20も同−構成)を表わしたものであり
、プロセッサ11、主メモリ12、I/Oチャネル制御
装置13がシステム・バスSBに接続されてなる。また
、I/Oチャネル制御装置13はこのホスト・コンピュ
ータ/Oと5C3IバスBと接続する。
・コンピュータ20も同−構成)を表わしたものであり
、プロセッサ11、主メモリ12、I/Oチャネル制御
装置13がシステム・バスSBに接続されてなる。また
、I/Oチャネル制御装置13はこのホスト・コンピュ
ータ/Oと5C3IバスBと接続する。
更に、I/Oチャネル制御装置13の構成を第4図に表
わす、131はこのI/Oチャネル制御装置13を制御
するマイクロプロセッサ、132はホスト・コンピュー
タのシステム・バス5BfflJまたは5C3IバスB
側から書き込みが行われるデュアル・ボートRAM、1
33は5C3IバスBに接続される5C3Iバス・イン
ターフェイス、134はマイクロプロセッサ131の指
令により5csrバス・インターフェイス133を介し
てホスト・コンピュータ側と5C3Iデバイス側とでダ
イレクト・メモリ・アクセスを起動するDMAコントロ
ーラである。
わす、131はこのI/Oチャネル制御装置13を制御
するマイクロプロセッサ、132はホスト・コンピュー
タのシステム・バス5BfflJまたは5C3IバスB
側から書き込みが行われるデュアル・ボートRAM、1
33は5C3IバスBに接続される5C3Iバス・イン
ターフェイス、134はマイクロプロセッサ131の指
令により5csrバス・インターフェイス133を介し
てホスト・コンピュータ側と5C3Iデバイス側とでダ
イレクト・メモリ・アクセスを起動するDMAコントロ
ーラである。
尚、デュアル・ボー)RAM132は、ホスト・コンピ
ュータ/OとこのI/Oチャネル制御装置13とのイン
ターフェイスとして設置されたものであり、5C3Iバ
スBまたはシステム・バスSBの双方向から書き込み可
能である。また、各々のホスト・コンピュータはこのデ
ュアル・ボートRAMからの情報により内部の主メモリ
の内部領域をデータ送受信のバッファとしてデュアル・
ボートRAMの内容に合わせて複数のサブチャネルに分
割する。
ュータ/OとこのI/Oチャネル制御装置13とのイン
ターフェイスとして設置されたものであり、5C3Iバ
スBまたはシステム・バスSBの双方向から書き込み可
能である。また、各々のホスト・コンピュータはこのデ
ュアル・ボートRAMからの情報により内部の主メモリ
の内部領域をデータ送受信のバッファとしてデュアル・
ボートRAMの内容に合わせて複数のサブチャネルに分
割する。
さて、以上のような構成により、本発明のコンピュータ
間通信動作を(イ)送信側ホスト・コンピュータ(ロ)
受信側ホスト・コンピュータに分けて説明する。
間通信動作を(イ)送信側ホスト・コンピュータ(ロ)
受信側ホスト・コンピュータに分けて説明する。
(イ)送信側ホスト・コンピュータ
データ送信側ホスト・コンピュータは、ソフトウェアに
より相手先デバイス(この場合は他方のホスト・コンピ
ュータ)を指定し、第5図に示すような全6バイトのコ
マンドを発行する。このコマンドは、1バイト目はデー
タ送信等のコマンド・コード、2バイト目に相手先ホス
ト・コンピュータに対するサブチャネル指定番号LUN
、3〜5バイト目にデータ・バイト長さ、6バイト目に
コマンド制御情報を含むものである。I/Oチャネル制
御装置13はこのコマンドにより起動して5csrバス
Bの制御権を獲得し、相手先デバイスにこのコマンドを
送信する。
より相手先デバイス(この場合は他方のホスト・コンピ
ュータ)を指定し、第5図に示すような全6バイトのコ
マンドを発行する。このコマンドは、1バイト目はデー
タ送信等のコマンド・コード、2バイト目に相手先ホス
ト・コンピュータに対するサブチャネル指定番号LUN
、3〜5バイト目にデータ・バイト長さ、6バイト目に
コマンド制御情報を含むものである。I/Oチャネル制
御装置13はこのコマンドにより起動して5csrバス
Bの制御権を獲得し、相手先デバイスにこのコマンドを
送信する。
(ロ)受信側ホスト・コンピュータ
受信側ホスト・コンピュータでは予め自己の主メモリ上
にデータ・バッファとしてLUN分(サブチャネル個数
分)確保する。この例では8個(8チヤネル)とする、
そして、受信側ポスト・コンピュータのソフトウェアは
自己のI/Oチャネル制御装置に対し、デュアル・ボー
トRAMにデータ・バッファ・アドレスを通知し、更に
受信可能状態となると、各データ・バッファ毎にレディ
・スティタスをI/Oチャネル制御装置に通知する6 次に、第1図に本発明のコンピュータ間通信動作の流れ
を、送信側ホスト・コンピュータ/OとそのI/Oチャ
ネル制御装置13、受信側ホスト・コンピュータ20と
そのI/Oチャネル制御装置23を示して説明する。
にデータ・バッファとしてLUN分(サブチャネル個数
分)確保する。この例では8個(8チヤネル)とする、
そして、受信側ポスト・コンピュータのソフトウェアは
自己のI/Oチャネル制御装置に対し、デュアル・ボー
トRAMにデータ・バッファ・アドレスを通知し、更に
受信可能状態となると、各データ・バッファ毎にレディ
・スティタスをI/Oチャネル制御装置に通知する6 次に、第1図に本発明のコンピュータ間通信動作の流れ
を、送信側ホスト・コンピュータ/OとそのI/Oチャ
ネル制御装置13、受信側ホスト・コンピュータ20と
そのI/Oチャネル制御装置23を示して説明する。
はじめに、ホスト・コンピュータ/OはI/Oチャネル
制御装置13を介してホスト・コンピュータ20のI/
Oチャネル制御装置23にサブチャネルO(LUNO)
を指定してコマンド、データを送信する(■)、これに
応じてI/Oチャネル制御装置23はホスト・コンピュ
ータ20にコマンド、データ受信通知をする(■)、ホ
スト・コンピュータ20は受信したデータを主メモリ上
のサブチャネル0 (LUNO)に格納し、対応処理を
開始する(■)。
制御装置13を介してホスト・コンピュータ20のI/
Oチャネル制御装置23にサブチャネルO(LUNO)
を指定してコマンド、データを送信する(■)、これに
応じてI/Oチャネル制御装置23はホスト・コンピュ
ータ20にコマンド、データ受信通知をする(■)、ホ
スト・コンピュータ20は受信したデータを主メモリ上
のサブチャネル0 (LUNO)に格納し、対応処理を
開始する(■)。
ホスト・コンピュータ/Oにあって次のタイミングで次
の送信要求が発生すると(■)、ホスト、コンピュータ
20側にサブチャネル1(LUNl)を指定して送信し
、I/Oチャネル制御装置23はこれを受信してホスト
・コンピュータ20に受信通知する(■)。
の送信要求が発生すると(■)、ホスト、コンピュータ
20側にサブチャネル1(LUNl)を指定して送信し
、I/Oチャネル制御装置23はこれを受信してホスト
・コンピュータ20に受信通知する(■)。
ここで、ホスト・コンピュータ20はサブチャネル0受
信処理実行中(■)であるため、ホスト・コンピュータ
/O側からの送信情報は一旦I/Oチャネル制御装置2
3内のデュアル・ボートRAM内のサブチャネル1に対
応する領域に格納保持される。
信処理実行中(■)であるため、ホスト・コンピュータ
/O側からの送信情報は一旦I/Oチャネル制御装置2
3内のデュアル・ボートRAM内のサブチャネル1に対
応する領域に格納保持される。
ホスト・コンピュータ20において、サブチャネルOの
データ処理が終了すると、I/Oチャネル制御装置23
にサブチャネルOレディ通知を行い、I/Oチャネル制
御装置23に格納保持されているサブチャネル1の内容
を実行開始する。即ち、■の期間中はホスト・コンピュ
ータ20はサブチャネル0のデータ処理中(ビジィ)で
あり、次の処理要求はI/Oチャネル制御装置23のデ
ュアル・ボートRAMのサブチャネル1に保持されてい
る。
データ処理が終了すると、I/Oチャネル制御装置23
にサブチャネルOレディ通知を行い、I/Oチャネル制
御装置23に格納保持されているサブチャネル1の内容
を実行開始する。即ち、■の期間中はホスト・コンピュ
ータ20はサブチャネル0のデータ処理中(ビジィ)で
あり、次の処理要求はI/Oチャネル制御装置23のデ
ュアル・ボートRAMのサブチャネル1に保持されてい
る。
以後同様にしてサブチャネルに格納された要求を処理し
ていく。
ていく。
以上のようにして、本発明の方法によればホスト・コン
ピュータ側の送受信バッファにデュアル・ボートRAM
にサブチャネルを設定して処理を行っていくので、−時
的に通信量が増大した場合であってもサブチャネル毎に
処理要求を保持しているのでホスト・コンピュータ側ソ
フトウェア、I/Oチャネル制御装置の負荷に影響なく
処理を行うことができる。
ピュータ側の送受信バッファにデュアル・ボートRAM
にサブチャネルを設定して処理を行っていくので、−時
的に通信量が増大した場合であってもサブチャネル毎に
処理要求を保持しているのでホスト・コンピュータ側ソ
フトウェア、I/Oチャネル制御装置の負荷に影響なく
処理を行うことができる。
「発明の効果」
以上述べたように本発明方法にあっては、次に記す効果
が得られる。
が得られる。
(1)−時的に通信の使用度が増大するシステムでも、
1個の送受信バッファしか持たない従来のものと比べて
、受信側ソフトウェアに過大な負担をかけることがない
。
1個の送受信バッファしか持たない従来のものと比べて
、受信側ソフトウェアに過大な負担をかけることがない
。
(2)ホスト・コンピュータ内I/Oチャネル制御装置
の受信バッファ部にサブチャネルが設定されているため
、送信側からのコマンドをエラーとして戻すことがない
。
の受信バッファ部にサブチャネルが設定されているため
、送信側からのコマンドをエラーとして戻すことがない
。
このようにして、使用度の一時的な増大に対しても受信
側のI/Oチャネル制御装置の負荷の軽減、ホスト・コ
ンピュータ側のソフトウェアの負荷の軽減を図ることが
できる。
側のI/Oチャネル制御装置の負荷の軽減、ホスト・コ
ンピュータ側のソフトウェアの負荷の軽減を図ることが
できる。
第1図は本発明のコンピュータ間通信方法の動作の流れ
を示す図、第2図は本発明方法が対象となる二重化シス
テム、第3図はホスト・コンピュータの内部構成図、第
4図はI/Oチャネル制御装置の内部構成図、第5図は
ホスト・コンピュータから発行されるコマンドの内容を
表わす図である。 /O.20・・・ホスト・コンピュータ、D・・・ディ
スク装置、11・・・プロセッサ、12・・・主メモリ
、13・・・I/Oチャネル制御装置、131・・・マ
イクロプロセッサ、 132・・・デュアル・ボートRAM、133・・・5
C3Iバス・インターフェイス、134・・・DMAコ
ントローラ、 B・・・5C3Iバス、SB・・・システム・バス第1
1 ホスト・コンピュータ/O I/Oチャネル制御装置
13 I/(E升ヤネル制御装置23ホスト・コンピ
ュータ20尾5図
を示す図、第2図は本発明方法が対象となる二重化シス
テム、第3図はホスト・コンピュータの内部構成図、第
4図はI/Oチャネル制御装置の内部構成図、第5図は
ホスト・コンピュータから発行されるコマンドの内容を
表わす図である。 /O.20・・・ホスト・コンピュータ、D・・・ディ
スク装置、11・・・プロセッサ、12・・・主メモリ
、13・・・I/Oチャネル制御装置、131・・・マ
イクロプロセッサ、 132・・・デュアル・ボートRAM、133・・・5
C3Iバス・インターフェイス、134・・・DMAコ
ントローラ、 B・・・5C3Iバス、SB・・・システム・バス第1
1 ホスト・コンピュータ/O I/Oチャネル制御装置
13 I/(E升ヤネル制御装置23ホスト・コンピ
ュータ20尾5図
Claims (1)
- I/Oチャネルを通じて第1のコンピュータと第2のコ
ンピュータとが接続されるコンピュータシステムに設定
され、このI/Oチャネルを経由して行うコンピュータ
間通信方法において、前記第1のコンピュータと前記第
2のコンピュータに通信用の複数のサブチャネルを設定
し、送信側コンピュータは送信データを逐次サブチャネ
ルを指定して送信し、受信側コンピュータは前記送信側
コンピュータから指定されたサブチャネルに対応するバ
ッファに前記送信データを格納してデータを送受信する
ことを特徴とするコンピュータ間通信方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29341087A JPH01134648A (ja) | 1987-11-20 | 1987-11-20 | コンピュータ間通信方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29341087A JPH01134648A (ja) | 1987-11-20 | 1987-11-20 | コンピュータ間通信方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01134648A true JPH01134648A (ja) | 1989-05-26 |
Family
ID=17794410
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP29341087A Pending JPH01134648A (ja) | 1987-11-20 | 1987-11-20 | コンピュータ間通信方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01134648A (ja) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5473534A (en) * | 1977-11-24 | 1979-06-12 | Fujitsu Ltd | Inter-system connecting system |
-
1987
- 1987-11-20 JP JP29341087A patent/JPH01134648A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5473534A (en) * | 1977-11-24 | 1979-06-12 | Fujitsu Ltd | Inter-system connecting system |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5781741A (en) | Message communications system in a parallel computer | |
US20020009075A1 (en) | System for reducing bus overhead for communication with a network interface | |
EP0141742A2 (en) | Buffer system for input/output portion of digital data processing system | |
JPH05502314A (ja) | データ転送方法 | |
JPH08288941A (ja) | コンピュータ・システム及びメッセージ転送方法 | |
GB2282474A (en) | Buffer memory management for a computer network. | |
US5444860A (en) | Translator system for message transfers between digital units operating on different message protocols and different clock rates | |
EP1687705B1 (en) | Decreased response time for pprc write operation | |
US5611056A (en) | Method for controlling the expansion of connections to a SCSI bus | |
US4534013A (en) | Automatic write system for peripheral-controller | |
JPH10105489A (ja) | 処理システム内でのデータパケット送信のための方法、および、バッファ管理のためのシステム、ならびに、データパケット送信のためのプログラム情報を含むコンピュータ可読な媒体 | |
JPH0844649A (ja) | データ処理装置 | |
JPH01134648A (ja) | コンピュータ間通信方法 | |
US8930583B1 (en) | Method and apparatus for controlling data transfer in a serial-ATA system | |
JPS58158732A (ja) | プロセツサ間通信方式 | |
JP2581468B2 (ja) | 非scsiデバイスのアクセス方法 | |
JPH054040Y2 (ja) | ||
JP2000244585A (ja) | バスインタフェース回路 | |
JP2664827B2 (ja) | 実時間情報転送制御方法 | |
JPH10214247A (ja) | 外部記憶装置インタフェース | |
JP2948380B2 (ja) | データ通信装置 | |
JPH03235152A (ja) | バス制御方式 | |
JPH0511339B2 (ja) | ||
JPH0125465B2 (ja) | ||
JP2002342253A (ja) | 記憶サブシステムの制御方法および記憶サブシステム |