JPH05502314A - データ転送方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 データ記憶サブシステム内のデータ転送［技術分野］ 本発明は、装置制御装置と直接アクセス記憶装置との間のデータ転送の分野に関 する。

［背景技術］ データ処理システム内で使用されるデータ記憶サブシステムは、通常、顧客デー タを保持する１つまたは複数の記憶装置に接続された装置制御装置を備える。こ れらの記憶装置は、通常、ディスク駆動装置などの直接アクセス記憶装置である 。

近年になって、このような記憶サブシステムはますます精巧になり、コイピユー タ業界では、大量のデータを記憶できると同時に、接続されたホスト・データ処 理システムと装置との間で高速のデータ転送を実現するサブシステムを開発する ための努力が続けられている。ホストを制御装置に接続し、装置を制御装置に接 続するのに使用するための、いくつかの異なるインターフェースが開発されてき た。

一般的なインターフェースの１つが、米国規格協会（ＡＮＳＩ）が採用した小型 コンピュータ・システム・インターフェース標準規格（ＳＣ３Ｉ）である。その 詳細は、ＡＮＳＮＳ様書Ｘ３．１３１−１９８６およびＳＣＳ丁／２　Ｘ３Ｔ９ ．２／８６−１０９を参照されたい。５Ｃ３Ｉバスを使って制御装置と装置を接 続するデータ記憶サブシステムが知られている。ＳＣ３Ｉインターフェースを用 いると、多重セクタ動作が可能となる。すなわち、単一のコマンドに応答して、 多数のデータ・セクタを、装置へおよび装置から転送できるようになる。これに は、「セクタ単位」の動作（たとえばＴＰＩ）に比べて、セクタ毎に装置に再指 令する必要がないという長所がある。

このサブシステム内の適当な位置に、ホストと装置との間で転送されるデータを 保持するために一時的に使用される、１つまたは複数のデータ・バッファを設け る必要がある。バッファの個々の区域の位置、形式および個数は、具体的なサブ システムの要件に依存する。すなわち、そのアーキテクチャが、必要な緩衝記憶 をある程度まで規定する。コストの点だけから言えば、バッファのサイズと個数 を減らすことができれば、明らかに有利である。

装置へおよび装置からのデータの転送を高速化するため、いくつかの性能を向上 させる技法が開発されてきた。その１つが、米国特許第４４９４１５７号明細書 に記載の分割転送である。これは、磁気ディスクなどの回転式記憶媒体からのデ ータ転送の待ち時間を減少させる技法である。セクタ１〜Ｎが要求されている場 合、分割転送では、まずセクタＭ−Ｎ、次にセクタ１〜Ｍ−１の２バーストで、 そのデータを転送する。米国特許第４４９４１５７号明細書では、データは、ホ ストに送られる前に、バッファに保持される。このバッファは、第２のデータ・ バーストを受け取るまで待ってから、データをセクタ昇順でホストまで送る。

［発明の開示コ 本発明は、制御装置が、多重セクタ・データ転送側指令を装置に発行することに よって、データ転送を開始するステップと、データ転送側指令の実行中に、後続 の副指令を装置に発行するステップとを含む、拡張緩衝記憶機能を有する装置制 御装置と制限付き緩衝記憶機能を有する直接アクセス記憶装置との間でデータを 転送する方法を提供する。

好ましい方法では、前記データ転送側指令が、転送しようとするデータを指定し 、前記後続側指令が、データ転送側指令で指定されたデータが装置と制御装置の 間で転送されている間に装置に送られるＥＸＴＥＮＤ副指令であ角指令−タ転送 側指令の実行完了の直後に、装置が、ＥＸＴＥＮＤ副指令に基角指令活動して、 ＥＸＴＥＮＤ副指令で指角指令たデータを転送する。

したがって、１つの好ましい方法では、ＥＸＴＥＮＤ副指令を使角指令、データ 転送を継続できるようにすることができる。

もう１つの好ましい方法では、データ転送側指令が、装置から制御装置内のデー タ・バッファへの読取りデータの転送を開始する多重セクタＲＥＡＤ副指令であ り、制御装置が、制御装置データ・バッファから、接続されたホスト・データ処 理システム内のメモリへ読取りデータを転送し、データ・バッファ内にスペース がある時に、装置にＥＸＴＥＮＤ副指令を発角指令装置が、ＥＸ、ＴＥＮＤ副指 令に基づいて活動して、ＥＸ、ＴＥＮＤ副指令で指定された読取りデータを制御 装置データ・バッファに送ることを特徴とする。

したがって、ＥＸＴＥＮＤ副指令を使用１−１て、データの先読みが可能になる 。

さらに、制御装置が、ホストから受け取った第１のＲＥＡＤコマンドに応答して 、装置にＲＥＡＤ副指令を発行し、制御装置が、ホストから第２のＲ，ＥＡＤコ マンドを受け取った時に、バッファ内に保持されている先読みデータが第２のＲ ＥＡＤコマンドで指定されたデータに対応するか否かを判定し、そうである場合 には、装置に次のＲ，ＥＡＤコマンドを発行せずに、前記データをホストに送る ことが好ましい。

さらに、制御装置が、ホストから次のデータ転送コマンドを受け取った時に、装 置に５ＴＯＰ−ＡＮＤ　５ＥＥＫ副指令を発行して、装置に、ＥＸＴＥＮＤ副指 令で指定されたデータの読取りを即座に停止させ、５ＴＯＰ−ＡＮＤ−５ＥＥＫ 副指令で指定されたデータの位置へのシークを開始させることが好ましい。

ある好ましい方法でＥＸＴＥＮＤＩＩＪ指令を使用することによって、別のサブ システム性能の利益が生じる。この好ましい方法は、制御装置が、ホスト・シス テムからの第１のＷＲＩＴＥコマンドに応答して、装置に多重セクタＷＲＩＴＥ データ副指令を発行することによって、ホストから装置へのデータの転送を開始 し、前記第１コマンドが、第１データ・ブロックのアト１ノスと、転送しようと するデータ・ブロックの数を指定し、第１に指定されたデータを制御装置と装置 との間のリンク上で転送している間に、制御装置が第２のＷＲＩＴＥコマンドを ホストから受け取った場合に、制御装置が、第２のコマンドで指定されたデータ が前記第１のコマンドで指定されたデータと連続しているか否かを判定し、そう である場合には、装置にＥＸＴＥＮＤ副指令を発行して、装置に、第］のコマン ドで指定されたデータの書込みを完了した直後に、ＥＸＴＥＮＤ副指令で指定さ れたデータの書込みを続行させ、前記ＥＸＴＥＮＤ副指令が、制御装置と装置と の間の前記リンク上で伝送されている第１に指定された書込みデータと多重化さ れることを特徴とする。

これによって、このサブシステムを用いると、そうでない場合にはコマンドの間 にＤＡＳＤが回転する必要があるのに対して、回転を行わずに「連続的（バック ・ツー・バック）」書込みを行えるようになる。この利益をもたらすために、直 列リンクはパケット多重化をサポートする。制御装置は、書込みデータのパケッ トを転送するのと同時に、制御装置と装置との間の直列リンク上にＥＸＴＥＮＤ 副指令を送ることができなければならない。

好ましい方法では、装置が、ＷＲＩＴＥ副指令の完了後に制御装置からＥＸＴＥ ＮＤ副指令を受け取った場合、装置は、ＥＸＴＥＮＤ副指令に基づいては活動せ ず、その代わりに制御装置に状況を返し、制御装置は、装置に第２のＷＲＩＴＥ 副指令を発行し、これによって、ホストからの第２のＷＲＩＴＥコマンドで指定 されたデータの転送を開始する。

本発明の第２の態様では、通信のために直接アクセス記憶装置に接続された装置 制御装置を備え、制御装置が相対的（二大きなデータ・バッファを含み、装置が 相対的に小さなデータ・バッファを含み、制御装置が、多重セクタ・データ転送 側指令によって装置へおよび装置からのデータの転送を開始し５．データ転送側 指令の実行中に装置に副指令を発行する手段を含む、データ記憶サブシステムが 提供される。

本発明の好ましい実施例を、添付図面を参照して例として記述する。

本発明を実施するためには、以下の記述に含まれる特徴のすべてが必要というわ けではないことに留意されたい。

［図面の簡単な説明］ 第１図は、本発明によるデータ記憶サブシステムの主要な機能ユニットのブロッ ク図である。

第２図は、第１図のアダプタの主要構成要素を示すブロック図である。

第３図は、第２図のアダプタ・リンク・チップの構造を示す図である。

第４図は、第１図の制御装置の主要構成要素を示すブロック図である。

第５図は、第４図の制御装置リンク・チップの構造を示すブロック図である。

第６図は、制御装置マイクロプロセッサ内で定義されるタスク間の通信を示すブ ロック図である。

第７図は、インバウンド直列リンクとアウトバウンド直列リンクを示すブロック 図である。

［発明の詳細な説明］ データ処理システムへの接続に適し、ホスト・システムが高速にアクセスできる 大容量の記憶域を提供する、データ記憶サブシステムについて記述する。第１図 に示したこのサブシステムの主な機能ユニットは、（１）ホスト・アダプタ、（ ２）装置制御装置および（３）直接アクセス記憶装置（ＤＡ　Ｓ　Ｄ　）である 。これらの機能ユニットは、二地点間全二重直列リンクによって相互接続される 。第１図は、このサブシステムの基本構成を示す図であるが、同図では、１個の アダプタ１０が、専用直列リンク１５を介して１台の制御装置２０に接続され、 制御装置２０は、４本の直列リンク２５〜２８によって４台のＤＡＳＤ　３０に 接続されている。以下の記述の大半は、この基本構成に関するものである。ただ し、このサブシステムのアーキテクチャ（以下で詳細に述べる）は、各アダプタ を最高４台の制御装置に接続でき、各制御装置を最高４台の装置に接続できるよ うに設計されている。このサブシステムの好ましい実施例では、ホスト・アダプ タは、ホスト・システム内に格納され、直列リンクを介してハウジング（たとえ ばラックに装着した引畠しまたは自立型ユニット）に接続される。このハウジン グは、１台の制御装置と４台のＤＡＳＤを備え、付随の電源と冷却システム（図 示せず）を有する。

まず、アダプタ、制御装置およびＤＡＳＤの主な機能について手短に述べる。

１、アダプタ アダプタは、本質的には、直列リンクを介してホスト・システムを制御装置に接 続する汎用マルチプレクサである。アダプタは、ＩＢＭのマイクロ・チャネル・ アーキテクチャ（マイクロ・チャネルは、インターナショナル・ビジネス・マシ ーンズ・コーポレイションの登録荀標）など様々な既存インターフェースを介し てホスト・システムに接続するよう設計することができる。

アダプタの主要機能は次の通りである。

１）アダプタは、５Ｃ３Ｉ（小型コンピュータ・システム・インターフェース） コマンドをシステム・メモリから直接メモリ・アクセス（ＤＭＡ）によって取り 畠し、直列リンクを介してこれらのコマンドを制御装置に転送する。

２）アダプタは、ＤＭＡチャネルのプールを管理し、要求に応じて読取りデータ または書込みデータの転送のためにこれらのチャネルを制御装置に割り振る。

３）アダプタは、ＤＭＡによってホスト・メモリから書込みデータのパケットを 取り出し、直列リンクを介してこれらを制御装置に伝送する。

４）アダプタは、直列リンクから読取りデータのパケットを受け取り、ＤＭＡに よってこれらをシステム・メモリに記憶する。

５）アダプタは、各コマンドの終了状況を組み立て、システムに提示する。一時 に最高４台の装置に関して良好な状況を提示することができる。

６）アダプタは、前のＳＣ３Ｉコマンドを打ち切る手段を提供する。

２、制御装置 制御装置は、接続されるＤＡＳＤ用の５Ｃ３Ｉコマンド・セット（その要素のう ちで本明細書に関連するものは、別途定義する）を実施する。主要機能は次の通 りである。

１）制御装置は、各ＤＡＳＤ用のコマンド待ち行列を維持管理する。

２）制御装置は、ホスト・システムから書込みデータを事前取出しし、読取りデ ータを訂正し、ＤＡＳＤから読取りデータを事前取出しするためのデータ・バッ ファ（ＤＡＳＤ間で共用される）を有する。

３）制御装置は、５Ｃ３Ｉ状況を生成する。

３、ＤＡＳＤ ＤＡＳＤの主要機能は、次の通りである。

１）ＤＡＳＤは、指定されたシリンダおよびヘッドまでシークする。

２）ＤＡＳＤは、制御装置が供給する開始論理ブロック・アドレス（ＬＢＡ）を 探索し、その後、必要に応じて次トラツクまでシークしながら、指定された数の ブロックを読み取りまたは書き込む。欠陥ブロックが発見された場合、ＤＡＳＤ は、それらを自動的にスキップする。

３）ＤＡＳＤは、各ブロックに付加されるＦＣＣバイトを生成し、検査する。Ｄ ＡＳＤ内にＥＣＣハードウェアが含まれ、制御装置が、異なるＦＣＣアルゴリズ ムを有する可能性もある、ある範囲のＤＡＳＤをサポートできるようになってい る。

Ｄ　Ａ　Ｓ　Ｄがデータ・エラーを検出した場合、制御装置が、ＤＡＳＤに、エ ラーのパターンと変位を供給するよう要求する。その後、制御装置は、そのバッ ファ内のデータを訂正し、アダプタへの転送を再開する。

４）ＤＡＳＤは、読取りデータと書込みデータ兼用の記録チャネルを有する。書 込みデータは、符号化され直列化された後にヘッドに供給される。ヘッドからの 読取り信号は、検出され非直列化され復号される。

直列リンク 直列リンクは、このサブシステムの２つのノードの間、すなわち、アダプタと制 御装置の間ならびに制御装置とＤＡＳＤの間の、二地点間通信を提供する。

データ転送の単位は、パケットである。パケットのフォーマットは、下に示すよ うに、制御フィールド（ＣＯＮＴＲＯＬ）　、アドレス・フィールド（ＡＤＤＲ ，ＥＳＳ）　、可変長データ・フィールド（ＤＡＴＡ）およびＣＲＣフィールド （ＣＲＣ）を含む。

Ｆ−一下一一一一下−−−−下一一下−７−−下−−コＩＦＬＡＧ１ＣＯＮＴＲ ＯＬ１ＡＤＤＲＥＳＳＩＤＡＴＡ１ＣＲＣＩＣＲＣＩＦＬＡＧ１ヒ一一工−一− −二一−−一工一一工一一二−一工一一」パケットを直列リンク上で多重化して 、異なるＤＡＳＤに関する複数のコマンドを同時に実行することができる。

全二重データ伝送では、読取りデータと書込みデータの同時転送がサポートされ る。実際には、各直列リンクは、２つの反対方向でのデータ転送を提供する２本 のリンクをそれぞれ備える。これを第７図に示す。第７図によれば、各ノードは 、入力データおよびメツセージを受信するインバウンド・リンクと、データおよ びメツセージを送信するアウトバウンド・リンクを有する。

このリンクは、簡単なプコトコルを有する。各ノードは、そのインバウンド・リ ンク上の遠隔ノードから受け取る歩調合せ応答と肯定応答に従って、そのアウト バウンド・リンク上でパケットを送信することができる。。

直列リンク上のパケットは、下記の２種類に分類できる。

メツセージ・パケットは、ノード内のソフトウェア・プロセスから発し、宛先ノ ード内のプロセスを宛先とする　（プロセスの説明は１、以下の制御装置の動作 に関する節とアダプタの動作に関する節にある）。メツセージ・パケットは、通 常は、コマンドと状況に使用される（メツセージ・パケット内で送られる異なる 種類のメツセージについては、以下で詳細に説明する）。

データ・パケットは、１つのノード内のＤＭＡチャネルから発し、宛先ノード内 のＤＭＡチャネルを宛先とする。データ・パケットは、通常は、読取りデータま たは書込みデータを含む。

各パケットは、パケットのソースまたは宛先あるいはその両方を示すアトＩ／ス ・フィールドを含む。直列リンクの動作の詳細については、係属中の英国特奸出 願第９０２６３３８゜５号および第９０２６３３６．９号を参照されたい。

メツセージ メツセージとは、宛先ノード内のプロセスを宛先とする直列リンク上のパケット である。そのパケットの第１データ・バイト（すなわち、そのパケットのデータ ・フィールドの第１バイト）が、メツセージを識別する。後続バイトは、パラメ ータである。

はとんどのメツセージは、パラメータとしてＴＡＧ　（タグ）を有する。これに よって、メツセージを、アダプタから送られる対応するコマンドに関連付けるこ とができる。

ｒ　７−−下−下−−一一下−”’１ １　間ＥＳＳＡＧＥ　Ｃ０ＤＥ　Ｉ　ＴＡＧ　ｌ　１５Ｃ３Ｉ　ＥＸＴ　１　Ｄ ＡＳＤ　ＡＤＤＲ，ＥＳＳ　１１−一−−−−−工−−工−工−−−−工−−− −−−−１１ＤＭＡ　ＡＤＤＲＥＳＳ　（ホスト・メモリ内）　１１−−−−一 −−−−−−−−−−−−−−−−−−−＠ｌ　ＣＯＭＭＡＮＤ　ＤＥＳＣＲＩ ＰＴＯＲＢＬＯＣＫ　ＩＬ　Ｊ これは、ＳＣ８Ｉコマンド記述子ブロックを制御装置の待ち行列に転送するメツ セージである。

ＤＡＳＤ　ＡＤＤＲ，ＥＳＳ　（Ｄ　Ａ　Ｓ　Ｄアドレス）は、コマンドを実行 する予定の巨標記憶装置を識別する。

５Ｃ３Ｉ　ＥＸＴは、ＡＮＳ　Ｉ仕様’Ｓｍａｌｌ　Ｃｏｍｐｕｔｅｒ　Ｓｙｓ ｔｅｍｓ■ｎｔｅｒｆａｃｅ／２’　：　Ｘ３Ｔ９．２／８６−１０９に記載さ れた５Ｃ８Ｉコマンド・セットによって供給される機能を超える拡張または変更 を提供する。メツセージのこの部分をセットすると、Ｄ　Ａ　ＳＤへの分割書込 み、または制御装置リンクへのアダプタ上での分割読取りが使用可能になる。

ＤＭＡ　ＡＤＤＦ！、ＥＳＳ　（Ｄ　Ｍ　ＡアトＩ／ス）は、ＳＣ３Ｉコマンド 用のデ・−夕域の、システム・メモリ内の開始アト１／スである。

ＣＯＭＭＡＮＤ　ＤＥＳＣＲＩＰＴＯＲＢＬＯＣＫ　（ＣＤＢ）　（コマンド記 述子ブロック）は、ＳＣＳエコマント用のコマンド記述子ブロックである６ＣＤ Ｂは、ＳＣ３Ｉコマンド・セットのコマンドのうちの１つを含む。

ＩＲＥＡＤＹ−ＦＯＲ−ＲＥＡＤ　（読取り実行可能）ｒ−一一一一一下一一下 −−−−−−コＩＭＥＳＳＡＧＥ　Ｃ０ＤＥ　Ｉ　ＴＡＧ　ＩＬＩＮＫ　ＡＤＤ Ｒ，ＥＳＳ　１Ｌ−一一一一一二一一二一　、Ｊ 、二のメツセージは、アダプタによって、ＤＡＴＡ−ＲＥＡＤＹ　（データ実行 可能）メツセージに応答して制御装置に送られる。

ＴＡＧは、特定のＲ，ＥＡＤＹ　ＦＯＲＲ，ＥＡＤメツセージに関連するコマン ドを識別する。ＬＩＮＫ、　ＡＤＤＲＥＳＳ　（リンク・アドレス）は、この読 取り動作のためにアダプタ内で割り振られたＤＭＡチャネルを識別する。

ＡＢＯＲＴ　（打切り） ｒ　−−一一一下−−−下一一一コ ｌ　ＭＥＳＳＡＧＥ　Ｃ０ＤＥ　Ｉ　ＴＡＧ　１　１　ＴＡＧ　２　）ヒーーー ーーー工−−−−−−−− このメツセージは、ホストから取り出したＡＢＯＲＴ　５Ｃ３Ｉ　（５Ｃ３Ｉ打 切り）動作を実行している時に、アダプタが生成する。ＴＡＧ　１は、ＡＢＯＲ ，Ｔ−５Ｃ５Ｉコマンド動作を含むメールボックスを識別し、ＴＡＧ　２は、打 ち切るべきコマンドを識別する。このメツセージは、制御装置に、コマンドが実 行中である場合にはその実行を終了させ、実行がまだ始まっていない場合には制 御装置の待ち行列からそのコマンドを取り除かせる。

ＲＥＳＥＴ　（リセット） ｒ　７−−下−一下一−−−−−コ ＩＭＥＳＳＡＧＥＣＯＤＥ１ＴＡＧＩＴＹＰＥ１ＤＡＳＤＡＤＤＲＥＳＳＩＬ− 一一一一一二−−工−−上一　Ｊ このメツセージは、制御装置内またはＤＡＳＤ内の選択された資源をリセットす るために、アダプタから制御装置に送られる。

制御装置からアダプタへのメツセージ ＲＥＡＤＹ　ＦＯＲ−ＷＲＩＴＥ　（書込ミ実行可能）ｒ−一一一一一一下一一 下−１ ］ＭＥＳＳＡＧＥＣＯＤＥ　ＩＴＡＧ　ＩＬＩＮＫＡＤＤＲＥＳＳ　１）−−一 −−−−一工−−工−−−−−−−−−（ｌ　ＤＭＡ　５ＴＡＲＴ　ＡＤＤＲＥ ＳＳ　（ホスト・メモリ内）１トー−−−−−−−−−−−−−−−−−−＠ｌ ＤＭＡ　ＬＥＮＧＴＨ（バイト）　１Ｌ　Ｊ コレハ、アダプタニ、ホスト（７）ＤＭＡ　５ＴＡＲＴ　ＡＤＤＲＥＳＳ　（Ｄ ＭＡ開始アドレス）からＤＭＡ　ＬＥＮＧＴＨ（ＤＭＡ長）だけデータを転送す るよう指令するメツセージである。Ｌ工ＮＫ　ＡＤＤＲＥＳＳは、データ・パケ ットの宛先である、制御装置内のＤＭＡチャネルを識別する。ＴＡＧは、データ に関連するコマンドを識別する。

ＤＡＴＡ−ＲＥＡＤＹ　（データ実行可能）ロー　７　７　−−−コ ＩＭＥＳＳＡＧＥＣＯＤＥ］ＴＡＧ］１トー−一−−−−工−−工−−−−−− −−＠ｌ　ＤＭＡ　５ＴＡＲＴ　ＡＤＤＲＥＳＳ　（ホスト・メモリ内）ｌトー −−−−−−−−”　−−−−−−−−−−＠ｌ　ＤＡＴＡ　ＬＥＮＧＴＨ１ し−’　Ｊ これは、アダプタがまだこのＴＡＧにＤＭＡチャネルを割す振っていない場合に はアダプタにそれを行うよう指令し、指定されたＤＭＡ　５ＴＡＲＴ　ＡＤＤＲ ＥＳＳから始まって指定されたＤＭＡＬＥＮＧＴＨだけホスト・メモリへの転送 を準備するよう指令するメツセージである。アダプタは、ＲＥＡＤＹ−ＦＯＲ− ＲＥＡＤメツセージで応答して、どのＤＭＡチャネルがデータ・パケットの宛先 となるのかを制御装置に知らせる。

５ＴＡＴＵＳ　（状況） ｒ　−ｍ−下−７１ １ＭＥＳＳＡＧＥ　Ｃ０ＤＥ　ＩＴＡＧ　ｌ５ＴＡＴＵＳ　ｌこれは、ＴＡＧに よって識別されるコマンドが完了した時に生成される５Ｃ３Ｉ状況を伝えるメツ セージである。

次に制御装置とアダプタの主な構成要素について述べる。

アダプタ ハードウェア アダブ°り・ハードウェアの主な構成要素を第２図に示す。

アダプタの核になるのは、マイクロプロセッサ・チップ（ＭＰＣ）１１０であり 、これは、接続される制御装置とホスト・システムの間でのメツセージおよびデ ータの転送を制御する高性能制御装置を含む。また、２つの同一のアダプタ、リ ンク・チップ（ＡＬＣ）１２０があり、それぞれが、マイクロチャネル、２本の 直列リンクおよび１６本のＤＭＡチャネル（図示せず）へのインターフェースを 提供する。各直列リンクは、制御装置へまたはそこから伝送中のコマンド、デー タおよび状況用の４個の１２８バイト・パケット・バッファを有する。ＭＰＣと ＡＬＣの間のインターフェースは、入出力バス１１５である。

ＡＬＣの主な構成要素を第３図に示す。

データＲＡＭ データＲＡＭ１２１は、下記の区域を含む。

１）８個の１２８バイト・パケット・バッファ（４個は各直列リンク用、２個は アウトバウンド用、２個はインバウンド用） ２）１６個の８バイトＤＭＡレジスタ：　各ＤＭＡチャネル毎に１個のＤＭＡレ ジスタが設けられる。これらのレジスタは、ＤＭＡデータ転送の際に使用する。

３）アウトバウンド直列リンク・メツセージ用の３２バイト・メツセージ・バッ ファ：　このバッファは、高性能マイクロプロセッサが、制御装置光のＲＥＡＤ Ｙ　ＦＯＲ−ＲＥＡＤメツセージを作成するのに使用する。適当なハードウェア を設定することによって、その後、このバッファを制御装置に送ることができる 。

４）ホスト・インターフェース・レジスタ：　メールボックスをアダプタに渡す 処理には、３つの内部レジスタが関係する。メールボックスおよびアダプタの動 作の詳細は、後述する。

メールボックス・ポインタ・レジスタ：　システムが読み書きすることのできる ４バイト・レジスタ。これは、連鎖内の最初のメールボックスを指すように、シ ステムによって初期設定される。現タグ・レジスタが最終タグ・レジスタに等し い時、または、アダプタをリセットした直後には、システムは、このレジスタを 読み取ることだけを許される。

現タグ・レジスタ：　これは、システムが読み書きすることのできる１バイト・ レジスタである。これを用いると、システムがアダプタの進行状況を見られるよ うになる。このレジスタは、アダプタのリセットによってクリアされ、ホストが 最終タグ・レジスタを書き込んだ直後にもクリアされる。

アダプタは、メールボックスの処理を完了した後に、各メールボックスのタグを 現タグ・レジスタに記憶する。

最終タグ・レジスタ：　システムが読み書きすることのできる１バイト・レジス タ。このレジスタは、システムが幾つかのメールボックスを待ち行列に追加する 時に、システムによって書き込まれる。このレジスタは、最後のメールボックス に含まれるタグを示す。これによって、アダプタはリストの末尾に達１−た時を 知る。このレジスタに書込みが行われる時は、アダプタに対する割込みが発生す る。

５）ホストからすべでのメールボックスを取り出すための３２バイトのＤＭ、Ａ パケット・バッファ二　制御装置向けの５Ｃ５ｊＣＯ門ＡＮＤ、　ＡＢＯＲＴお よびＲＥＳＥＴメツセージは、ＤＭＡバッファから直接に送られる（Ｒ，ＥＡＤ Ｙ−ＦＯＲ，−ＲＥＡＤメツセージは、メツセージ・バッファ内で作成され、ア ウトバウンド・リンクを介して制御装置に送られる）。Ｄ　Ｍ、　Ａバッファは 、ＤＭＡ制御下でホスト・メモリを読み書きするのに使用できる。

データＲＡＭは、直列リンク、マイクロプロセッサまたはリンク間転送、および 高性能マイクロプロセッサの間で時間多重化される。

状況ＲＡＭ 各パケット・バッファは、それぞれパケット状況レジスタ（ＰＳＲ）　を必要と する。これらのレジスタは、状況ＲＡ、　Ｍ１２２内に保持され、１６ビツト幅 である。パケット・バッファおよび関連するパケット状況レジスタを、第７図に 示す。

各レジスタは、下記の２つのフィールドを含む。

ＤＥＳＴＩＮＡ、Ｔｌ０Ｎ　（宛先）　−アウトバウンド・データ・パケットの 場合、このフィールドは、対応するパケット・バッファの内容がそのリンクによ って伝送される時に出力パケットのアドレス、フィールドに複写される値を含む 。この値は、送信に備えてパケットをパケット・バッファから取り出す時に、ハ ードウェアによって自動的にロードすることができる。インバウンド・パケット の場合、このフィールドは、入力パケットのアドレス・フィールドから抽出され たアドレスを含む。

この値は、インバウンド・リンクのＦＳＭ（有限状態機械）によってＰＳＲに書 き込まれ、その値は、このパケットの後続の経路指定を決定するのに使用される 。

ＢＹＴＥ　Ｃ０ＵＮＴ　（バイト・カウント）　−アウトバウンド・パケットの 場合、このフィールドは、対応するパケット・バッファ内に置かれているバイト 数を示す値を含む。リンクがパケットを送呂する時、この値を、データ・バイト を１バイト送るごとに減分されるバイト・カウンタ（リンク・ハードウェアの一 部）に複写しなければならない、ＰＳＲ内の値は、伝送中のエラーが原因でその パケットを再送信しなければならない場合に備えて保存される。インバウンド・ パケットの場合、このフィールドは、入力パケット内で受け取ったデ・−タ・バ イトの数を示す値を含む。

マイクロチャネル・インターフェース マイクロチャネルは、ホスト・メモリとインターフェースし、上記に定義したデ ータＲＡＭホスト・インターフェース・レジスタを使用する。

ＤＭＡチャネル 各ＡＬＣには、○〜１５の番号を付した１６本のＤＭＡチャネルがある。、これ らのチャネルは、ホスト・メモリとＤＭＡパケット・バッファの間でのデータの ＤＭＡ転送に使用される。

制御装置 ハードウェア 第４図に、制御装置の主な機能構成要素を示す。制御装置の核になるのは、ＭＰ Ｃチップ２１０であり、これは高性能制御装置（Ｉ−ＮＰＣ）と、データ・バッ ファ２２０との間でのデータの転送を制御するＤＭＡ制御装置とを含む。

ＤＭＡバス２２５は、ＤＭＡ制御装置を２つの制御装置リンク・チップ２３０に 接続する。

データ、バッファ２２０：　アダプタとＤＡＳＤの間のすべてのデータは、この データ・バッファを通過する。また、このバッファは、システムから要求される 場合に備えて、先読みデータを記憶するのにも使用される（以下の「先読み」に 関する節を参照されたい）。リンク・パケット・バッファとデータ・バッファの 間でデータを転送するため、１６本のＤＭＡチャネル（○〜１５の番号を付す） が設けられている。

装置（ＤＡ）　リンク毎に２本のチャネルがあり、ＳＡ　（直列アダプタ）リン ク毎に４本のチャネルがある。

データ・バッファは、ＤＲＡＭモジュールのアレイからなる。このバッファ内の データは、データ保全性を確保するため、ＥＣＣと共に記憶される。データ・バ ッファは、ＤＡＳＤ毎に７個の３２　Ｋバイ）・・セグメントで割り振られる。

１台のＤＡＳＤ上で複数のタスクが実行される場合は、タスク毎に異なるセグメ ントが割り振られる。

高性能制御装置は、制御装置リンク・チップ内で実施される一連の外部レジスタ を介して、制御装置へのインターフェースを制御する。入出力バス２２６は、マ イクロプロセッサが、これらのレジスタにアクセスするのに使用する。

スタティックＲＡＭ２４０は、プログラムの実行に使用される。

ＥＦＲＯＭ、２５０は、高性能制御装置の動作の際に使用されるマイクロコード を記憶する。マイクロコードの構造と動作については、以下で詳細に説明する。

制御装置リンク・チップ　（ＣＬＣ） ＣＬＣ内に含まれる主な機能区域を、第５図に示す。これらは、以下の通りであ る。

１）２つのＤＡＳＤ直列インターフェース（ＤＡ○およびＤＡｌ） ２）１つのアダプタ直列インターフェース（ＳＡ）３）リンク・パケット・バッ ファ２４０および関連するパケット状況レジスタ２４２ パケット・バッファは、入力データと出力データを保持するのに使用される。連 続的リンク転送を行うため、Ａ／Ｂバッファ実施態様を使用する。これによって 、リンクがバッファＡを使用している間にＤＭＡ論理回路がバッファＢを満たす （または空にする）ことができ、その逆も行えるようになる。このリンクが全二 重であるということは、インバウンド・リンクとアウトバウンド・リンクの両方 が、それぞれのパケット・バッファの組を必要とすることを意味する。制御装置 リンク・チップは、３つの直列インターフェースを含むので、これは、直列リン クのサービスに、全体で１２個のパケット・バッファが必要であることを意味す る。マイクロコードがその中で出力メツセージを作成することのできる、追加の パケット・バッファも実施される（リンク毎に１個）。これを用いると、高性能 マイクロプロセッサが、Ａ／Ｂパケット・バッファの一方をＤＭＡ転送のサービ スから引き上げずに、したがって、進行中のデータ転送に悪影響を及ぼさずに、 メツセージを作成できるようになる。

ＣＬＣ内の３つのリンクはそれぞれ、アウトバウンド、インバウンドまたはメツ セージとして分類される５個のパケット・バッファを備える。

アウトバウンド：　各リンクは、ＤＭＡハードウェアのサービスを受ける２個の Ａ／Ｂアウトバウンド・パケット・バッファを備える。これらのバッファは、デ ータ・バッファから得られ、ＤＡＳＤ　（ＤＡリンク）またはアダプタ　（ＳＡ リンク）に送られるデータで満たされる。

インバウンド：　各リンクはまた、２個のＡ／Ｂインバウンド・パケット・バッ ファを備える。（アダプタまたはＤＡＳＤからの）入力パケットが、これらのバ ッファに記憶され、入力パケットのアドレス・フィールドの内容に応じて、ＤＭ Ａハードウェアまたはスビニカのサービスを受ける。

メツセージ：　各リンク・インターフェースはまた、メツセージ・パケット・バ ッファを備える。これは、マイクロプロセッサが、アダプタまたはＤＡＳＤに送 るアウトバウンド・メツセージを作成するのに使用する。

４）ＤＭＡインターフェース論理回路：　これは、ＤＭＡ制御装置の監視下で、 パケット・バッファから制御装置データ・バッファにデータを転送する回路であ る。

ＤＭＡ動作 データは、アダプタと制御装置バッファの間、および装置と制御装置バッファの 間で、ＤＭＡによって転送される。制御装置のマイクロプロセッサは、制御装置 リンク・チップと共用データ・バッファの間の転送を調整するＤＭＡ制御装置を 含む。

制御装置リンク・チップには、ＣＬＣ内のパケット、バッファと制御装置データ ・バッファの間でデータを転送するためのＤＭＡインターフェースが組み込まれ ている。ＤＭＡインターフェースは、マイクロプロセッサ・升ツブ内に含まれる ＤＭＡ制御装置によって監視される。マイクロプロセッサ・チップは、ＤＭＡ要 求間のアービトレーションを行う論理回路を含む。

ＤＭＡ転送の前にアービトレーション段階があり、この間にＣＬＣチップは、サ ービスを必要とするＤＭＡチャネルに対する要求を示す信号を発生することがで きる。ＤＭＡ制御装置は、これらの要求のうちの１つに許可を発行し、その後に ＣＬＣは転送を開始できる。各制御装置リンク・チップは、８本のＤＭＡチャネ ルを使用して、データ転送をサービスすることができる。これらのＤＭＡチャネ ルは、下記のように割り当てられる。

チャネル○、１　：ＤＡリンク第Ｏ番（第５図のＤＡ○）チャネル２．３　：Ｄ Ａリンク第１番（第５図のＤＡＩ）チャネル４ないし７；アダプタ・リンク（第 ５図のＳＡ、）（第２のＣＬＣは、上記と同じ順序でチャネル８〜１５を使用す る。） この配ｌを用いると、最高２本のＤＭＡチャネルが各ＤＡＳＤにサービスできる ようになり、アダプタ・リンクは、最高４本のＤＭＡチャネルのサービスを受け られるようになる。

これらのチャネルを同時に使用して、直列リンクのパケット多重化機能を活用す ることができる。装置リンクは、アダプタ・リンクより高い優先順位を与えられ る。ＤＭＡバスを用いると、最高４０ＭＢ／ｓのデータ転送速度が可能になる。

パケット・バッファからデータ・バッファへの３２バイト（ＤＡ）転送には、約 １．２マイクロ秒を要する。１２８バイト（ＳＡ）転送には、３．６マイクロ秒 を要する。

アービトレーション中に、各ＣＬＣが、下記のようにＤＭＡバス上に要求を出す 。

記憶（バッファへの書込み）：　インバウンド・リンク・パケットのアドレス・ フィールドが、そのデータがＤＭＡチャネル宛であることを示す場合、そのパケ ットの受信時にＤＭＡ要求が呂される。

取出しくバッファからの読取り）：　あるＤＭＡチャネルに関連するリンク・パ ケット・バッファの一方または両方が空である場合、そのＤＭＡチャネルに対す るＤＭＡ要求が出される。

ＤＭＡ記憶動作：　ＤＭＡ記憶動作は、インバウンド・パケット・バッファを空 にするのに使用される。

ＤＭＡ取出し動作：　ＤＭＡ取出し動作は、アウトバウンド・パケット・バッフ ァを満たすのに使用される。それぞれの転送は、通常は１個のパケット・バッフ ァ全体に対するものである。

コマンド記述子待ち行列 ＣＤＢ　（さらにＡＢＯＲＴおよびＲＥＳＥＴを含む）は、初めてそれを受け取 った時、ＳＡ　ＲＥＣＥＩＶＥ　ＭＥＳＳＡＧＥ　（Ｓ　Ａ受信メツセージ）プ ロセスの制御下で、コマンド記述子待ち行列項目（ＣＤＱＥ）に記憶される。

空き待ち行列：　最初は、すべてのＣＤＱＥが空きである。

空き待ち行列は、１つの要素が次の要素を指しており、これによってすべての空 きＣＤ　Ｑ　Ｅ　ｔ−発見できるようになっているという点でのみ待ち行列であ る。項目の順序には意味がない。

新規コマンド待ち行列：　新規のコマンドが到着する時、ＳＡタスクが、そのコ マンドを空き待ち行列の先頭にあるＣＤＱＥに複写する。このＣＤＱＥは、空き 待ち行列から削除され、新規コマンド待ち行列に追加される。打切りメツセージ も、ＣＤＱＥに入れられ、新規コマンド待ち行列に追加される。

装置コマンド待ち行列：　装置毎に１つずつ合計４つの装置コマンド待ち行列が ある。各待ち行列は、それ自体のＣＯＭＭＡＮＤ　（コマンド）プロセスによっ てサービスを受ける。

ＱＵＥＵＥ　ＭＡＮＡＧＥＲ（待ち行列マネジャ）プロセスは、新規コマンド待 ち行列のＣＤＱＥ内で新規コマンドを発見した時、それの宛先となっている装置 を見つけ、対応する装置コマンド待ち行列にこのＣＤＱＥを転送する。

メツセージ待ち行列：　コマンドの処理が完了した時、そのＣＤＱＥに、関連す るＣＯＭＭＡＮＤプロセスによって５Ｃ３Ｉ状況メツセージがロードされ、その ＣＤＱＥは、装置コマンド待ち行列から移される。メツセージ待ち行列は、した がって、ＳＡ　ＴＲＡＮＳＭ工Ｔ　ＭＥＳＳＡＧＥ　（Ｓ　Ａ送信メツセージ） プロセスに対する要求の待ち行列である。

同一の待ち行列が、異なるアダプタ・リンクを介して受信されるコマンドに使用 される。

待ち行列連係：　空き待ち行列、新規コマンド待ち行列およびメツセージ待ち行 列の先頭ポインタおよび末尾ポインタは、メッセ・−ジ制御ブロック（Ｍ　ＣＢ 　）内のフィールドである。

装置コマンド待ち行列の先頭ポインタおよび末尾ポインタは、対応する装置制御 ブロック（ＤＣＢ）内にある。先頭ポインタは、待ち行列の第１要素のアト１ノ スを保持する。末尾ポインタは、最終要素のアドレスを保持する。

各ＣＤＱＥは、「次」ポインタを含む。ＣＤＱＥは、複数の待ち行列のどれに含 まれてもよいが、１つのＣＤＱＥが同時に複数の待ち行列に含まれてはならない 。

次にアダプタおよび制御装置の動作について述べる。

アダプタ 動作 高速マイクロプロセッサ内で定義されたタスクが、アダプタの動作を制御する。

タスクは、割込みによって開始されるが１、これは、ハードウェア事象からのも のでも、別のタスクからのソフトウェア割込みを介するものでもよい。ソフトウ ェア割込みとは、あるタスクが別のタスクに対して割込みをセラ）・することの できる手段である。異なるタスク間の通信を第６図に示す。

タスク 状況：　状況タスクは、ホスト・システムに提示すべき状況を管理する責任を負 う。状況は、他のタスクのうちの１つからこのタスクに渡され、またこれをハー ドウェアに書き込むことによって直接に提示されることもある。

リンク：制御装置△、の４本の直列リンクを処理するために、１つのリンク・タ スクがある。このタスクは、制御装置から受け取ったすべてのメツセージを解釈 し、適当な処置を取る責任を負う。

メールボックス：　このタスクは、ホスト・システムからのメールボックス・イ ンターフェースを管理する。このタスクは、システムから各メールボックスを受 け取る責任を負う。

そのメールボックスが５ＥＮＤ−ＳＣ３Ｉ　（Ｓ　ＣＳ　Ｉ送出）コマンドであ る場合、そのコマンドをリンク・タスクに渡して、適当な制御装置に送る。

（他にも定義されているタスクがあるが、この説明に直接には関係ないので説明 しない） ホスト・プロセッサから指令を受けた時、アダプタは、ホスト・メモリからコマ ンドを取り出し、実行のためこれらを即座に適当な制御装置に転送する。コマン ドを取り出すための機構は、ホスト・システムのアーキテクチャに依存し、それ に応じて変わる。本明細書では、下記の機構をマイクロチャネル上で使用する。

ホスト・システムは、ホスト・メモリ内で作成されるメールボックスを使ってサ ブシステムの動作を開始させる。各メールボックスは、特定のコマンドを識別す る一義的タグを含んでいる。たとえば、ホストがある動作をサブシステム内で開 始しようと望む時、ホストは、次に使用可能なメールボックス内でその動作を作 成し、最終タグ・Ｉノジスタに書き込む。

最終タグ・レジスタに書き込むと、アダプタ・マイクロプロセッサ内のメールボ ックス・タスクに割込みがかかる。メールボックス・タスクは、ホス［・・メモ リからアダプタ・リンク・チップのうちの指定された１つ（マスタ・チップ）の ３２バイトＤＭＡバッファにメールボックスをＤＭＡ転送するよう、アダプタ・ ハードウェアに指令する。ホストからのすべてのメツセージが、このマスク・チ ップ向けとなる。

いったんＤＭＡバッファに入ると、メールボックス・タスクがそのメールボック スを復号して、そのメールボックスの内容によって定義される動作の種類を決定 し、それが５ＥＮＤ−ＳＣ３Ｉコマンドであると判った場合は、そのメールボッ クスが、適当な制御装置に送るために５Ｃ３Ｉ　ＣＯＭＭＡＮＤメツセージに変 換される。Ｓ　Ｃ３Ｉ−ＣＯＭＭＡＮＤメツセージは、メツセージ・パケットの データ・フィールド中で、３２バイトのＤＭＡバッファからリンク上を送られる 。このパケットのアドレス・フィールドは、宛先のアドレスを含む。この場合は 、宛先は制御装置マイクロプロセッサである。コマンドが、マスク・チップのサ ービスを受けていない制御装置を宛先とするものである場合は、そのコマンドは 、他のＡＬＣ内のＤＭＡバッファに複写され、直列リンク上を送られる。

ホストは、多くの異なる動作ならびに５ＥＮＤ　５Ｃ５Ｉコマンドを定義してい るが、それらの多くはアダプタによって実行され、制御装置に送る必要がない。

ただし、２つの動作すなわちＡＢＯＲＴ−ＳＣＳＩ　ＣＯＭＭＡＮＤとＲＥＳＥ Ｔは、ＡＢＯＲＴメツセージおよびＲＥＳＥＴメツセージの形で適当な制御装置 に渡される。これらのメツセージのフォーマットの詳細は、前述のアダプタ／制 御装置メツセージのリストにある。

ＡＢＯＲＴ−３Ｃ３Ｉ　ＣＯＭＭＡＮＤとＲＥＳＥＴの動作は、アダプタによっ て、５ＥＮＤ−ＳＣ３Ｉ　ＣＯＭＭＡＮＤと基本的に同じように処理される。メ ールボックス・タスクは、メールボックスを復号し、ＡＢＯＲＴメツセージまた はＲＥＳＥＴメツセージをＤＭＡバッファから適当な制御装置に送る。この場合 も、どの制御装置を宛先とするかに応じて、そのメツセージを第２のＡＬＣのＤ ＭＡバッファに複写する必要が生じることもある。

アダプタは、コマンドを発行する毎にタイマを起動する。

これは、ホスト・システムに多数のタイマという負担を負わせずに、コマンドの 脱落や制御装置の中断を検出するのに役立つ。アダプタ遊休タスクが、周期的に タイマを更新し、動作が時間切れになっていないか検査する。

制御装置 動作 制御装置の動作は、スビニカ・マイクロプロセッサに含まれるマイクロコード内 で定義されたタスクを使って行われる。

このプロセッサ内では、８つのタスクが定義されている。それには、下記のもの がある。

それぞれの装置とのインターフェースを管理する４つの装置（ＤＡ）タスク。

アダプタおよびホストとのインターフェースを管理する１つのＳＡタスク。

全体制御に関するタスクであるコマンド制御タスク。新規のＳＣ３Ｉコマンドは 、ＳＡタスクからこのタスクに渡される。コノタスクは、これらのコマンドを待 ち行列に入れ、復号し、命令をＳＡタスクと適当な装置タスクに送る。ＳＡタス クとＤＡタスクは、データ転送を実行する。

制御装置は上記のタスクを使用するが、ＳＡタスクとコマンド制御タスクは、サ ブタスクの概念を介して拡張される。

制御装置は、独立のタスクまたは１タスク内のサブタスクとして実施される多数 のプロセスを有する。サブタスクは、サブタスク・スケジューラの制御下で実行 される。

第６図は、異なるプロセス間の通信を示すブロック図である。

制御ブロックは、この通信の際に、次のように使用される。

あるプロセスが、制御ブロックに情報を入れ、別のプロセスに通知する。後者の プロセスは、その制御ブロック内の情報にアクセスする。制御ブロックは、プロ セス間でパスされる。

制御装置のプロセス ＳＡ　ＲＥＣＥＩＶＥ　ＭＥＳＳＡＧＥ　（Ｓ　Ａ受信メツセージ）　（ＳＡＲ ＸＭＳＧ）このプロセスは、アダプタから制御装置に送られるすべてのメツセー ジ、すなわち、ＳＣ５ｊＣＯＭＭＡＮＤＳＡＢＯＲＴ、　Ｒ，ＥＳＥＴおよびＲ ＥＡＤＹ　ＦＯＲＲＥＡＤを処理する　（これらのメツセージのフォーマットは 、本明細書の他所にある）。アダプタからのメツセージ・パケットは、ＣＬＣの インバウンド・パケット・バッファで受信される。入力パケットのアドレス・フ ィールドの内容によって、そのパケットがメツセージとして識別され、高性能制 御装置のサービスを受ける。そのメツセージが、新規のＣＯＭＭＡＮＤ、　ＡＢ ＯＲＴまたはＲＥＳＥＴである場合には、５ＡＲＥＣＥＩＶＥ　ＭＥＳＳＡＧＥ プロセスが、それをコマンド記述子待ち行列項目（ＣＤＱＥ）の空き待ち行列の 先頭に複写する。このＣＤＱＥは、その後ＱＵＥＵＥ　ＭＡＮＡＧＥＲプロセス に待ち行列登録される。そのメツセージがＲＥＡＤＹ　ＦＯＲＲＥＡＤである場 合には、そのメツセージは、適当なＳＡ　ＸＦＥＲ（Ｓ　Ａ転送）プロセス（す なわち、読み取るべきデータを含む装置に関連するプロセス）に渡される。

ＱＵＥＵＥ　ＭＡＮＡＧＥＲ（待ち行列マネジャ）このプロセスは、コマンド制 御タスクのサブタスクであり、ＳＡ　ＲＥＣＥＩＶＥ　ＭＥＳＳＡＧＥプロセス からの割込みを処理する。通常は、メツセージは５ＣＳＩ　ＣＯＭＭＡＮＤメツ セージであるが、ＡＢ　ＯＲＴまタハＲＥＳＥＴノコトもある。ＳＡ　ＲＥＣＥ ＩＶＥ　ＭＥＳＳＡＧＥプロセスは、そのメツセージをＣＤＱＥに複写し、その ＣＤＱＥを空き待ち行列から「新規コマンド待ち行列」に移した後に、このプロ セスに通知しており、次いでこのプロセスは、「新規コマンド」待ち行列から装 置固有の待ち行列にコマンドを移し、適当なコマンド・プロセスに通知する。Ｑ ＵＥＵＥ　ＭＡＮＡＧＥＲプロセスは、どのＣＯＭＭＡＮＤプロセスに通知すべ きかを決定するために、メツセージの制限付きの処理を幾つか実行する。

ＣＯＭＭＡＮＤ　（コマンド） コマンド・プロセス（コマンド制御タスクの４つのサブタスクのうちの１つ）は 、装置コマンド待ち行列上のＳＣ３Ｉコマンドを処理する。コマンド・プロセス には、並列に走行する４つ（サポートされる４台の装置のそれぞれに１つずつ） のインスタンスがある。通常は、各プロセスがそのプロセスの装置に宛てられた コマンドを処理する。

各コマンド・プロセスが、１つのコマンドをその待ち行列から取り上げ、 それがこの時点での実行するのに有効であることを確認し、個々のコマ〕／ドを 処理するルーチンを呼び出し、そのルーチンが、 そのコマンドの妥当性検査を行い、 ＳＡ　ＸＦＥＲ（Ｓ　Ａ）プロセスとＤＥＶＩＣＥ　（Ｄ　Ａ　）プロセスに指 令し、 ＳＡとＤＡが完了するまで中断し、 ５ＣＳＩ状況を返し 通常ハ、ＳＡ　ＴＲＡＮＳＭＩＴ　ＭＥＳＳＡＧＥプｏセスｆ：通知シテ、５Ｃ ＳＩ状況をアダプタに送る。

装置待ち行列が空になるまでその待ち行列内のコマンド毎（７二の手順を繰り返 し、その後、この手順は、中断状態になり、ＱＵＥＵＥ　ＭＡ、ＮＡＧＥＲブコ セスが新規コマンドを待ち行列に追加した時に再開される。

ＤＥＶＩＣＥ　（装置） 装置毎に１つのプロセスがある（別々のタスクとして実施される）。ＤＡプロセ スは、ＣＯＭＭＡＮＤプロセスからの下記の要求を処理する。

１）読取り 適当なルーチンを呼び出して、Ｃ０ＭＭＡｌ’ＪＤプロセスが要求した読取りコ マンドを処理する。このルーチンは、適当なりＡＳＤｌ：５ＥＥＫ　（シーク） 副指令を発行し、ＤＭＡの初期設定すなわちＤＭＡチャネルの割振りを行い、使 用可能なバッファ・サイズを計算し、使用可能な空間が存在する場合は、ＲＥＡ Ｄ副指令を用意し、これをＤＡＳＤに対して発行し、そのＤＡＳＤが、ＤＡＳＤ から制御装置内のデータ・バッファへのデータ転送を開始する。ＤＭＡアドレス が、ＲＥＡＤ副指令内でＤＡＳＤに渡され、これを入力データ・パケットのアド レス・フィールド内で使用して、データの宛先を識別する。

２）書込み この時、下記の要求ならびにＩＤフォーマットなどの他の専用コマンドがまだ発 行されていない場合に、適当なルーチンが５ＥＥＫ副指令を発行する。

３）現動作延長 ４）事象停止 ＣＯＭＭＡＮＤプロセスは、下記の３つの事象のうちの１つを通知する、二とに よって、ＤＥＶＩＣＥプロセスと通信するつＮＥＷＲＥＱ　新規の要求が開始さ れたことを装置プロセスに知らせる。

ＥＸＴＲ，ＥＱ　この事象は、要求を延長するのに使用する。

５ＴＯＰ　装置プロセスに、現在進行中のすべての作業を停止するよう指示する 。

ＣＯＭＭＡＮＤプロセスからの要求を受け取った時、ＤＥＶＩＣＥプロセスは、 適当なり　Ａ　Ｓ　Ｄ副指令を直列リンク上に送ることによって、ＤＡＳＤに対 する適当な処置を開始する。′ＤＡＳＤｉ！Ｉ指令は、制御装置によって生成さ れる低水準の読み書き副指令である。制御装置がデータを読み書きできるように するために下記の副指令が設けられている。以下で定義する副指令はそれぞれ、 パケットのデータ・フィールド内で直列リンクを介してＤＡ、ＳＤに送られる。

すべての「副指令」パケットは、実行のため、またはＤＡＳＤ内の他の構成要素 ／・、の分配のため、ＤＡ、ＳＤ内のマイクロプロセッサを宛先とする。。

これは、ＤＡＳＤに、先読み（アクティブの場合）を中止し、指定されたシリン ダおよびヘッドにシークするよう指令する副指令である。また、書込みコマンド の場合、単独のシーク副指令を用いると、制御装置は、コマンドを復号した直後 に、アダプタから書込みデータを受け取るのを待たずに、シークを開始できるよ うになる。つＡ、　Ｓ　Ｄが読取り副指令または延長読取り副指令を完了する前 に（状況バケットが返さねていない）　、５ＴＯＰ　（停止）副指令が発行され る場合、ＤＡＳＤは、即座にその読取り動作を打ち切り、５ＴＯＰ−ＡＮＤ−３ ＥＥＫ副指令で指定されたシリンダおよびヘッドへのシークを開始し、打ち切ら れたＲＥＡＤ　（読取り）副指令の状況パケットを返す。

５ＴＯＰ副指令の場合は状況バケットを送らない。

また、この副指令は５．アダプタからＡ、ＢＯＲ，Ｔ　５Ｃ３Ｉコマンド・メツ セージを受け取った時にＤＡＳＤに送られる。この場合、シーク動作は開始され ない。

Ｒ，ＥＡＤ　（読取り）副指令 １ＯＲ，ＤＥＲＣ０ＤＥ　ＩＡＤＤＲＥＳＳ　ＩＣＹＬＩＮＤＥＲｌＨＥＡＤ　 １ＬＢＡ　１ＣＯＵＮＴ　ｌこれは、ＤＡＳＤに、特定の論理ブロック・アドレ ス（ＬＢＡ）を探索し、指定された数のブロックを読み取るよう指令する副指令 である。パラメータは以下の通りである。

シークの検査用の物理シリンダ（ＣＹＬＩＮＤＥＲ）と物理ヘッド（Ｉ（ＥＡ、 Ｄ）　、論理ブロック・アドレス（ＬＢＡ）　、および読み取るべきブロックの 数のカランｌ−（ＣＯＵＮＴ）。さらに、アドレス・フィールド（ＡＤＤＲ，Ｅ ＳＳ）は、この副指令の結果として返されるすべてのデータ・パケットのアドレ ス・フィールドに置かれるバイトを含む。

ＤＡＳＤは、要求されたデータを制御装置に送り、各ブロックの末尾にあるＥＣ Ｃバイトを検査する。ＤＡＳＤが、欠陥ありとマークされたブロックに遭遇した 場合は、それらのブロックを自動的にスキップする。最後に、ＤＡＳＤは、エラ ーが検出されたか否かを示す状況を返す。

Ｃ０ＮＤＩＴＩＯＮＡＬ　ＲＥＡＤ　（条件付き読取り）副指令この副指令は、 ＲＥＡＤ副指令と同じフォーマットを有し、選択されたシリンダおよびヘッド・ アドレスへのシーク動作を呼び出す。この副指令に含まれるＬＢＡに対応するセ クタの位置が指定され、カウント・フィールドで指定された数のレコードが、デ ィスクから読み取られる。アドレス・フィールドは、この副指令の結果として返 されるすべてのデータ・パケットのアドレス・フィールドに置かれるバイトを含 む。

Ｃ０ＮＤＩＴＩＯＮＡＬ　ＲＥＡＤ副指令が制御装置によって発行されるのは、 ホストが要求する読取りデータの量が、選択された量より多い時だけであること に留意されたい。要求されたデータの量が少ない場合には、Ｃ０ＮＤ工Ｔｌ０Ｎ Ａ５ＲＥＡＤの使用は保証されない。

この副指令を用いると、以下で詳細に説明する分割読取り動作が可能になる。

ＷＲＩＴＥ　（書込み）副指令 これは、ＤＡＳＤに、特定のＬＢＡを探索し、指定された数のブロックを書き込 むよう指令する副指令である。パラメータは、ＲＥＡＤ副指令（上記参照）と同 じであるが、書き込むべきデータを制御装置が供給する点が異なる。さらに、ア ドレス・フィールドは存在しない。

Ｃ０ＮＤＩ’ｒＩＯＮＡＬ　ＷＲＩＴＥ　（条件付き書込ミ）副指令条件付き書 込み副指令は、ＷＲＩＴＥ副指令と開指令ォーマットを有する。

ＥＸＴＥＮＤ　（延長）副指令 １０ＲＤＥＲＣＯＤＥ１ＬＢＡＩＣＯＵＮＴ１これは、前のＲＥＡＤ副指令、Ｃ ０ＮＤＩＴＩＯＮＡＬ　ＲＥＡＤ副指令、ＷＲＩＴＥ副指令ま開指令０ＮＤＩＴ ＩＯＮＡ５ＷＲＩＴＥ副指令の動作を延長する副指令である。「カウントＪ　（ ＣＯＵＮＴ）は、現副指令が完了した後に読み取るまたは書き込む必要のある個 々のセクタの数を指定するパラメータである。

ＬＢＡは、最初に読み取るまたは書き込むべきブロックのアドレスを定義すＺフ ィールドである。この値は、連続的な読取りまたは書込みが必要な場合、前の副 指令によって読み取られた、または書き込まれた最後のブロックのＬＢＡよりも １つ大きい値になる。ＬＢＡフィールドが、前の副指令の最後のＬＢＡの後の最 初のブロックではない場合は、これらのＬＢＡの間にあるブロックはスキップさ れ、読取りも書込みも行われない。

ＥＸＴＥＮＤ副指令が有力指令るためには、ＤＡＳＤは、前の副指令が完了する 前にＥＸＴＥＮＤ副指令を受力指令なければならない。制御装置は、ＥＸＴＥＮ Ｄを使って連続的書込みを実行し、または先読みを継続する。これらの動作は、 以下で詳細に説明する。

動作全体が完了した時、コマンド・プロセスに適当な事象が通知される。

ＳＡ　ＸＦＥＲ（Ｓ　Ａ転送） これは、ホストと制御装置内の読取リバツファの間またはホストと制御装置内の 書込みバッファの間でデータを転送する、装置ごとのプロセスである。ＣＯＭＭ ＡＮＤプロセスは、５ＡＸＦＥＲプロセスに対して下記のコマンドを発行できる 。

５ｅｎｄ　Ｒｅａｄ　Ｄａｔａ、　（読取りデータ送出）Ｇｅｔ　Ｗｒｉｔｅ　 Ｄａｔａ　（書込みデータ取得）Ｓｔｏｐ　Ｃｕｒｒｅｎｔ　Ｔｒａｎｓｆｅｒ 　（現転送停止）データ転送の実行に必要なパラメータは、制御ブロック内でＣ ＯＭＭＡＮＤプロセスからＳＡ　ＸＦＥＲプロセスに渡される。

ＳＡ　ＴＲＡＮＳＭＩＴ　（Ｓ　Ａ送信）　（ＳＡＴＸＭＳＧ）これは、他のプ ロセスに代わってメツセージ（ＲＥＡＤＹ　ＦＯＲ−ＷＲＩＴＥ、　ＤＡＴＡ− ＲＥＡＤＹオＪ：び５ＴＡＴＵＳ）ヲアダプタニ送ルフロセスである。ＲＥＡＤ Ｙ−ＦＯＲＷＲＩＴＥとＤＡＴＡ　ＲＥＡＤＹは、ＳＡ　ＸＦＥＲプロセスから このプロセスに渡され、５ＴＡＴＵＳメツセージは、ＣＯＭＭＡＮＤプロセスか ら渡される。

読取り動作と書込み動作の例 次に、ホストからのコマンドの受取りに始まり、ホストへの完了状況の提示まで の典型的な読取り動作と書込み動作の例を記す。

読取り動作の例 アダプタ　制御装置　ＤＡＳＤ ＳＣＳｊＣＯＭＭＡＮＤ　（ＲＥＡＤ　４Ｋ）−＞コマンドを待ち行列に登録 コマンド゛を復号 コマンドを検索 ＬＢＡを物理アｌ−゛ｌ、スに変換 先読停止 ＜−−ｍ−〜−−−−−−−−−−−−−３ＴＡ、ＴＵＳハ゛ブファを割り振る 　シーク ＤＡＳＤ　ＤＭＡを初期設定 ＬＢＡ探索 読取り ＜−−−−−−−−−−−−−−−−一　ＤＡＴＡハ゛ブファ１ニ最初のテ゛− 夕が入る ＜−−−−−−−−−−−−ＤＡＴＡ−ＲＥＡＤＹホストＤＭＡを初期設定 ＳＡ　ＤＭＡを初期設定 ＜−−−−−−−−−−−−ＤＡＴＡ　ＰＡＣＫＥＴＳ最後のドータを送る ＜−−一−−−−−−−−−５ＣＳｊＳＴＡＴＵＳ状況を待ち行列に登録　ＥＸ ＴＥＮＤ　（４Ｋ）　−−−−−−−−−−−＞　・状況を提示 先読みテ）で−タをセーフ′ ＜−−−−−−−一−−−−〜−−−−５ＴＡＴＵＳ読取り １、アダプタが、ＣＤＢ内にＲ，ＥＡＤ動作を含むＳＣ３ｊｃＯＭＭＡＮＤメツ セージを制御装置に送る。このメツセージは、読取りデータの転送元であるＤＡ ８つのアト１／スと、そのデータの送り先になるホスト・メ士す内のアドレスを 含む。

２、制御装置が、上述の通りにコマンドを処理し、装置タスクに制御を渡す。こ の装置タスクは、ＤＡＳＤに５ＴＯＰ−Ａへ１Ｄ−５ＥＥＫ副指令を送る。これ によって、現在活動状態の先読み動作があれば打切られる１、（現在活動状態の 先読み動作がない場合は、この副指令は送られない）。

３、ＤＡ、ＳＤが、先読み動作打切り状況を示す５ＴＡＴＵＳを制御装置に返し 、その後、指定されたヘッドおよびシリンダへのシークを開始する。

４、制御装置の装置タスクが、転送すべき読取りデータのために３２にセグメン トのデータ・バッファを割り振る。また、この装置タスクは、制御装置データ・ バッファへのデータ転送に使用するＤＭＡチャネルを割り振る。

５、この例では、次に、装置タスクが、割り振られたＤＭＡチャネルのアドレス 、データ開始アトＩ／スおよび転送すべきブロックの数を含むＣＯＮ］ＴｒＯＮ ＡＬ　ＲＥＡＤ！ＩＪ指令を、ＤＡＳＤに送る。前述したように、要求されたデ ータの量が少ない場合には、Ｃ０ＮＤＩ　Ｔ　Ｉ　０ＮＡＬ−ＲＥＡＤ副指令全 指令くて［通常のＪ、Ｒ，ＥＡＤ副指令が送られる。

６　、　Ｃ０ＮＤＩＴＩＯＮＡＬ−ＲＥＡＤ副指令全指令取った時、ＤＡＳＤは 、ＬＢＡを探索し、データの転送を開始する。データ・パケットのアドレス・フ ィールドは、ＤＭＡチャネルのアドレスを含む。

７、読取りデータが、直列リンクを介して制御装置に転送され、制御装置データ ・バッファ内の割り振られた空間に入れられる。

８、制御装置がアダプタにＤＡＴＡ　ＲＥＡＤＹメツセージを送り、その結果、 ホストが、制御装置とホスト・メモリの間で読取りデータを転送するために使用 するホストＤＭＡチャネルを初期設定する。上記の流れ図では、最初のデータを バッファ内で受け取った後にＤＡＴＡ−Ｒ，ＥＡＤＹメツセージが送られるよう になっているが、このメツセージは、バッファ内でデータを受け取る前に送られ るのが普通である。このメツセージの目的は、ホス１〜ＤＭＡを初期設定するこ と、すなわち、ホストにデータを受け取る準備をさせることである。

９ｏアダプタが、ＤＡＴＡ、−ＲＥＡ、ＤＹメッセ・−ジに応答して、制御装置 にＲＥＡＤＹ　ＦＯＲ，ＲＥＡＤメツセージを送る。ホスト内でＲＥＡ、ＤＹ− ＦＯＩ’ｊＲＥＡＤメツセージは、初期設定されたＤＭＡチャネルを識別するも ので、制御装置のＳＡ　ＲＥＣＥＩＶＥメツセージ・プロセスによって受け取ら れ、ＳＡ　ＸＦＥＲプロセスに渡される。この５ＡＸＦＥＲプロセスは、ＳＡ　 Ｄ、ＭＡを初期設定する、すなわちデータ・バッファからのデータ転送に使用す るＤＭＡチャネルを割り振る。

１０、データは、ＤＡＳＤからデータ・バッファ内で受け取られた時、直列リン クを介してホスト・メモリに転送される。

最後のデータが送られた時、制御装置は、５Ｃ５Ｉ　５ＴＡＴＵＳをアダプタに 返す。アダプタは、この状況を待ち行列に入れ、これをホストに提示する。

書き込み動作の例 アダプタ　制御装置　ＤＡＳＤ ＳＣ３Ｉ−ＣＯＭｆ４ＡＮＤ　（ｗＲＩＴＥ）　−＞コマンドを待ち行列に登録 ５ＴＯＰ　ＡＮＤ−ＳＥＥＫ　−−−−−−−−−＞先読停止 ＜−−−−−−−−−−−一−−−−−−３ＴＡＴＵＳハ゛フファを割り振る　 シーク ＤＡＳＤ　ＤＭＡを初期設定 ＜−一−−−−−−−−−−−−ＲＥＡＤＹＪＯＲＷＲＩＴＥＤＭＡを割り振る テ゛−タ・パケット　−−−−−−−−−−−−−−−−−＞最初のテ゛−’ｌ がハ゛フファに入る ＤＡ　ＤＭＡを初期設定 Ｃ０ＮＤ　Ｉ　Ｔ　ｌ０ＮＡＬ−ＷＲＩ　ＴＥ−〜−−−−〉ＬＢＡ探索 ＥＸＴＥＮＤ　−−−−−−−−−−−−−−−−−−＞・＜−−−−−−−− −−−−−−一状況＜−−−−−−−−−−−−−−５Ｃ３ｊＳＴＡＴＵＳ状況 を待ち行列に登録 状況を提示 書込み １、アダプタが、書込み動作を定義する５Ｃ３Ｉ　ＣＯＭＭＡＮＤメツセージを 制御装置に送る。

２、制御装置が、コマンドを処理しく前述した通りに）、制御が、ＣＯＭＭＡＮ ＤプロセスからＤＥＶＩＣＥプロセスに渡される。この例テハ、ＤＥＶＩＣＥブ ｏ　セスハ、Ｄ　Ａ　Ｓ　Ｄ　ニ５ＴＯＰ−ＡＮＤ−５ＥＥＫ副指令を送る（先 読み動作が現在活動状態である）。

３、ＤＡＳＤが、先読みを停止し、先読み動作打切り状況を示す状況を制御装置 に送る。ＤＡＳＤが、５ＴＯＰ−ＡＮＤ　５ＥＥＫ副指令で指定されたシリンダ およびヘッドへのシークを開始する。

４、制御装置のＳＡ　ＸＦＥＲプロセスが、データ・バッファ内の空間を割り振 り、ホストからの書込みデータのパケットの宛先となるＳＡ　ＤＭＡチャネルを 初期設定する。

５　、５ＡＸＦＥＲプロセスが、ＳＡ　ＴＲＡＮＳＭＩＴプロセスに通知し、こ のＳＡ　ＴＲＡＮＳＭＩτプロセスが、アダプタにＲＥＡＤＹ−ＦＯＲＷＲＩＴ Ｅメツセージを送る。このメツセージは、前のステップで初期設定されたＤＭＡ チャネルを識別するメツセージである。

６、アダプタのリンク・タスクが、ホスト・メモリへのデータ転送に使用するＤ ＭＡチャネルを割り振り、その後、書込みデータのパケットの、制御装置への転 送を開始する。

７、制御装置の装置タスクが、データ・バッファとＤＡＳＤ間でのデータの転送 に使用するＤＭＡチャネルを初期設定し、この例では、ＤＡＳＤが期待すべきＬ ＢＡと書込みデータの量を識別するＣ０ＮＤ　ＩＴ　Ｉ　０ＮＡＬ−讐飢ＴＥ副 指令をＤＡＳＤに送る。、ＤＡＳＤは、ＬＢＡ探索を開始する。

８゜書込みデータは、ＤＭＡチャネルを介してバッファで受け取られた時、バッ ファから第２のＤＭＡチャネル上を直列リンクを介してＤＡＳＤに転送される。

先読み 先読みとは、全体で１つの長い逐次読取りを構成する１組のＲＥＡ、Ｄコマンド の性能を向上させるために、制御装置が提供する機能である。これは、下記のよ うに次の読取りを予測してＤ　Ａ、　Ｓ　Ｄから制御装置のバッファへの読取り を継続することによって達成される。

５Ｃ３ＩのＲＥＡＤコマンドを受け取ると、制御装置は、この読取りに割り振ら れている制御装置の３２にセグメントのデータ・バッファに必要な数のセクタを 転送するようＤＡＳＤに指示する。この実施態様では、制御装置は通常、ホスト からのコマンドが要求する量がそれより少ない時でも、３２にのデータ（すなわ ち、割り振られたバッファ空間を満たす量のデータ）を要求する９ホストが要求 するデータは、ＤＡＳＤから到着した時、ホストに転送される。要求されたデー タをホストまで転送し終えた時、制御装置によって状況が生成される。その間に 、先読みデータの転送が継続する。

ＤＡＳＤに対するＲＥＡＤ副指令で、ホストから要求された量より多くのデータ が指定されていた場合には、余分のデータは、制御装置バッファに記憶される。

ホスＩ・がバッファ空間を使用可能にする時、制御装置によってＤ　Ａ、　Ｓ　 Ｄに送られるＥＸＴＥＮＤ副指令によって、データ転送が延長される。ＥＸＴＥ ＮＤ副指令を受け取ると、ＤＡＳＤは、そのＥＸＴＥＮＤ副指令で指定されたセ クタをバッファの新しい末尾に転送する。

１例として、アダプタから送られたＲＥＡ、Ｄコマンドが、４にのデータ（８セ クタ）を要求し、制御装置が、装置に３２Ｋを要求する場合には、要求された４ にのデータがホストに転送されると同時に、バッファ内に４にの空間が生じる。

制御装置は、バッファを満たすため、４にの新規データを要求するＥＸＴＥＮＤ 副指令を装置に送る。

アダプタから次のＲＥＡＤコマンドを受け取った時、制御装置は、バッファを検 査して、要求されたデータが既に存在する（または、すぐに存在するようになる ）か否かを調べる。そうである場合には、制御装置は、そのデータをホストに転 送する。そうでない場合には、制御装置は、ＤＡ、ＳＤに新規の読取りを指示し 、活動状態の先読みがあれば打ち切る。ＤＡＳＤが新規転送を再度指令されるか 、または先読みバッファが満たされるまで、先読みは継続する。

連続的書込み 連続的（バック・ツー・バック）書込みとは、連続するブロックを書き込む連続 した書込みコマンドである。後続書込みの最初のブロックが、前の書込みの最後 のブロックの直後に続く。制御装置およびＤＡ、ＳＤ内で連続的書込みに対する 特別なサポートを行うと、そうでない場合にはコマンドの間にＤＡＳＤが回転す る必要があるのに対して、ＤＡＳＤは回転せずに書込みを行えるようになる。

ＷＲＩＩＴＥコマンドのコマンド固有ルーチンが、現在活動状態の装置転送を、 次の連続する書込みを含むように延長することができる点に達した時、このルー チンは、「肩越しに振り返り」、次のＣＤＱＥがこのような書込みを含むか否か を検査する。含む場合は、このルーチンは、装置タスクに延長要求を発行し、そ の装置タスクは、ＤＡＳＤにＥＸＴＥＮＤ！’Ｉ指令を送る。ＤＡＳＤが、前の 書込みを完了する前にＥＸＴＥＮＤ副指令を受け取った場合は、そのＤＡＳＤは 、ただ単に、現書込みのカウントを、ＥＸＴＥＮＤ副指令のカウント・パラメー タで指定された量だけ延長する。

ＥＸＴＥＮＤ副指令がＤＡＳＤに達するのが遅すぎた場合には、Ｄ　Ａ　Ｓ　Ｄ は、最初の書込みを通常の形で行った後に状況を提示し、「失敗」状況を示して そのＥＸＴＥＮＤ副指令を拒絶する。

その場合、制御装置は通常の書込みを生成する。　ＥＸＴＥＮＤ副指令は、それ 自体が延長の候補である。

例 ホストが、セクタＯ〜７に対するＳＯ３工書込みコマンドを送る。

制御装置が、セクタＯ〜７に対するＷＲＩＴＥ副指令を発行する。

ホストが、セクタ８〜１５に対する５Ｃ３Ｉ書込みコマンドを送る。

制御装置が、待ち行列内で連続的書込みを検出する。

制御装置が、８セクタ分のＥＸＴＥＮＤ副指令を発行する。

ＥＸＴＥＮＤ副指令が、ＷＲＩＴＥの終了前に到着した場合、このＤＡＳＤは、 その現ブロック・カウントを８だけ延長し、セクタ７の後には状況を返さず、そ の代わりに、セクタ１５の後で状況を返す１、 ＥＸＴＥＮＤ副指令の到着が遅すぎた場合、このＤＡ、ＳＤは、ＷＲＩＴＥ副指 令に対する通常の状況を生成し、ＥＸＴＥＮＤ副指令の受取りが遅すぎたことを 制御装置に伝える。その場合、制御装置は、セクタ８〜ＩＳに対する″ＷＲ，Ｉ ＴＥＷＲＩＴＥ副指令。その後、セクタ８〜１５が、次の回転の際に書き込まれ る。

ＥＸＴＥＮＤ副指令を使用する連続的書込みの実施態様では、直列リンクのパケ ット多重化機能を利用する、すなわち、制御装置が、書込みデータをＤ　Ａ　Ｓ 　Ｄに送っているのと同時に、直列リンクを介してＥＸＴＥＮＤｉｌＪ指令を送 ることができなければならないことに留意されたい。

分割読取り 分割読取りとは、ＤＡＳＤからの読取りを、現ＲＥＡＤ動作の範囲の最初のセク タではなく、ヘッドの下に最初に現れるその範囲に含まれるセクタから開始する ことによって得られる性能向上である。たとえば、セクタ４．５．６１．、．１ ５．１６に対する読取りは、ヘッドの到着がたまたまセクタ４を読み取るには遅 すぎるが、セクタ６を読み取るには十分に早い場合には、６．７．８１．、、． １５．１６．４．５という順序で読み取ることができる。したがって、ＤＡＳＤ からの転送は、そうしない場合よりも］１セクタ（すなわち、１６−５）だけ早 く完了するはずである。

この最適化は、制御装置がＤＡＳＤに最初のセクタを読み取るよう指令すること によって達成される。ＤＡＳＤは、そのセクタが所定の時間（たとえば１ミリ秒 ）以上離れていることを発見した場合、その読取りを打ち切り、現ＬＢＡを制御 装置に返す。その場合、制御装置は、同じ読取りを再発行するか、それともその 読取りを、現セクタから末尾までを転送する「末尾」読取りと、第１セクタから 末尾の先頭までを転送する「先頭」読取りとに分割するかを決定する。

これをサポートするために、ＤＡＳＤに対するＣ０ＮＤ　ＩＴ　ｌ０ＮＡＬ−Ｒ ＥＡＤ副指令が使用できる。この副指令は、第１セクタまでに長い遅延がある場 合には打ち切られる。上記の例では、データは、通常の順序で読み取られる場合 よりも、１１セクタ分早く制御装置バッファに到着する。ただし、制御装置が、 ホストに送るデータを通常の順序に配列し直さなければならない場合には、分割 読取り動作の性能の利益は大幅に減少する。

本明細書に記載する技法は、制御装置バッファ内でデータを並べ直す必要をなく すことによって、「分割読取り」の潜在能力をより多（引き出すものである。こ れは、制御装置とアダプタの間でメツセージ・インターフェースを定義して、ホ ストＤＭＡアドレスに対する必要な制御を制御装置に与えることによって達成さ れる。実際には、制御装置は、ホスト・メモリに対するランダム・アクセス権を 有する。データが制御装置のデータ・バッファに置かれる時に制御装置からアダ プタに送られるＤＡ　ＴＡ−ＲＥＡＤＹメツセージが、そのデータを送る先のホ スト・メモリ内のアドレスを指定する。分割読取り動作が進行中である時、制御 装置は、ホストからの当初のコマンド中で送られたアドレスから修正済み開始ア ドレスを計算し、このアドレスを、ＤＡＴＡ　ＲＥＡＤＹメツセージに組み入れ てホストに送る。上記の例の場合、制御装置は、セクタ４の開始アドレスを知ら され、したがって、分割読取りデータの最初のセクタ（この場合はセクタ６）を 送る先のホスト内の修正済みアドレスを計算することができる。セクタ６〜１６ が既にデータ・バッファ内にある場合は、制御装置は、単一のＤＡＴＡ−ＲＥＡ ＤＹメツセージを発行して、セクタ６〜１６の転送を開始する。セクタ６〜１６ の転送が完了する。制御装置はセクタ１．−５をバッファ内で得た時、ＤＡＴＡ −ＲＥＡＤＹメツセージをホストに発行して、セクタ１〜５の転送準備ができた ことと、セクタ１を送る先のホスト・メモリのアドレスを示す。

生データ読取り 制御装置がホスト・メモリの諸区域にランダムにアクセスできる、すなわち、ホ スト・アドレスを制御できる能力をもつので、別の性能上の利益も得られる。Ｄ ＡＳＤがデータの多数のセクタを制御装置バッファに転送している読取り動作中 に、そのＤＡＳＤは、１セクタ（５１２バイト）の末尾まで待ってＥＣＣを検査 する前に、そのセクタをホストまで送る。ここで述べるシステムでは、ＤＡＳＤ は、１セクタ分のデータを保持するのに十分な緩衝記憶を有していない。データ は、ディスクから直列に読み取られ、１２８バイト・パケットにコンパイルされ て、制御装置に送られる。そのセクタが終わる時に、装置は、ＦＣＣを検査し、 そのデータの末尾に６つのＥＣＣバイトを付加する。そのセクタ内のすべてのデ ータが「良好」である場合は、エラーは示されず、制御装置はホストへの伝送を 継続する。このシステムでは、装置がデータの最終パケットを制御装置に送る前 に、したがって、装置がそのデータにエラーが含まれることを知る前に、データ のそのセクタの大部分が既に制御装置からホストに転送されていることに留意さ れたい。したがって、既にホスト内にあるデータは、「生」データであり、すな わち、ホストへの転送の前に検査が行われていない。

はとんどのデータ転送では、生データは、良好なデータでもある。すなわち、そ のデータが装置から転送される。データを検査なしでホストに直接に転送すると 、ホストへ転送する前にすべてのセクタを検査する従来のシステムに比べて、性 能上の利益がもたらされる。この直接方式の場合、データの多数のセクタをホス トが受け取るのに要する時間が、１セクタのデータが装置からホストへ移動する のに要する時間とほぼ等しい時間だけ短縮される。本明細書に記載のシステムな どの高性能システムでは、この利益によって、全体的オーバーヘッドをかなり削 減することができる。

上述したように、はとんどのデータ転送では、生データを送ると、検査済みのデ ータに比べて、性能上の利益がもたらされる。これとトレードオフになるのは、 転送データにエラーが存在する時の性能低下である。ある従来システムでは、生 データにエラーが１つ存在すると、そのデータ全体を再送信しなければならない 。制御装置がホスト・メモリに対するランダム・アクセス権を有する本発明では 、データのすべてを再送信する必要はない。

あるセクタの終りに、ＤＡＳＤがそのデータ内にエラーが存在することを検出し た場合、ＥＣＣバイトによってそのことが制御装置に示され、制御装置に警告が 出る。制御装置は、ホストへの現パケット・データの送出を完了した時に、送信 を中止し、ＤＡＴＡ−ＲＥＴＲＹ　（データ再試行）メツセージをホストに送る 。制御装置は、エラーを含んでいたセクタの再送信を要求する。Ｄ　Ａ、　Ｓ　 Ｄは、要求されたセクタを、１２８バイト・パケットに入れて制御装置に再送信 し、制御装置は、そのデータをバッファに記憶する。再送信されたデータのブニ ツクが良好である場合は、制御装置は、ホストにそのデータをバスする。

制御装置は、再試行データの送り先となるホスト・メモリのアドレスを指定する ＤＡＴＡ−ＲＥＴＲＹメツセージを、アダプタに送る。このＤＡＴＡ−Ｆ！、Ｅ ＴＲＹＴＲ上−ジは、アダプタに１．ホスト・メモリへデータを転送するのに使 用する新規Ｄ　１ｖ　Ａチャネルをセットアツプするよう指示するメツセージで ある。アダプタは、このＤＡＴＡ　ＲＥＴＲ，Ｙメツセージに対して、ＲＥＡＤ Ｙ　ＦＯＲＲＥＡＤメツセージで応答する。ＤＡＴＪ’ｊＲＥＴＲ，Ｙメツセー ジは、再試行されるデータの量を示す。

制御装置に送られる再試行データが依然として誤りを含む場合、制御装置は、あ る回数だけそのデータを再要求する。

所定の回数の試行後に制御装置がまだ良好なデータを受け取っていない場合、制 御装置は、そのバッファ内に保持されているデータ中の誤りの訂正を試みる。こ のために、制御装置は、ｒＨ；ＣＣに対する作用」副指令を装置に送る。この副 指令は、装置に、どのバイトが誤りであるかを計算させ、また、それらのバイト の訂正データを計算させる。訂正できるバイトの数は、実施態様に依存する。本 明細書のシステムでは、その数は２バイトである。装置は、訂正情報を制御装置 に送り、制御装置は、そのバッファ内に保持されたデ・−夕を訂正する。その後 、制御装置は、訂正済みのバイトを含むデ・−タのブロックをホストに送る。

ＦＩＧ、４ ＨＰＣ ＤＡＳＤリンク　アダプタ・リンク ＦＩＧ、５ ＦＩＧ、６ ＦＩＧ、７ データ記憶サブシステム内のデータ転送要約 データ記憶サブシステム内の装置制御装置と装置との間でデータ番転送するため の技法を開示する。この制御装置は、装置へおよび装置から転送されるデータが 通過するデータ・バッファを有する。この制御装置は、低水準の多重セクタ読− 夕は、３２．６４または１２８バイト・パケットの形で装置と制御装置の間を転 送される。この装置は、一時に１パケツトのデータを記憶することのできる相対 的に小さなデータ・バッファを有する。装置上で１つの副指令を実行している間 に、制御装置は後続の副指令を発行することができる。これらの副指令の１つが 、装置上で現在実行中の読取り副指令で指定されたデータを超えて読取りを継続 するよう装！に指令するＥＸＴＥＮＤ副指令である。ＥＸＴＥＮＤ副指令を用い ると、「連続的」書込みを実施することも可能になる。

ｒｔ驚珈査餉失

Claims (8)

【特許請求の範囲】
1. １．制御装置が、多重セクタ・データ転送副指令を装置に発行することによって 、データ転送を開始するステップと、データ転送副指令の実行中に、後続の副指 令を装置に発行するステップと を含む、拡張緩衝記憶機能を有する装置制御装置と制限付巻緩衝記憶機能を有す る直接アクセス記憶装置との間でデータを転送する方法。
2. ２．前記データ転送副指令が、転送しようとするデータを指定し、前記後続副指 令が、データ転送副指令で指定されたデータが装置と制御装置との間で転送され ている間に装置に送られるＥＸＴＥＮＤ副指命であり、前記方法がさらに、デー タ転送副指令の実行完了の直後に、装置が、ＥＸＴＥＮＤ副指令に基づいて活動 して、ＥＸＴＥＮＤ副指令で指定されたデータを転送するステップ を含む、請求項１に記載の方法。
3. ３．前記データ転送副指令が、装置から制御装置内のデータ・バッファヘの読取 りデータの転送を開始する多重セクタＲＥＡＤ副指令であり、 制御装置が、制御装置データ・バッファから、接続されたホスト・データ処理シ ステム内のメモリへ読取りデータを転送し、 データ・バッファ内にスペースがある時に、制御装置が、装置にＥＸＴＥＮＤ副 指令を発行し、 装置が、ＥＸＴＥＮＤ副指令に基づいて活動して、ＥＸＴＥＮＤ副指令で指定さ れた先読みデータを制御装置データ・バッファに送ることを特徴とする、 請求項２に記載の方法。
4. ４．制御装置が、ホストから受け取った第１のＲＥＡＤコマンドに応答して、装 置に対してＲＥＡＤ副指令を発行し、制御装置が、ホストから第２のＲＥＡＤコ マンドを受け取った時に、バッファ内に保持されている前記先読みデータが第２ のＲＥＡＤコマンドで指定されたデータに対応するか否かを判定し、そうである 場合には、装置に次のＲＥＡＤコマンドを発行せずに、前記データをホストに送 ることを特徴とする、請求項３に記載の方法。
5. ５．制御装置が、ホストから次のデータ転送コマンドを受け取った時に、装置に ＳＴＯＰ＿ＡＮＤ＿ＳＥＥＫ副指令を発行して、装置に、ＥＸＴＥＮＤ副指令で 指定されたデータの読取りを即座に停止させ、ＳＴＯＰ＿ＡＮＤ＿ＳＥＥＫ副指 令で指定されたデータの位置へのシークを開始させることを特徴とする、 請求項４に記載の方法。
6. ６．制御装置が、接続されたホスト・データ処理システムから受け取った第１の ＷＲＩＴＥコマンドに応答して、装置に第１の多重セクタＷＲＩＴＥデータ副指 令を発行することによって、制御装置から装置へのデータの転送を開始し、第１ の副指令で指定されたデータを制御装置と装置との間で転送している間に、制御 装置が第２のＷＲＩＴＥコマンドをホストから受け取った場合に、制御装置が、 第２のコマンドで指定されたデータが前記第１のコマンドで指定されたデータと 連続しているか否かを判定し、そうである場合には、装置にＥＸＴＥＮＤ副指令 を発行して、装置に、第１のコマンドで指定されたデータの書込みを完了した直 後に、ＥＸＴＥＮＤ副指令で指定されたデータの書込みを続行させ、前記ＥＸＴ ＥＮＤ副指令が、制御装置と装置との間のリンク上で伝送されている第１に指定 された書込みデータと多重化されることを特徴とする、請求項２に記載の方法。
7. ７．装置が、ＷＲＩＴＥ副指令の完了後に制御装置からＥＸＴＥＮＤ副指令を受 け取った場合に、ＥＸＴＥＮＤ副指令に基づいては活動せず、その代わりに制御 装置に状況を返し、制御装置が、装置に第２のＷＲＩＴＥ副指令を発行し、これ によって、ホストからの第２のＷＲＩＴＥコマンドで指定されたデータの転送を 開始することを特徴とする、請求項６に記載の方法。
8. ８．通信のために直接アクセス記憶装置に接続された装置制御装置を備え、制御 装置が相対的に大きなデータ・バッファを含み、装置が相対的に小さなデータ・ バッファを含み、制御装置が、多重セクタデータ転送副指令によって装置へおよ び装置からのデータの転送を開始し、データ転送副指令の実行中に装置に副指令 を発行する手段を含む、データ記憶サブシステム。