JPS6154658A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS6154658A
JPS6154658A JP59176590A JP17659084A JPS6154658A JP S6154658 A JPS6154658 A JP S6154658A JP 59176590 A JP59176590 A JP 59176590A JP 17659084 A JP17659084 A JP 17659084A JP S6154658 A JPS6154658 A JP S6154658A
Authority
JP
Japan
Prior art keywords
substrate
recess
potential
transistor
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59176590A
Other languages
English (en)
Inventor
Chikahiro Hori
親宏 堀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP59176590A priority Critical patent/JPS6154658A/ja
Publication of JPS6154658A publication Critical patent/JPS6154658A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0927—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors comprising a P-well only in the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0214—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L
    • H01L27/0218—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L of field effect structures
    • H01L27/0222—Charge pumping, substrate bias generation structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明はＭＯＳ型集積回路の結晶基板電位の固定方法に
関する。
〔発明の技術的背景とその問題点〕
ＭＯＳ｝ランジスタではその動作原理から、結晶基板の
電位がトランジスタの特性を大きく左右する。又、相補
型ＭＯ８｝ランジスタ（以下ＣＭＯＳトランジスタと略
す）の場合は結晶基板の電位変動が引きかねになシ、ラ
ッチアップ現象を起こし、動作不能となることがある。
しかしトランジスタは動作中に本質的な動作とは無関係
な電子あるいはホールをチャネルから結晶基板中に発生
することはさけられず、この荷電粒子によシ基板の電位
は変動しようとする。
したがってＭＯＳ｝ランジスタ集積回路に唇いては結晶
基板の電位を安定させるために基板と電源との接触をと
っている。
第６図はＰ−Ｗｅｌｌ　Ｃ　Ｍ　０　８　｝ランジスタ
の場合の例を示す断面図である。すなわち図中Ａ、Ｈに
示すような低抵抗部分を結晶基板上に設け、それぞれＶ
ＤＤ及びｖＳＳに接続する。チャネルから基板に流れ込
んだ不用な荷電粒子は発生源であるチャネルから点線で
示すような経路を通って吸収される。この吸収の効率を
上げ、基板の電位を固定するには主に次の３つの手段が
ある。
■できるだけ不用荷電粒子の発生源であるチャネルに近
い所で基板と電源との接触をとる。
■基板と電源との接触面積をできるだけ広くする。
■結晶基板の抵抗を下げる。
しかしながら■は結晶中の不純物濃度を変えなければな
らず、それはトランジスタの特性を直接左右するため実
施には非常な困難が伴な５．、したがって対策の■と■
になるわけであるが従来技術ではそれを２次元的パター
ンによシ追求してきた。
そのような例を第７図に示す。この図において斜線部分
が結晶基板上の低抵抗の部分であるが、トランジスタを
囲むように低抵抗部分を設けた夛、ｍ及びｎに示すよう
な突起状の部分を設けるなどして、できるだけチャネル
の近くでかつできるだけ広い面積で結晶基板の電位を固
定するように工夫がされている。図中、斜線は上記低抵
抗領域、点々で示したハツチングは多結晶シリコンを示
す。
この例に示すように従来技術ではできるだけチャネルに
近い所でかつ広い面積で基板と電源との接触をとるよう
に２次元パターンを設計してきた。
〔発明の目的〕
本発明はできるだけＭＯＳ）ランジスタのチャネルの近
くに広い接触面積を持つ結晶基板電位固定用の電極を設
けることを可能とする新たな方式を提供することを目的
とする。
〔発明の概要〕
本発明は食刻等によ）集積回路の半導体結晶基板上に凹
部を設け、その部分を利用して結晶基板の電位を安定さ
せることよシ成る。
〔発明の効果〕
本発明によれば凹部を利用することによシ、よシチャネ
ル部分に近い位置で結晶基板の電位を固定することがで
きる。又凹部の周囲を抵抗化すれば、単に結晶基板に低
抵抗部分を設ける場合より、よシ広い面積を得ることが
できる。
第１図は従来技術である第６図に本発明を施した例であ
るが、点線で示す不用荷電粒子の移動距離が明らかに短
くなっておシ、又低抵抗の部分の面積も広くなっている
のがわかる。このように本発明によれば２次元的パター
ンが不変であってもよシ効率良く基板の電位を固定する
ことができるし、基板電位の固定の度合を従来と同じに
すればよ訃集積度の高いパターンを得ることができる。
〔発明の実施例〕
第２図は、本発明の実施例を示す断面図である。
本実施例は基板凹部と集積回路上の電源を金属配線を用
いて接触したものである。
、図中、１はＮ型Ｓｔ基板、２はｐ　　ｗ　ｅ　１１　
＊３．４は多結晶シリコンゲート電極、５．６は夫々ｎ
型のソース、ドレイン、７．８は夫々Ｐ型のソース、ド
レイン、９．１０はゲート酸化膜、１１はフィールド酸
化膜、１２はＰ＋型低抵抗領域。
１３はｎ　低抵抗領域、１４はＡｔ又はＭｏ等の金属配
線である。第１図〜第５図において金属配線領域は細か
い斜線のハツチングで示されている。
〔発明の他の実施例〕
第３図は本発明の第２の実施例を示す断面図である。本
実施例は凹部と集積回路上の電源を多結晶シリコンを用
いて接触したものである。
第４図は本発明の第３の実施例を示す断面図である。本
実施例は凹部を多結晶シリコンを用いてうめると共に基
板との接触をと夛、概要結晶シリコンと集積回路上の電
源とを金属配線にょシ□接続したものである。
本発明の第４の実施例を第５図に示す。本実施例は基板
上の凹部（Ｃ）を含む有限な範囲に低抵抗（ｎ＋）領域
を設け、この低抵抗領域内の凹部以外の部所と電源線１
４とを接続したものである。
なお発明の実施例はＰ　−Ｗｅ　１１型ＣＭＯ８）ラン
ジスタを用いて行なったが、ｎ−Ｗｅｌｌ　ＣＭ　ＯＳ
　）ランジスタ、ｎ−ＭＯ８）ランジスタでも同様に実
施可能なこと又、上記記載の実施例を組合せて実施する
ことも可能であることに留意されたい。
【図面の簡単な説明】
第１図は本発明を示す断面図、第２図、第３図及び第４
図は本発明の第１．第２．第３の実施例を示す断面図、
第５図は本発明の第４の実施例を示す平面図、第６図及
び第７図は従来例を説明する夫々断面図及び平面図であ
る。 代理人　弁理士　則　近　憲　佑 （ほか１名）

Claims (4)

    【特許請求の範囲】
  1. （１）ＭＯＳ集積回路においてトランジスタ近傍の半導
    体基板に凹部を設け、該凹部において半導体基板に電源
    線をコンタクトさせたことを特徴とする半導体装置。
  2. （２）Ｐ型半導体上に凹部が形成され、該凹部が集積回
    路上の電源の低電位側と電気的に導通状態にあることを
    特徴とする前記特許請求の範囲第１項記載の半導体装置
    。
  3. （３）Ｎ型半導体上に凹部が形成され、該凹部が集積回
    路上の電源の高電位側と電気的に導通状態にあることを
    特徴とする前記特許請求の範囲第１項記載の半導体装置
    。
  4. （４）Ｐ型半導体上、Ｎ型半導体上にそれぞれ凹部を有
    し、Ｐ型半導体上の凹部が集積回路上の電源低電位側と
    、Ｎ型半導体上の凹部が集積回路上の電源の高電位側と
    導通状態にあることを特徴とする前記特許請求の範囲第
    １項記載の半導体装置。
JP59176590A 1984-08-27 1984-08-27 半導体装置 Pending JPS6154658A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59176590A JPS6154658A (ja) 1984-08-27 1984-08-27 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59176590A JPS6154658A (ja) 1984-08-27 1984-08-27 半導体装置

Publications (1)

Publication Number Publication Date
JPS6154658A true JPS6154658A (ja) 1986-03-18

Family

ID=16016222

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59176590A Pending JPS6154658A (ja) 1984-08-27 1984-08-27 半導体装置

Country Status (1)

Country Link
JP (1) JPS6154658A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS648660A (en) * 1987-06-30 1989-01-12 Mitsubishi Electric Corp Supplementary semiconductor integrated circuit device
JPH02194645A (ja) * 1989-01-24 1990-08-01 Matsushita Electron Corp Ｃｍｏｓ半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS648660A (en) * 1987-06-30 1989-01-12 Mitsubishi Electric Corp Supplementary semiconductor integrated circuit device
JPH02194645A (ja) * 1989-01-24 1990-08-01 Matsushita Electron Corp Ｃｍｏｓ半導体装置

Similar Documents

Publication Publication Date Title
US6022765A (en) Semiconductor device having a SOI structure and a manufacturing method thereof
JP3077592B2 (ja) デジタル回路とアナログ回路が混在する半導体集積回路装置およびその製造方法
JPH1084083A (ja) 静電気保護回路を備えた半導体装置
JPH0652792B2 (ja) 半導体装置
JP2839375B2 (ja) 半導体集積回路装置
JP2900908B2 (ja) 半導体装置およびその製造方法
JPS6154658A (ja) 半導体装置
JPS60247959A (ja) ラツチアツプ防止回路
JPS63244874A (ja) 入力保護回路
JPS6362904B2 (ja)
JPH08162539A (ja) データ出力バッファ
JPS6110268A (ja) 相補型ｍｏｓ半導体装置の製造方法
JPH0255953B2 (ja)
JPH08125028A (ja) 相補型薄膜トランジスタ回路
JP3149920B2 (ja) Ｍｏｓトランジスタ及びその製造方法
JPS6271258A (ja) 半導体集積回路装置
JP2562419B2 (ja) 相補型薄膜トランジスタの製造方法
JP2680846B2 (ja) 半導体記憶装置
JPS632152B2 (ja)
JPH02105566A (ja) 相補型半導体装置
KR930004300B1 (ko) 접지용 확산영역이 다수개 형성된 메모리 소자
JPS61114552A (ja) 半導体装置
JPS60245177A (ja) 半導体装置
JPS59181669A (ja) Ｍｏｓ型半導体装置
JPS61214550A (ja) 半導体装置