JPS6151829A - エツチングにより得られる部材及び該部材を得るエツチング方法 - Google Patents
エツチングにより得られる部材及び該部材を得るエツチング方法Info
- Publication number
- JPS6151829A JPS6151829A JP17251284A JP17251284A JPS6151829A JP S6151829 A JPS6151829 A JP S6151829A JP 17251284 A JP17251284 A JP 17251284A JP 17251284 A JP17251284 A JP 17251284A JP S6151829 A JPS6151829 A JP S6151829A
- Authority
- JP
- Japan
- Prior art keywords
- etching
- etched
- layer
- lower layer
- lower edge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005530 etching Methods 0.000 title claims description 50
- 238000000034 method Methods 0.000 title claims description 32
- 230000000630 rising effect Effects 0.000 claims abstract description 20
- 230000001154 acute effect Effects 0.000 claims abstract description 16
- 238000012545 processing Methods 0.000 claims description 5
- 230000007547 defect Effects 0.000 abstract description 8
- 239000013078 crystal Substances 0.000 abstract description 7
- 238000001020 plasma etching Methods 0.000 description 10
- 238000006243 chemical reaction Methods 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 229910005091 Si3N Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000012776 electronic material Substances 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012805 post-processing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- ing And Chemical Polishing (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(イ)発明の口約
〔産業上の利用分野〕
本発明は、エツチングにより得られる部材、及び該部材
を得るエツチング方法に関する。この技術は、例えば、
半導体などの電子材料や、その他エツチングを用いて部
材を得る産業分野で利用することができる。
を得るエツチング方法に関する。この技術は、例えば、
半導体などの電子材料や、その他エツチングを用いて部
材を得る産業分野で利用することができる。
従来のエツチング技術、例えばLSIの製造プロセスに
用いるエツチング技術においては、RIE (Reac
tive Ion Etching反応性イオンエ
ツチング)が採用されることがある。特に、最近のLS
I製造におけるエツチング工程としては、異方性エツチ
ングの可能なRIEが主流になりつつある。RIEを用
いて、第5図に示すようにレジストaでマスクした部材
すを工ッチングすると、マスクに対して変換差の少ない
(つまりレジストパターンとの形状対応性の良好な)、
断面が垂直となるエツチングができる。このようにRI
Eはレジストパターンの転写性が良好なので、微細パタ
ーンの形成に適するのであるが、反面、通常のエツチン
グ手法では、下部層Cの下縁部dの角、つまりエツチン
グで形成された垂直面eと平面fとのなす角度θがほぼ
直角になってしまい、これが問題となる場合がある。例
えば、第5図の例では下部層Cがシリコンで、その上に
S i Oを層g SS 13 N、a層りが積層され
た構成であるが、このようなものをレジストaをマスク
として下部層C(シリコン層)までRIEでエツチング
し、かつRIEを行った後に素子間分離工程でLOCO
3酸化(1,ocal 0xid−ation o
f 3i1icon)を行うと、シリコンの酸化に伴
い下部NC(シリコン層)にストレスがかかり、そのほ
ぼ直角な下端エッヂdから転位等の結晶欠陥が発生して
しまい、機械的損傷(クラックなど)が生ずることがあ
る。
用いるエツチング技術においては、RIE (Reac
tive Ion Etching反応性イオンエ
ツチング)が採用されることがある。特に、最近のLS
I製造におけるエツチング工程としては、異方性エツチ
ングの可能なRIEが主流になりつつある。RIEを用
いて、第5図に示すようにレジストaでマスクした部材
すを工ッチングすると、マスクに対して変換差の少ない
(つまりレジストパターンとの形状対応性の良好な)、
断面が垂直となるエツチングができる。このようにRI
Eはレジストパターンの転写性が良好なので、微細パタ
ーンの形成に適するのであるが、反面、通常のエツチン
グ手法では、下部層Cの下縁部dの角、つまりエツチン
グで形成された垂直面eと平面fとのなす角度θがほぼ
直角になってしまい、これが問題となる場合がある。例
えば、第5図の例では下部層Cがシリコンで、その上に
S i Oを層g SS 13 N、a層りが積層され
た構成であるが、このようなものをレジストaをマスク
として下部層C(シリコン層)までRIEでエツチング
し、かつRIEを行った後に素子間分離工程でLOCO
3酸化(1,ocal 0xid−ation o
f 3i1icon)を行うと、シリコンの酸化に伴
い下部NC(シリコン層)にストレスがかかり、そのほ
ぼ直角な下端エッヂdから転位等の結晶欠陥が発生して
しまい、機械的損傷(クラックなど)が生ずることがあ
る。
これを避けるため、従来はエツチングを垂直には行わず
、斜めにエツチングするいわゆるテーパーエツチングを
行っているが、この従来法では第6図に示すように、下
端エッヂdだけでなく、下部層c 、、S 10 z層
g、S’LxNa層りのいずれにもテーパーがついて、
側壁全体がテーパー形状lになってしまう。このためマ
スクであるレジストaとの形状対応が悪くなって、マス
クとの変換差が大きくなる等の問題がある。
、斜めにエツチングするいわゆるテーパーエツチングを
行っているが、この従来法では第6図に示すように、下
端エッヂdだけでなく、下部層c 、、S 10 z層
g、S’LxNa層りのいずれにもテーパーがついて、
側壁全体がテーパー形状lになってしまう。このためマ
スクであるレジストaとの形状対応が悪くなって、マス
クとの変換差が大きくなる等の問題がある。
即ち従来技術にあっては、第4図(a)に示す被エツチ
ング体(後記説明の第3図(a)と同じ)を加工する場
合には、CHF、10□−40/30のガスを用いて1
段でテーパーエツチングしていたため、第4図(b)(
第6図に対応)のように、全体に傾斜iがついた、変換
差の大きい部材しか得られず、・レジス)a除去後も第
4図(C)の如き形状のものしか得られなかったのであ
る。
ング体(後記説明の第3図(a)と同じ)を加工する場
合には、CHF、10□−40/30のガスを用いて1
段でテーパーエツチングしていたため、第4図(b)(
第6図に対応)のように、全体に傾斜iがついた、変換
差の大きい部材しか得られず、・レジス)a除去後も第
4図(C)の如き形状のものしか得られなかったのであ
る。
また、変換差を小さくしてしかも欠陥の発生を防止すべ
く、第5図の如き製品のほぼ直角なエッヂ部dを丸めよ
うとしても、かかる後加工は煩雑であり、かつエツチン
グ後の微細加工は容易ではなく、実用的でない。
く、第5図の如き製品のほぼ直角なエッヂ部dを丸めよ
うとしても、かかる後加工は煩雑であり、かつエツチン
グ後の微細加工は容易ではなく、実用的でない。
本発明が解決しようとするのは上記従来技術の問題であ
り、即ち本発明は上記の如く下部層の被エツチング部分
のエッヂ部がほぼ直角になることを防ぐ場合にマスクと
の変換差が大きくなるという問題を解決せんとするもの
である。従って本発明の目的は、エッヂ部がほぼ直角に
なることを避は得、しかもマスクとの変換差が小さくて
レジストの形状を正確に転写できる部材を提供すること
にある。またこのような部材をエツチング工程において
容易に得ることができるエツチング方法を提供すること
にある。
り、即ち本発明は上記の如く下部層の被エツチング部分
のエッヂ部がほぼ直角になることを防ぐ場合にマスクと
の変換差が大きくなるという問題を解決せんとするもの
である。従って本発明の目的は、エッヂ部がほぼ直角に
なることを避は得、しかもマスクとの変換差が小さくて
レジストの形状を正確に転写できる部材を提供すること
にある。またこのような部材をエツチング工程において
容易に得ることができるエツチング方法を提供すること
にある。
(ロ)発明の構成
〔問題を解決するための手段(第1発明)〕上記目的を
達成するため、本願の第1発明、即ち本発明に係るエツ
チングにより得られる部材は、それぞれエツチングによ
り加工された上部層と下部層との少なくとも二層を存し
、該下部層におけるエツチング除去された部分の下縁部
は、該除去された部分の立ち上がり面と平面との接合部
が非鋭角で形成されて成るとともに、該下縁部付近以外
の立ち上がり面はほぼ垂直に立ち上がって成るものであ
る。
達成するため、本願の第1発明、即ち本発明に係るエツ
チングにより得られる部材は、それぞれエツチングによ
り加工された上部層と下部層との少なくとも二層を存し
、該下部層におけるエツチング除去された部分の下縁部
は、該除去された部分の立ち上がり面と平面との接合部
が非鋭角で形成されて成るとともに、該下縁部付近以外
の立ち上がり面はほぼ垂直に立ち上がって成るものであ
る。
第1図に、下縁部を滑らかに形成することにより非鋭角
とした例を示した゛。これを用いて説明すると、本発明
の部材は、図に例示の如く、エツチング加工された上部
層1と、エツチング加工された下部N2との少なくとも
2層を有している(図では2層のみの例を示した)。下
部層2の、エツチングにより除去された部分3の下縁部
4は、非鋭角に形成されている。即ち、エツチングによ
り除去された部分3の立ち上がり面5と平面6との接合
部は、非鋭角となっている0図の例示では、この下縁部
4を滑らかなテーパー状に形成したことにより、非鋭角
としている。なお、本明細四で非鋭角とは、単に直角よ
り大きいという場合に限らず、鋭い角度つまりこの角部
から結晶欠陥その他クランクの生ずるおそれのある角度
ではないという意味であり、曲面状にラウンドさせる形
状(後記実施例参照)であったり、階段状であったり、
直線を結んで徐々に傾斜する形状であったり、ゆるやか
に角をなすものなどをも含む概念である。
とした例を示した゛。これを用いて説明すると、本発明
の部材は、図に例示の如く、エツチング加工された上部
層1と、エツチング加工された下部N2との少なくとも
2層を有している(図では2層のみの例を示した)。下
部層2の、エツチングにより除去された部分3の下縁部
4は、非鋭角に形成されている。即ち、エツチングによ
り除去された部分3の立ち上がり面5と平面6との接合
部は、非鋭角となっている0図の例示では、この下縁部
4を滑らかなテーパー状に形成したことにより、非鋭角
としている。なお、本明細四で非鋭角とは、単に直角よ
り大きいという場合に限らず、鋭い角度つまりこの角部
から結晶欠陥その他クランクの生ずるおそれのある角度
ではないという意味であり、曲面状にラウンドさせる形
状(後記実施例参照)であったり、階段状であったり、
直線を結んで徐々に傾斜する形状であったり、ゆるやか
に角をなすものなどをも含む概念である。
更に、本発明の部材は、このような下縁部4以外の立ち
上がり面5はほぼ垂直に立ち上がって成る。
上がり面5はほぼ垂直に立ち上がって成る。
〔発明の作用(第1発明)〕
上記構成の結果、下部層2の被エツチング部3の下縁部
4(エッヂ部)は、立ち上がり面5と平面6と1合部が
非鋭角であるので、後に素子間分離工程を施すなどの場
合でも、ここから結晶欠陥やクラックは生じにくく、こ
の下縁部4に機械的損傷が生ずるおそれは小さい、しか
も立ち上がり面5は、かかる下縁部4付近以外はほぼ垂
直に立ち上がっているので、エツチングされた時点での
マスクとの変換差は小さく、よって加工が精密になされ
得るものである。このように本構成によれば、下縁部4
がほぼ直角である場合の問題を避けることができるとと
もに、変換差が大きいという従来技術の問題を解決でき
る。
4(エッヂ部)は、立ち上がり面5と平面6と1合部が
非鋭角であるので、後に素子間分離工程を施すなどの場
合でも、ここから結晶欠陥やクラックは生じにくく、こ
の下縁部4に機械的損傷が生ずるおそれは小さい、しか
も立ち上がり面5は、かかる下縁部4付近以外はほぼ垂
直に立ち上がっているので、エツチングされた時点での
マスクとの変換差は小さく、よって加工が精密になされ
得るものである。このように本構成によれば、下縁部4
がほぼ直角である場合の問題を避けることができるとと
もに、変換差が大きいという従来技術の問題を解決でき
る。
〔問題を解決するための手段(第2発明)〕本願の第2
発明は上記第1発明の部材をエツチング加工時に形成で
きる方法として開発されたものである。即ち本発明に係
るエツチング方法は、レジストと、それぞれエツチング
加工される上部層と下部層との少なくとも二層とを有す
る被エツチング体のエツチング方法であって、上部層を
テーパーエツチングし、次いで該上層部のテーパー部と
ともに下部層をエツチングすることにより、下部層のエ
ツチングにより除去される部分の下縁部における立ち上
がり面と平面との接合部を非鋭角にするとともに、該下
縁部付近辺外の立ち上がり面はほぼ垂直に立ち上がる形
状に加工することを特徴とする。
発明は上記第1発明の部材をエツチング加工時に形成で
きる方法として開発されたものである。即ち本発明に係
るエツチング方法は、レジストと、それぞれエツチング
加工される上部層と下部層との少なくとも二層とを有す
る被エツチング体のエツチング方法であって、上部層を
テーパーエツチングし、次いで該上層部のテーパー部と
ともに下部層をエツチングすることにより、下部層のエ
ツチングにより除去される部分の下縁部における立ち上
がり面と平面との接合部を非鋭角にするとともに、該下
縁部付近辺外の立ち上がり面はほぼ垂直に立ち上がる形
状に加工することを特徴とする。
本発明のエツチング方法について、第2図の例示を用い
て説明すると、次の通りである。本方法は、第2図(a
)に示すような、レジスト7と、エツチング加工される
上部層1と、エツチング加工される下部層2とを有する
被エツチング体をエツチングする方法である。(上部N
1、下部層2以外に層があってもよいが、第1図同様、
二層のものを例示した)0本方法では、まず第2図(b
)の如く上部N1をテーパーエツチングする。次いで、
第2図(e)の如く、このテーパー部11とともに下部
rri2をエツチングする。これにより、下部層2の、
エツチングにより除去される部分3の下縁部4における
立ち上がり面5と平面6との接合部を非鋭角にする。か
つ、この下縁部4付近以外の立ち上がり面5は、はぼ垂
直に立ち上がる形状に加工する。このように加工できる
のは、上部層1にテーパー部11(第2図(C)に破線
で示す)があるため、かかるテーパー部11がある部分
はこれが転写され、下部層2のエッチ部は急峻にはなら
ずに徐々に立ち上がる形になり、例えば図の如く曲面状
にラウンドするなど、非鋭角に形成されるからである0
次いでレジスト7を除去すれば、第2図(d)の如く、
所望の部材が得られる。このように本方法を用いれば、
下部層2の上に形成された上部N1のテーパー部11の
影響によって、前述した本願の第1発明に係る部材が、
エツチング加工の際に容易に製造できるのである。
て説明すると、次の通りである。本方法は、第2図(a
)に示すような、レジスト7と、エツチング加工される
上部層1と、エツチング加工される下部層2とを有する
被エツチング体をエツチングする方法である。(上部N
1、下部層2以外に層があってもよいが、第1図同様、
二層のものを例示した)0本方法では、まず第2図(b
)の如く上部N1をテーパーエツチングする。次いで、
第2図(e)の如く、このテーパー部11とともに下部
rri2をエツチングする。これにより、下部層2の、
エツチングにより除去される部分3の下縁部4における
立ち上がり面5と平面6との接合部を非鋭角にする。か
つ、この下縁部4付近以外の立ち上がり面5は、はぼ垂
直に立ち上がる形状に加工する。このように加工できる
のは、上部層1にテーパー部11(第2図(C)に破線
で示す)があるため、かかるテーパー部11がある部分
はこれが転写され、下部層2のエッチ部は急峻にはなら
ずに徐々に立ち上がる形になり、例えば図の如く曲面状
にラウンドするなど、非鋭角に形成されるからである0
次いでレジスト7を除去すれば、第2図(d)の如く、
所望の部材が得られる。このように本方法を用いれば、
下部層2の上に形成された上部N1のテーパー部11の
影響によって、前述した本願の第1発明に係る部材が、
エツチング加工の際に容易に製造できるのである。
〔発明の作用(第2発明)〕
上述のように、本発明のエツチング方法によれば、前述
した効果を有する第1発明の部材を、エツチング後の微
細後加工などを要さずに、エツチングに際して容易に形
成することができる。
した効果を有する第1発明の部材を、エツチング後の微
細後加工などを要さずに、エツチングに際して容易に形
成することができる。
以下、本発明の一実施例について、第3図を参照して説
明する。理解を容易にならしめるべく、第4図の従来技
術と対応させて図示した。
明する。理解を容易にならしめるべく、第4図の従来技
術と対応させて図示した。
この実施例は、素子間分離プロセスについて本発明のエ
ツチング方法を適用したもので、これにより得られた部
材(本発明に係る部材の一例)が、後の工程でLOGO
3酸化により素子間分離される。
ツチング方法を適用したもので、これにより得られた部
材(本発明に係る部材の一例)が、後の工程でLOGO
3酸化により素子間分離される。
本実施例の被エツチング部材は、第3図(a)に示すよ
うに、シリコン層を下部層2 (この場合、最下層)と
し、この上の5tozJIxa及びSi3N、N1bの
2層が上部層1をなしている。更にこの上に、レジスト
7が所定のパターンで形成されている。本例のこの部材
は、LSIの製造用部材である。
うに、シリコン層を下部層2 (この場合、最下層)と
し、この上の5tozJIxa及びSi3N、N1bの
2層が上部層1をなしている。更にこの上に、レジスト
7が所定のパターンで形成されている。本例のこの部材
は、LSIの製造用部材である。
本実施例では、RIEによりエツチングを行う。
被エツチング部はシリコン系の材料であるので、CHF
、10□ガスを用いてエツチングする。
、10□ガスを用いてエツチングする。
第1段階として上部N1のテーパーエツチングを行うわ
けであるが、この段階ではガス組成が、CHF310z
−40/30のガスを使用して、エツチングする。こ
れは、この種のエツチング技術の一般的手法であり、例
えば第6図の従来例の形成の時に用いられる。但し本実
施例では、下部層2のシリコン層はエツチングしない、
この結果、第3図(b)に示すように、上部層1にテー
パー部11が形成されたテーパーエツチングが施される
。この時レジスト7もエツチングされるが、図の如くレ
ジスト7の方が上部N1より゛やや急傾斜でテーパーエ
ッチされる。
けであるが、この段階ではガス組成が、CHF310z
−40/30のガスを使用して、エツチングする。こ
れは、この種のエツチング技術の一般的手法であり、例
えば第6図の従来例の形成の時に用いられる。但し本実
施例では、下部層2のシリコン層はエツチングしない、
この結果、第3図(b)に示すように、上部層1にテー
パー部11が形成されたテーパーエツチングが施される
。この時レジスト7もエツチングされるが、図の如くレ
ジスト7の方が上部N1より゛やや急傾斜でテーパーエ
ッチされる。
次に、第2段階として、ガス組成がCHF310、−4
0/3のものを使用し、マスク(レジスト7)と各層と
の選択比が大きい条件を用い続けて、RI Eにより垂
直にエツチングする。この場合、前述の通り、第1段階
で形成された上部層のテーパー部11とともに下部層ま
たるシリコン層をエツチングするので、テーパー部11
が上に存在している部分は、このテーパー部11の影響
を受はテーパー形状が転写されて、第3図(c)のよう
に、RIE後の断面形状が、側壁をなす立ち上がり面5
は概ね垂直で、下端エッヂである下縁部4にラウンドが
つくようになる。
0/3のものを使用し、マスク(レジスト7)と各層と
の選択比が大きい条件を用い続けて、RI Eにより垂
直にエツチングする。この場合、前述の通り、第1段階
で形成された上部層のテーパー部11とともに下部層ま
たるシリコン層をエツチングするので、テーパー部11
が上に存在している部分は、このテーパー部11の影響
を受はテーパー形状が転写されて、第3図(c)のよう
に、RIE後の断面形状が、側壁をなす立ち上がり面5
は概ね垂直で、下端エッヂである下縁部4にラウンドが
つくようになる。
その後レジスト7を除去すれば、第3図(d)の如く下
縁部4が非鋭角で、立ち上がり面5はほぼ垂直な部材が
得られるのである。
縁部4が非鋭角で、立ち上がり面5はほぼ垂直な部材が
得られるのである。
本実施例により得られた部材は、下部層2の下縁部4が
急峻でないので、後工程で素子間分離のためLOGO3
酸化する場合も、ここから結晶転位による結晶欠陥が発
生したり、クランク発生その他のトラブルが発生するこ
とが防止される。従って、信頬性の高い素子間分離を行
うことができる。しかも、エツチングされた側壁(立ち
上がり面5)はほぼ垂直であるので、レジスト7に対し
て変換差の小さい、精密なエツチング加工が施されるも
のである。
急峻でないので、後工程で素子間分離のためLOGO3
酸化する場合も、ここから結晶転位による結晶欠陥が発
生したり、クランク発生その他のトラブルが発生するこ
とが防止される。従って、信頬性の高い素子間分離を行
うことができる。しかも、エツチングされた側壁(立ち
上がり面5)はほぼ垂直であるので、レジスト7に対し
て変換差の小さい、精密なエツチング加工が施されるも
のである。
上記実施例ではシリコン系の層から成る被エツチング体
を用いたが、そのほか、適宜の材質の被エツチング体に
本発明を適用することができる。
を用いたが、そのほか、適宜の材質の被エツチング体に
本発明を適用することができる。
エツチング手段も、RIEに限らず、その他異方性の手
段を採用してもよい。
段を採用してもよい。
当然のことではあるが、本発明は上記実施例にのみ限定
されるものではない。
されるものではない。
(ハ)発明の効果
上述のように、本発明に係る部材は、下部層のエツチン
グされた部分の下縁部(エッヂ部)が非鋭角であるので
、ここから結晶欠陥その他の不具合の生ずることが抑え
られ、かつ、その立ち上がり面は下縁部以外はほぼ垂直
に立ち上がって成るので、マスクとの変換差が小さいと
いう効果を有する。
グされた部分の下縁部(エッヂ部)が非鋭角であるので
、ここから結晶欠陥その他の不具合の生ずることが抑え
られ、かつ、その立ち上がり面は下縁部以外はほぼ垂直
に立ち上がって成るので、マスクとの変換差が小さいと
いう効果を有する。
また本発明のエツチング方法は、上記のような部材をエ
ツチングに際して加工形成でき、よって容易にかかる部
材を得ることができるという効果を有する。
ツチングに際して加工形成でき、よって容易にかかる部
材を得ることができるという効果を有する。
第1図は本発明に係る部材の概要を示す部分断面図、第
2図(a)乃至(d)は本発明に係るエツチング方法の
概要を工程順に示す部分断面図である。第3図は本発明
の一実施例を示し、その(a)乃至(d)は工程順に部
分断面図を示すものである。第4図(a)乃至(C)は
従来例を工程順に示す部分断面図である。第5図及び第
6図は、各々従来例を示す。(なお各図中、断面を示す
ハツチングはこれを省略した)。 1・・・上部層、11・・・テーパー部、2・・・下部
層、3・・・下部層のエツチング除去された部分、4・
・・下縁部、5・・・立ち上がり面、6・・・平面、7
・・・レジスト。
2図(a)乃至(d)は本発明に係るエツチング方法の
概要を工程順に示す部分断面図である。第3図は本発明
の一実施例を示し、その(a)乃至(d)は工程順に部
分断面図を示すものである。第4図(a)乃至(C)は
従来例を工程順に示す部分断面図である。第5図及び第
6図は、各々従来例を示す。(なお各図中、断面を示す
ハツチングはこれを省略した)。 1・・・上部層、11・・・テーパー部、2・・・下部
層、3・・・下部層のエツチング除去された部分、4・
・・下縁部、5・・・立ち上がり面、6・・・平面、7
・・・レジスト。
Claims (1)
- 【特許請求の範囲】 1、それぞれエッチングにより加工された上部層と下部
層との少なくとも二層を有し、該下部層におけるエッチ
ング除去された部分の下縁部は、該除去された部分の立
ち上がり面と平面との接合部が非鋭角で形成されて成る
とともに、該下縁部付近以外の立ち上がり面はほぼ垂直
に立ち上がって成ることを特徴とする、エッチングによ
り得られる部材。 2、レジストと、それぞれエッチング加工される上部層
と下部層との少なくとも二層とを有する被エッチング体
のエッチング方法であって、上部層をテーパーエッチン
グし、次いで該上部層のテーパー部とともに下部層をエ
ッチングすることにより、下部層のエッチングにより除
去される部分の下縁部における立ち上がり面と平面との
接合部を非鋭角にするとともに、該下縁部付近以外の立
ち上がり面はほぼ垂直に立ち上がる形状に加工すること
を特徴とするエッチング方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17251284A JPS6151829A (ja) | 1984-08-21 | 1984-08-21 | エツチングにより得られる部材及び該部材を得るエツチング方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17251284A JPS6151829A (ja) | 1984-08-21 | 1984-08-21 | エツチングにより得られる部材及び該部材を得るエツチング方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6151829A true JPS6151829A (ja) | 1986-03-14 |
Family
ID=15943329
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP17251284A Pending JPS6151829A (ja) | 1984-08-21 | 1984-08-21 | エツチングにより得られる部材及び該部材を得るエツチング方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6151829A (ja) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS523059A (en) * | 1975-06-24 | 1977-01-11 | Hoechst Ag | Pyrrolidone and production thereof |
JPS5243052A (en) * | 1975-09-30 | 1977-04-04 | Koyo Seiko Co Ltd | Fluid bearing apparatus |
-
1984
- 1984-08-21 JP JP17251284A patent/JPS6151829A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS523059A (en) * | 1975-06-24 | 1977-01-11 | Hoechst Ag | Pyrrolidone and production thereof |
JPS5243052A (en) * | 1975-09-30 | 1977-04-04 | Koyo Seiko Co Ltd | Fluid bearing apparatus |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4076540B2 (ja) | プラズマディスプレイパネル基板の電極構造 | |
JP4688600B2 (ja) | 半導体センサの製造方法 | |
JPS6151829A (ja) | エツチングにより得られる部材及び該部材を得るエツチング方法 | |
JPH051977B2 (ja) | ||
JPS59132141A (ja) | 半導体装置の製造方法 | |
US6294099B1 (en) | Method of processing circular patterning | |
JPS63181330A (ja) | 半導体素子の製造方法 | |
JPS5932136Y2 (ja) | 半導体装置 | |
JPS61201429A (ja) | 半導体装置の製造方法 | |
JPH01119028A (ja) | 半導体装置の製造方法 | |
JP2669160B2 (ja) | 半導体装置の製造方法 | |
JPH02189922A (ja) | 半導体装置の製造方法 | |
JPS60756A (ja) | スル−ホ−ル | |
JPH07211849A (ja) | リードフレーム | |
JPS5843523A (ja) | 半導体装置の製造方法 | |
JPS6336546A (ja) | 半導体装置の配線構造体およびその製造方法 | |
JPS6321847A (ja) | 半導体集積回路の素子分離領域形成方法 | |
JPS63122125A (ja) | 半導体装置の製造方法 | |
JPS59208749A (ja) | 半導体装置の製造方法 | |
JPH07122568A (ja) | 半導体装置及びその製造方法 | |
JPH01238123A (ja) | 半導体装置の製造方法 | |
JPH03257925A (ja) | 配線パターンの形成方法 | |
JPS63211742A (ja) | 半導体装置の製造方法 | |
JPH0824138B2 (ja) | 半導体集積回路装置およびその製造方法 | |
JPS60202954A (ja) | 半導体装置の製造方法 |