JPS6151250A - バンク制御方式 - Google Patents

バンク制御方式

Info

Publication number
JPS6151250A
JPS6151250A JP17178084A JP17178084A JPS6151250A JP S6151250 A JPS6151250 A JP S6151250A JP 17178084 A JP17178084 A JP 17178084A JP 17178084 A JP17178084 A JP 17178084A JP S6151250 A JPS6151250 A JP S6151250A
Authority
JP
Japan
Prior art keywords
bank
switch
module
section
switching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP17178084A
Other languages
English (en)
Inventor
Kiyotaka Shibata
清孝 柴田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP17178084A priority Critical patent/JPS6151250A/ja
Publication of JPS6151250A publication Critical patent/JPS6151250A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はデータ処理システムにおいて、常駐部と複数の
バンク部とで構成される主メモリのバンク部を切換える
バンク制御方式の改良に関する。
データ処理システム忙おいては、主メモリを常駐部と複
数のバンク部とで、構成せしめ、バンク部を切換えて用
いるバンクメモリ方式が広く採用されているが、このバ
ンク切換の容易化が望まれている。
〔従来の技術〕
バンクメモリ方式の従来例を図によって説明する0 第2図は従来例を説明するブロック図である〇第2図に
おける処理部1は、主メモリ2のプログラム(制御モジ
ュール等)を実行してデータ処理を行う。主メモリ2は
、常駐部Rとバンク部B。
〜Bnとで構成される。このバンクメモリ形式において
は、図示の如く、常時は、常駐部Rとバンク部Boとで
主メモリ1が形成され、バンク部B。
内の処理プログラムのモジュールPが、バンク部Bnの
モジー−ルQを呼出す場合、常駐部Rの制御モジュール
Cがバンクコントローラ3にバンク部Bnへの切替を要
求し、これKよりバンク部B。
からBnへの切替が行われる。
なお、この切替えの際、切替の要求元のモジ−一ルPが
、アセンブラ言語で記述されている場合、アセンブラ命
令4(バンク部BnのモジュールQを呼出す命令)Kよ
り、制御モジュールCは、バンク部BoからBnの切替
へをバンクコントローラ3に指令したのち、當駐部R内
のテーブル5を参)           照して、モ
ジー−ルQへのアクセスを行う。°テーブル5には、バ
ンクBo−Bn内の各モジュールのアドレス情報(Ao
−Ak)が格納されている。例えばテ・−プル5の欄T
nには、バンク部Bn内の各モジュールのアドレス情報
Aj−Akが格納されており、アドレス情報Ajに基い
てモジュールQへのアクセスを行うようになっている。
〔発明が解決しようとする問題点〕
上記の如〈従来のバンクメモリ形式では、バンク部を切
替え、他のモジュールを呼出す際、常駐部Rに設けられ
たテーブル(アドレス情報部)の仲介を必要とする問題
点があった。
〔問題点を解決するための手段〕
上記の問題点は、常駐部と非常駐部とで構成される主記
憶装置と、所定容量、の複数のバンク部iりと、該バン
クメモリを主記憶装置の非常駐部に切換える切換制御部
と、処理装置とを有し、該処理装置がバンクメモリ内の
10グラムモジユールを実行するシステムにおいて、前
記プログラムモジュールの格納位置を示すアドレス情報
が設定された管理テーブルが設けられた前記バンクメモ
リと、前記常駐部に設けられ前記管理テーブル内のアド
レス情報に基いて7′ログジムモジュ−λを呼出す制御
モジュールとを備え、前記非常駐部として選択されたバ
ンクメモリ内の第1のプログラムモジュールを前記処理
装置が実行中に、該第1のプログラムモジュールから該
バンクメモリ以外のバンクメモリの第2のプログラムモ
ジュールの呼出を求が発せられた際、前記制御モジュー
ルは該呼出要求で指定されるバンクメモリへの切換を前
記切換制御部に通知して、バンク切換えを行わしむると
共に、該切換えられたバンクメモリの管理テーブル内の
アドレス情報に基いて、該バンクメモリ内の第2のプロ
グラムモジュールの呼出しを行う本発明のバンク制御方
式によって解決される。
〔作用〕
本発明け\バンクメモリの切換の際に用いるプログラム
モジュールのアドレス情報ヲバンクメモリ毎に設けるこ
とにより、主記憶装置の常駐部の領域を他に活用できる
と共に、切換要求の命令の以”ド、本発明を図面によっ
て説明する。第1図は本発明の一実施例を説明するブロ
ック図である。
第1図において、バンク部BoのモジュールPのステッ
プSIにはバンク部の切替を要求する呼出命令(CAL
L BNKIが設定され、またステップS2のパラメー
タ部6には、バンク部Bnの番号n及びアドレス情報j
が設定されている。またバンク部Bo以外のパンMB1
 (明示していない)〜BnlCは、バンク管理テーブ
ル9が設けらノ1ている。
処理部1がモジュールPを実行している際、ステップS
、に達したとき、以下の制御が行われる。
■ モジュールPは、呼出命令[CALL BNK〕に
より・バ/り制御モジュール7を呼出す。
■ バンク制御モジニール7は、モジュールP内のステ
ップS2のパラメータ部6の2バイトの情報、即ち番号
n及びアドレス番号Jを読み取る。
■ バンク制御モジニール7は、バンク部Bnの番号n
を、バンク切換そジニール8に通知する。
■ バンク切替モジコ、−ル8は、バンクコントローラ
3に対し、バンク部Bnへの切換えを指令する。
■ パン1w/)ロー23?′i、バンク部BoカラB
nへの切換えを行う。
■ 切換え終了に伴い、バンク切換モジュール8は、終
了通知Eをバンク制御モジュール7へ送出する。
■ バンク制御モジュール7は、バンク部Bnのバンク
管理テーブル9からアドレスデータAjを読込む。
■ バンク制御モジュール7は、読込んだアドレスデー
タAjに基き、モジュールQを呼出す。仁れにより処理
部IKよるモジュールQの実行が開始される。
■ モジー−ルQの実行が終了すると、最終ステップの
復帰命令RT、NKより、処理終了がバンク制御モジュ
ール7に通知される。
リ バンク制御モジュール7は、バンク切換モジ4  
      −−ル8に、バンク部BnがらBoへの切
換°えを依頼する。
■ バンク部Boへの切換終了がバンク制御モジュール
7に通知宮れる。
@ バンク部BoのモジエールPへの復帰が行われ、処
理部1は、モジュールPのステップ3以降の命令(図示
していない)を実行する。
以上のように本発明は、バンク部Bo以外の各バンク部
毎に、バンク管理テニプル9を設け、バンク切換えの際
、該テーブル内のアドレスデータAo〜AkK基いて、
バンク切換制御を行うように図ったものである。
〔発明の効果〕
本発明は、バンク切換制御に用いるバンク管理テーブル
を主メモリの常駐部以外に設けであるため、常駐領域の
他への活用が計られると共に、バンク切換えを指示する
命令の記述も簡略化される等の効果をもたらす。
【図面の簡単な説明】
第1図は本発明の一実施例を説明するブロック図、 第2図は従来例を説明するブロック図、図において、 1け処理部、2は主メモリ、3はバンクコントローラ、
4はアセンブラ命令、5はテーブル、6はパラメータ部
、7けバンク制御モジュール、8はバンク切換モジュー
ル、9はバンク管理テーブル、Bo 、 Bnはバンク
部、Rは常駐部を示す。 代理人 弁理士  松 岡 宏四部 第1 目

Claims (1)

    【特許請求の範囲】
  1. 常駐部と非常駐部とで構成される主記憶装置と、所定容
    量の複数のバンクメモリと、該バンクメモリを主記憶装
    置の非常駐部に切換える切換制御部と、処理装置とを有
    し、該処理装置がバンクメモリ内のプログラムモジュー
    ルを実行するシステムにおいて、前記プログラムモジュ
    ールの格納位置を示すアドレス情報が設定された管理テ
    ーブルが設けられた前記バンクメモリと、前記常駐部に
    設けられ前記管理テーブル内のアドレス情報に基いてプ
    ログラムモジュールを呼出す制御モジュールとを備え、
    前記非常駐部として選択されたバンクメモリ内の第1の
    プログラムモジュールを前記処理装置が実行中に、該第
    1のプログラムモジュールから該バンクメモリ以外のバ
    ンクメモリの第2のプログラムモジュールに対する呼出
    要求が発せられた際、前記制御モジュールは該呼出要求
    で指定されるバンクメモリへの切換を前記切換制御部に
    通知して、バンク切換えを行わしむると共に、該切換え
    られたバンクメモリの管理テーブル内のアドレス情報に
    基いて、該バンクメモリ内の第2のプログラムモジュー
    ルの呼出しを行うことを特徴とするバンク制御方式。
JP17178084A 1984-08-18 1984-08-18 バンク制御方式 Pending JPS6151250A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17178084A JPS6151250A (ja) 1984-08-18 1984-08-18 バンク制御方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17178084A JPS6151250A (ja) 1984-08-18 1984-08-18 バンク制御方式

Publications (1)

Publication Number Publication Date
JPS6151250A true JPS6151250A (ja) 1986-03-13

Family

ID=15929540

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17178084A Pending JPS6151250A (ja) 1984-08-18 1984-08-18 バンク制御方式

Country Status (1)

Country Link
JP (1) JPS6151250A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0212347A (ja) * 1988-06-29 1990-01-17 Pfu Ltd バンク切換えメモリシステムにおけるプログラム間リンケージ制御方式

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58117065A (ja) * 1981-12-29 1983-07-12 Fujitsu Ltd 記憶装置におけるプログラムの結合呼出し方式

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58117065A (ja) * 1981-12-29 1983-07-12 Fujitsu Ltd 記憶装置におけるプログラムの結合呼出し方式

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0212347A (ja) * 1988-06-29 1990-01-17 Pfu Ltd バンク切換えメモリシステムにおけるプログラム間リンケージ制御方式

Similar Documents

Publication Publication Date Title
KR860007594A (ko) 입출력 제어시스템
JPH07236000A (ja) 通信方式
JPS6151250A (ja) バンク制御方式
JPH02303294A (ja) 交換機の加入者データアクセス方式
JP3637583B2 (ja) 複数プロセッサと被制御装置の制御方法
JPS63168761A (ja) 並列処理系構成方式
JPH0257399B2 (ja)
JP2830445B2 (ja) Isdn回線の高速交換呼チャネル制御方式
JP2994917B2 (ja) 記憶システム
KR100299164B1 (ko) 개량형 스페이스 스위치가 장착된 교환기내 호처리 장치 및 그제어방법
JPS63168725A (ja) プログラム呼出方式
JP3013993B2 (ja) ベクトル処理方式
JPS59180741A (ja) 相対アドレス形式プログラムを実行する通信制御装置
JPH01256257A (ja) 短縮ダイヤルデータ転送方式
JPS61121558A (ja) 自動モ−ニングコ−ル回数指定方式
JPH06338950A (ja) 接続制御装置
JPS59144296A (ja) 電子交換機における局デ−タ制御方式
JPS6036615B2 (ja) メモリ制御方式
JPH0561774A (ja) スワツピング制御方式
JPH03171959A (ja) 交換機のファイル転送方法
JPS60140454A (ja) 記憶部制御装置
JPS58117014A (ja) サブシステム自動起動処理方式
JPH0685154B2 (ja) 中間バッファ制御方式
JPH02136949A (ja) 入出力制御装置
JPH05347779A (ja) プログラム蓄積形電子交換機システム