JPS6148292B2 - - Google Patents

Description

【発明の詳細な説明】

本発明は、フエーズ．ロツク．ループ又はコス
タス．ループ等の位相同期ループのデイジタル化
等に用いられるデイジタル位相同期ループに関す
る。 近年のデイジタル技術の発展に伴つて、従来ア
ナログ回路で組まれていた位相同期ループもデイ
ジタル化してLSI化を実現するものもでてきた。 第１図にデイジタル．フエーズ．ロツク．ルー
プの構成を示す。 入力１０はサンプリングされた系列ｘ（ｎ）で
ある。出力１９は正弦波をサンプリングした系列
ｙ（ｎ）となつている。掛算回路１１は位相比較
器の役目を果すもので、サンプリング間隔Ｔとし
て ｘ（ｎ）＝sin（ω_cnT＋θ） ｙ（ｎ）＝cos（ω_cnT） とすれば、掛算回路１１の出力１２の系列ｚ
（ｎ）は ｚ（ｎ）＝ｘ（ｎ）・ｙ（ｎ） ＝sin（ω_cnT＋θ）cos（ω_cnT） ＝１／２｛sin（２ω_cnT＋θ）＋sinθ｝…(1) となる。デイジタル．ロー．パスー．フイルタ１
３は上式のキヤリアの２倍周波数成分の減少させ
ると共に、ループの特性を決定する。 このフイルタは例えば Ｈ（ｚ）＝Ｋ_２／１−Ｋ_１Ｚ^−１ のような簡単なものでもよい。（この時は14に２
ω_cの成分が多く混入する）フイルタの出力ｗ
（ｎ）とする。加算器１５、位相指定メモリ１
６、正弦波発生器１８でデイジタルVCOを構成
している。正弦波発生器１８は位相指定メモリ１
６によつて指定された位相１７に相当する正弦波
の振幅値を出力する。例えば360゜の位相を32等
分したとする。位相指定メモリが「15」を指定し
たならば18の出力はcos（360゜×１５／３２）の値を出
力 するようにする。17の位相指定ｖ（ｎ）は ｖ（ｎ）＝ｖ（ｎ−１）＋Ｃ＋ｗ（ｎ−１） となる。ＣはVCOの中心周波数を指定し、ｗ
（ｎ−１）はVCOの制御信号になる。例えば制御
信号が常に０なら、時間Ｔ毎に位相指定がＣずつ
増加するので、中心周波数F₀は F₀＝Ｃ／３２・１／Ｔ となる。VCO制御電圧ｗ（ｎ）が正の場合には
位相が速く進むので、VCOの発振周波数を高く
することに相当する。ｗ（ｎ）が負の時にはその
逆である。従つて(1)式でθ＞０ならローパス．フ
イルタ１３で直流分１／２sinθが強調されるので、 VCO制御信号が正となり、VCOの出力は位相進
み方向に制御される。θ＜０ならその逆になる。 DSB波形からキヤリア成分を抽出するループに
コスタス．ループがある。コスタス．ループのブ
ロツク図を第２図に示す。 入力２０をDSB波形Ａ（ｔ）cos（ω_cｔ＋θ）
とする。VCO２９の出力３０をsin（ω_cｔ）とす
ると、位相比較器２１Ａの出力２２Ａのｅ_A
（ｔ）は ｅ_A（ｔ）＝Ａ（ｔ）cos（ω_cｔ
＋θ）sin（ω_cｔ） ＝１／２Ａ（ｔ）｛−sinθ＋sin（２ω_cｔ＋θ）｝
… (2) VCO出力３０は90゜移相器３１を通つて出力
３２として−cos（ω_cｔ）を得る。位相比較器２
１Ｂの出力２２Ｂのｅ_B（ｔ）は ｅ_B（ｔ）＝−Ａ（ｔ）cos（ω_cｔ
＋θ）cos（ω_cｔ） ＝−１／２Ａ（ｔ）｛cosθ＋cos（２ω_cｔ＋θ）｝
… (3) LPF２３Ａと２３Ｂはキヤリアの２倍の周波数
２ω_cによる変調成分をカツトするもので、出力
２４Ａと２５Ｂのｈ_A（ｔ）とｈ_B（ｔ）は ｈ_A（ｔ）＝−１／２Ａ（ｔ）sinθ ｈ_B（ｔ）＝−１／２Ａ（ｔ）cosθ 乗積回路２５の出力ｇ（ｔ）は ｇ（ｔ）＝ｈ_A（ｔ）・ｈ_B（ｔ） ＝１／４Ａ（ｔ）²sinθcosθ ＝１／８Ａ（ｔ）²sin2θ…(4) よつてＡ（ｔ）^２０であるから、LPF２７を
通せばVCO制御信号２８としてsin2θに比例す
る値を得られるので、VCOの出力を入力とロツ
クさせることができる。コスタス．ループはロツ
ク位相に180゜の曖昧さを持つている。このコス
タス．ループも第１図のフエーズ．ロツク．ルー
プのようにデイジタル化可能であることはいうま
でもない。 さて、上記のようなデイジタル位相同期ループ
では、指定された位相の正弦波の値を発生する正
弦波発生器が必要である。この正弦波発生時は
ROM（Read Only Memory）で構成するのが簡
単である。例えば360゜の位相を32等分し、その
各々の位相に相当する正弦波の振幅値をROMに
記憶しておけば、位相はROMの番地に相当し、
番地を指定すれば、それに相当する位相における
正弦波の値が読み出せる。このROMの番地数を
少なくすると、位相同期ループで抽出された出力
に大きなジツタを含むことになるので好ましくな
い。又、番地数を多くすることはROMの容量を
増すことになる。このROMの容量を増すことは
LSI化する場合には非常に好ましくない。本発明
は、出力のジツタを増すことなく、ROMの容量
を1/4程度に減らすことのできる波形発生器に関
するものである。 ROMに記憶する正弦波の函数としてcosθを選
ぶとすると、三角函数の次の関係に注目する。 cosθ＝cos（−θ）＝cos（360゜−θ） cosθ＝−cos（180゜−θ） 上記の換算を用いれば、０゜〜90゜の範囲の位
相をROMに記憶しておけばよい。 つまり、 ０゜≦θ＜90゜の場合、位相θに相当する番地
を読み出す。 90゜≦θ＜180゜の場合、位相（180゜−θ）に
相当する番地を読み出し、出力の極性を反
転。 180゜≦θ＜270゜の場合、位相（θ−180゜）
に相当する番地を読み出し、出力の極性を反
転。 270゜≦θ＜360゜の場合、位相（360゜−θ）
に相当する番地を読み出す。 以上のような関係に注目して、ROM読み出し
番地を換算する。ここでは360゜を32等分する例
で説明する。32個の番地は５ビツトで表わされ
る。５ビツトで表わされた番地と、位相関係が第
３図のようになつていたとする。第３図では番地
ｎと位相θは次式の関係になつている。 θ＝３６０／３２×ｎ（度） しかし、このような関係では換算を用いたとし
ても０番地から８番地までの９種類の番地の
ROMは必要であるし、又、番地の換算も、例え
ば、15番地、17番地、31番地が１番地を参照する
ことになり、15番地と17番地は出力の極性を反転
することになる。この４個の番地の２進表示を比
べてみる。 １番地 00001 15〃 01111 17〃 10001 31〃 11111 17番地から１番地へ換算するには下３ビツトは
そのままでよいが、15番地、31番地から１番地へ
換算するには下３ビツトは０，１を反転して、１
を加算せねばならない。 本発明はこれらの従来の波形発生器の問題点、
即ち９種類の番地が必要であること、番地の換算
が複雑であることの二つの不都合を除去した波形
発生器で構成され、しかも、簡単な構成であるデ
イジタル位相同期ループを提供することを目的的
とする。本発明では番地ｎと位相θの関係を第４
図に示すようにする。即ち次式に示すように0.5
のオフセツトを与える θ＝３６０／３２×（ｎ＋0.5）（度） こうすれば、０゜〜90゜の範囲に入るのは０番
地から７番地までの８種類の番地であるので、８
種類の番地のROMで済み、第３図に示した従来
の波形発生器よりも１番地少なくてよい。又、番
地の換算においても、例えば14番地、17番地、30
番地が１番地に換算されるが、この４個の番地の
２進表示を比べてみる。 １番地 00001 14〃 01110 17〃 10001 30〃 11110 17番地から１番地へ換算するには下３ビツトは
そのままで、14番地、30番地から１番地へ換算す
るには下３ビツトの０，１を反転するだけでよ
い。15番地、17番地の場合には、出力の極性を反
転しなければならないが、この場合、ROMの出
力ですぐに極性反転しなくてもよい。第１図掛算
回路１１の後で極性反転（−１を掛ける）補正を
すればよい。第１図位相指定メモリ１６より５ビ
ツトの番地情報を取つたとする。ROMは０〜７
までの８個の番地（３ビツト表示）である。この
時の位相指定メモリからの５ビツトのMSBと
2′ndMSBの組み合せにより、次のような操作を
すればよい。

【表】 以上のことを考慮して第１図１８，１１の辺り
を図示すると第５図のようになる。４０，４１，
４２ａ，４２ｂ，４２ｃは第１図位相指定メモリ
１６からの５ビツトの番地指定信号である。前記
したように2′ndMSB４１が“１”の時は下３ビ
ツトを１，０反転して、ROMの番地指定とすれ
ばよい。４３ａ，４３ｂ，４３ｃはそのための
XOR（排他的論理和）回路である。換算された
番地指定信号４４ａ，４４ｂ，４４ｃがROMの
読み取り番地になる。ROM４５は８個の番地に
それぞれの位相θに相当したcosθの値を例えば
８ビツトで記憶しており、４４ａ，４４ｂ，４４
ｃにより指定された番地の値を４６に出力する。
ROM４５に記憶されている内容はすべて正の値
なので符号ビツトは必要ない。掛算回路４８は、
入力４７とROM出力４６を掛算する回路であ
る。掛算回路４８の出力４９は入力４７の表示の
仕方及び掛算回路４８の形態により、負数の表わ
し方が異なつてくる。それにより極性変換回路の
態様も変わつてくる。５０はXOR回路で、４０
と４１のうち、どちらか一方が“１”で、他方が
“０”の時、出力５１を“１”にして極性変換回
路を働かせ、掛算回路出力４９に（−１）を掛け
て、出力５３を出す。（−１）を掛ける操作は負
数の表示の仕方が符号・大きさ表示の場合は符号
ビツトのみを反転すればよい。１の複数表示の場
合は全ビツトを反転すればよい。２の複数表示の
場合には全ビツト反転して、LSB（最下位ビツ
ト）に、11を加算しなければならない。勿論、こ
のとき上位ビツトへの桁上げはあり得る。 第６図ａは符号・大きさ表示の場合の極性変換
回路で、６０は第５図の掛算回路４８の出力４９
に、６１は同じく第５図の５１に、６６は同じく
第５図の５３に対応している。６２は符号ビツト
のタイミングのみ“１”になる信号で、６１の極
性反転信号が“１”であると６３でアンドを取ら
れ、６４は符号ビツトのタイミングのみ“１”に
なるので、XOR６５により、６０の符号ビツト
のみ反転して６６となつて出力される。第６図ｂ
は１の複数表示の場合で、７０は第５図の４９
に、７１は同じく５１に、７３は同じく５３にそ
れぞれ相当する。７１の極性反転信号が“１”で
あると７２のXORにより７０の全ビツトが反転
され７３となる。第６図ｃは２つの複数表示の場
合で、８０は第５図の４９に、８１は同じく５１
に、８５は同じく５３にそれぞれ相当する。８０
はLSBよりMSBへ順番に入つてくるとする。８
１が“１”であるとXOR８２により８０が全ビ
ツト反転され８３となる。８８はLSBのタイミン
グで“１”を出す信号でOR回路９０、AND回路
９２を通して、８１が“１”の時は、９３にLSB
のタイミングで“１”が出力される。８４は半加
算器であり、８３と９３を加算する。もし桁上げ
信号８６が“１”になれば、１ビツト、シフト、
レジスタ８７を通して、１ビツト遅延し、９３に
１ビツト上位のタイミングで“１”が現らわれ、
桁上げが行なわれることになる。 以上のようにすれば極性変換回路が構成できる
が、この様な演算によく使用されるる２の複数表
示の場合が複雑となつている。しかし、実際は例
えば第５図の４７と４６がそれぞれ10ビツトで表
わされているとすると、４９では20ビツトの長さ
になり、そのLSBは４６及び４７の量子化誤差よ
りもはるかに小さいものとなる。又、５３は次の
演算のために10ビツトに丸められる場合が多い。
従つて、２の複数表示の場合に、（−１）を掛け
るために全ビツト反転して、LSBに“１”を加え
るが、この“１”の加算を省略しても殆んどさし
つかえない。従つて２の複数表示の場合でも極性
変換回路は第６図ｂでも実用上さしつかえない。 以上説明したように本発明によれば、ROMの
容量を少なくできるとともに番地の換算が非常に
簡単な波形発生器で構成され、しかも極正反転回
路をも簡単な構成で実現され、全体として簡単な
構成のデジタル位相同期ループが得られる。

【図面の簡単な説明】

第１図はデイジタル・フエーズ・ロツク・ルー
プの回路構成例、第２図はコスタス．ループを説
明するための回路構成図、第３図は一般的な位相
分割例、第４図は本発明による位相分割例、第５
図は本発明を利用した場合の一部の回路実施例、
第６図は本発明を利用した場合の他の部分の回路
実施例である。 ４５…ROM、４８…掛算回路、５２…極性変
換回路、８４…半加算器、８７…１ビツトシフト
レジスタ。

Claims (1)

1. 【特許請求の範囲】 １ 正弦波又は余弦波の一周期を4n等分し、そ
   れぞれ９０／ｎ（ｉ＋0.5）（度）（ｉ＝０〜ｎ−１の
   整 数）のｎ種の位相に相当する正弦波又は余弦波の
   値を予め記憶する記憶回路と、指定された位相が
   ０゜〜90゜、90゜〜180゜、180゜〜270゜、270゜
   〜360゜のどの範囲にあるかに従つて、前記記憶
   回路の読み出し番地を前記ｎ種の位相の一つにな
   るように換算する手段と、前記指定された位相が
   前記のどの範囲にあるかに従つて前記記憶回路か
   ら読み出された値及び外部入力との掛算を行う掛
   算回路と、この掛算回路により得られた値に対し
   て前記範囲に応じて極性反転を施す極性反転回路
   と、この極性反転回路により得られた値に基づい
   て前記指定された位相を制御する回路とを具備し
   て成ることを特徴とするデイジタル位相同期ルー
   プ。 ２ 少なくとも極性反転回路においては、この補
   数表現を採用し、極性反転を全ビツト反転により
   実行することを特徴とする特許請求の範囲第１項
   記載のデイジタル位相同期ループ。