JPS6123886B2 - - Google Patents
Info
- Publication number
- JPS6123886B2 JPS6123886B2 JP52003611A JP361177A JPS6123886B2 JP S6123886 B2 JPS6123886 B2 JP S6123886B2 JP 52003611 A JP52003611 A JP 52003611A JP 361177 A JP361177 A JP 361177A JP S6123886 B2 JPS6123886 B2 JP S6123886B2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- value
- cos
- rom
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000013139 quantization Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 239000011435 rock Substances 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【発明の詳細な説明】
本発明は、フエーズ・ロツク・ループ又はコス
タス・ループ等の位相同期ループのデイジタル化
等に用いられる波形発生器に関する。近年のデイ
ジタル技術の発展に伴つて、従来アナログ回路で
組まれていた位相同期ループもデイジタル化して
LSI化を実現するものもでてきた。
タス・ループ等の位相同期ループのデイジタル化
等に用いられる波形発生器に関する。近年のデイ
ジタル技術の発展に伴つて、従来アナログ回路で
組まれていた位相同期ループもデイジタル化して
LSI化を実現するものもでてきた。
第１図にデイジタル・フエーズ・ロツク・ルー
プの構成を示す。入力１０はサンプリングされた
系列ｘ（ｎ）である。出力１９は正弦波をサンプ
リングした系列ｙ（ｎ）となつている。掛算回路
１１は位相比較器の役目を果すもので、サンプリ
ング間隔Ｔとして ｘ（ｎ）＝sin（ωCnT＋θ） ｙ（ｎ）＝cos（ωCnT） とすれば、掛算回路１１の出力１２の系列ｚ
（ｎ）は ｚ（ｎ）＝ｘ（ｎ）・ｙ（ｎ）＝sin（ωcnT＋θ）cos（ωcnT）＝１／２｛sin（２ωcnT＋θ）＋sinθ｝ ……(1) となる。デイジタルローパスフイルタ１３は上式
のキヤリアの２倍周波数成分を減少させると共
に、ループの特性を決定する。
プの構成を示す。入力１０はサンプリングされた
系列ｘ（ｎ）である。出力１９は正弦波をサンプ
リングした系列ｙ（ｎ）となつている。掛算回路
１１は位相比較器の役目を果すもので、サンプリ
ング間隔Ｔとして ｘ（ｎ）＝sin（ωCnT＋θ） ｙ（ｎ）＝cos（ωCnT） とすれば、掛算回路１１の出力１２の系列ｚ
（ｎ）は ｚ（ｎ）＝ｘ（ｎ）・ｙ（ｎ）＝sin（ωcnT＋θ）cos（ωcnT）＝１／２｛sin（２ωcnT＋θ）＋sinθ｝ ……(1) となる。デイジタルローパスフイルタ１３は上式
のキヤリアの２倍周波数成分を減少させると共
に、ループの特性を決定する。
このフイルタは例えば
Ｋ（ｚ）＝Ｋ２／１−Ｋ１Ｚ−１
のような簡単なものでもよいが、このときにはデ
イジタルローパスフイルタ１３の出力１４に２ω
Cの成分が多く混入する。フイルタ１３の出力を
ｗ（ｎ）とする。加算器１５、位相指定メモリ１
６、正弦波発生器１８によりデイジタルVCOを
構成している。正弦波発生器１８は、位相指定メ
モリ１６によつて指定された位相１７に相当する
正弦波の振幅値を出力する。
イジタルローパスフイルタ１３の出力１４に２ω
Cの成分が多く混入する。フイルタ１３の出力を
ｗ（ｎ）とする。加算器１５、位相指定メモリ１
６、正弦波発生器１８によりデイジタルVCOを
構成している。正弦波発生器１８は、位相指定メ
モリ１６によつて指定された位相１７に相当する
正弦波の振幅値を出力する。
例えば360゜の位相を32等分したとする。位相
指定メモリ１６が「15」を指定したならば、正弦
波発生器１８の出力は、cos（360゜×15/32）の
値を出力するようにする。位相指定メモリ１６の
出力１７の位相指定ｖ（ｎ）は ｖ（ｎ）＝ｖ（ｎ−１）＋Ｃ＋ｗ（ｎ−１） となる。ＣはVCOの中心周波数を指定し、ｗ
（ｎ−１）はVCOの制御信号になる。例えが制御
信号が常に０なら、時間Ｔ毎に位相指定がＣずつ
増加するので、中心周波数F0は F0＝Ｃ／３２・１／Ｔ となる。VCO制御電圧ｗ（ｎ）が正の場合には
位相が速く進むので、VCOの発振周波数を高く
することに相当する。ｗ（ｎ）が負の時にはその
逆である。従つて(1)式においてθ＞０ならローパ
スフイルタ１３で直流分1/2sinθが強調されるの
で、VCO制御信号が正となり、VCOの出力は位
相進み方向に制御される。θ＜０ならその逆にな
る。
指定メモリ１６が「15」を指定したならば、正弦
波発生器１８の出力は、cos（360゜×15/32）の
値を出力するようにする。位相指定メモリ１６の
出力１７の位相指定ｖ（ｎ）は ｖ（ｎ）＝ｖ（ｎ−１）＋Ｃ＋ｗ（ｎ−１） となる。ＣはVCOの中心周波数を指定し、ｗ
（ｎ−１）はVCOの制御信号になる。例えが制御
信号が常に０なら、時間Ｔ毎に位相指定がＣずつ
増加するので、中心周波数F0は F0＝Ｃ／３２・１／Ｔ となる。VCO制御電圧ｗ（ｎ）が正の場合には
位相が速く進むので、VCOの発振周波数を高く
することに相当する。ｗ（ｎ）が負の時にはその
逆である。従つて(1)式においてθ＞０ならローパ
スフイルタ１３で直流分1/2sinθが強調されるの
で、VCO制御信号が正となり、VCOの出力は位
相進み方向に制御される。θ＜０ならその逆にな
る。
DSB波形からキヤリア成分を抽出するループに
コスタス・ループがある。コスタス・ループのブ
ロツク図を第２図に示す。
コスタス・ループがある。コスタス・ループのブ
ロツク図を第２図に示す。
入力２０をDSB波形Ａ（ｔ）cos（ωCｔ＋θ）
とする。VCO２９の出力３０をsin（ωCｔ）と
すると、位相比較器２１Ａの出力２２ＡのｅA
（ｔ）は ｅA（ｔ）＝Ａ（ｔ）cos（ωCｔ＋θ）sin（ωC
ｔ） ＝１／２Ａ（ｔ）｛−sinθ＋sin（２ωCｔ＋θ）｝…
… (2) VCO２９の出力３０は、90゜移相器３１を通つ
て出力３２として−cos（ωCｔ）を得る。位相比
較器２１Ｂの出力２２ＢのｅB（ｔ）は ｅB（ｔ）＝−Ａ（ｔ）cos（ωCｔ＋θ）cos（ωCｔ）＝−１／２Ａ（ｔ）｛cosθ＋cos（２ωCｔ＋θ）｝
……(3) LPF２３ＡとLPF２３Ｂはキヤリアの２倍の周
波数２ωCによる変調成分をカツトするもので、
これらの出力２４Ａ，２５ＢのｈA（ｔ）とｈB
（ｔ）は ｈA（ｔ）＝−１／２Ａ（ｔ）sinθ ｈB（ｔ）＝−１／２Ａ（ｔ）cosθ 乗積回路２５の出力２６ｇ（ｔ）は ｇ（ｔ）＝ｈA（ｔ）・ｈB（ｔ）＝１／４Ａ（ｔ）2sinθcosθ＝１／８Ａ（ｔ）2sin2θ ……(4) よつてＡ（ｔ）２０であるから、LPF２７を
通せばVCO制御信号２８としてsin2θに比例す
る値を得られるので、VCOの出力を入力とロツ
クさせることができる。コスタス・ループはロツ
ク位相に180゜の曖眛さを持つている。このコス
タス・ループも第１図のフエーズ．ロツク．ルー
プのようにデイジタル化可能であることはいうま
でもない。
とする。VCO２９の出力３０をsin（ωCｔ）と
すると、位相比較器２１Ａの出力２２ＡのｅA
（ｔ）は ｅA（ｔ）＝Ａ（ｔ）cos（ωCｔ＋θ）sin（ωC
ｔ） ＝１／２Ａ（ｔ）｛−sinθ＋sin（２ωCｔ＋θ）｝…
… (2) VCO２９の出力３０は、90゜移相器３１を通つ
て出力３２として−cos（ωCｔ）を得る。位相比
較器２１Ｂの出力２２ＢのｅB（ｔ）は ｅB（ｔ）＝−Ａ（ｔ）cos（ωCｔ＋θ）cos（ωCｔ）＝−１／２Ａ（ｔ）｛cosθ＋cos（２ωCｔ＋θ）｝
……(3) LPF２３ＡとLPF２３Ｂはキヤリアの２倍の周
波数２ωCによる変調成分をカツトするもので、
これらの出力２４Ａ，２５ＢのｈA（ｔ）とｈB
（ｔ）は ｈA（ｔ）＝−１／２Ａ（ｔ）sinθ ｈB（ｔ）＝−１／２Ａ（ｔ）cosθ 乗積回路２５の出力２６ｇ（ｔ）は ｇ（ｔ）＝ｈA（ｔ）・ｈB（ｔ）＝１／４Ａ（ｔ）2sinθcosθ＝１／８Ａ（ｔ）2sin2θ ……(4) よつてＡ（ｔ）２０であるから、LPF２７を
通せばVCO制御信号２８としてsin2θに比例す
る値を得られるので、VCOの出力を入力とロツ
クさせることができる。コスタス・ループはロツ
ク位相に180゜の曖眛さを持つている。このコス
タス・ループも第１図のフエーズ．ロツク．ルー
プのようにデイジタル化可能であることはいうま
でもない。
ところで、上記のようなデイジタル位相同期ル
ープでは、指定された位相の正弦波の値を発生す
る正弦波発生器が必要である。この正弦波発生器
はROM（Read Only Memory）で構成するのが
簡単である。例えば360゜の位相を32等分し、そ
の各々の位相に相当する正弦波の振幅値をROM
に記憶しておけば、位相はROMの番地に相当
し、番地を指定すれば、それに相当する位相にお
ける正弦波の値が続み出せる。
ープでは、指定された位相の正弦波の値を発生す
る正弦波発生器が必要である。この正弦波発生器
はROM（Read Only Memory）で構成するのが
簡単である。例えば360゜の位相を32等分し、そ
の各々の位相に相当する正弦波の振幅値をROM
に記憶しておけば、位相はROMの番地に相当
し、番地を指定すれば、それに相当する位相にお
ける正弦波の値が続み出せる。
このLOMの一番地当りのビツト数を増す（正
弦波の各位相値を表わすビツト数を増す）ことは
量子化誤差を少なくすることになるが、ROMの
容量を増すと共に第１図の掛算回路１１も複雑に
なる。従つて、必要以上にビツト数を増すことは
望ましくない。
弦波の各位相値を表わすビツト数を増す）ことは
量子化誤差を少なくすることになるが、ROMの
容量を増すと共に第１図の掛算回路１１も複雑に
なる。従つて、必要以上にビツト数を増すことは
望ましくない。
本発明は、量子化誤差を殆んど増加することな
く、ROM等の記憶回路の容量を各番地毎に１ビ
ツト減らすと共に掛算回路をも１ビツト分演算を
簡単にすることを可能にした波形発生器を提供す
ることを目的とする。
く、ROM等の記憶回路の容量を各番地毎に１ビ
ツト減らすと共に掛算回路をも１ビツト分演算を
簡単にすることを可能にした波形発生器を提供す
ることを目的とする。
例えば、ジツタを１゜以内にしたいならば360
度を512等分することになる。尚、等分する場
合、2n等分にすればROMのアドレスがしやす
い。
度を512等分することになる。尚、等分する場
合、2n等分にすればROMのアドレスがしやす
い。
各位相を
θ＝３６０／５１２×ｎ（度）（ｎ＝０〜511の整数）
とし、cosθの値をROMに書き込むとする。尚、
ｎ＝０〜128又はｎ＝０〜256のみ記憶して、その
他の位相に対する値はこれらより演算で出すこと
もできる。何ビツトで量子化するかは量子化雑音
等によつて決められるが、ここでは量子化誤差を
隣の番地との差のMAXを越えないように決める
とすると、隣の番地との差のMAXはｎ＝127と
128の間に起きるものが最大であり、その値
Dmaxは Dmax＝cos（360×１２７°／５１２ −cos（90゜）＝0.01227 ∴2-7＜Dmax＜2-6 よつて、2-7まで表わせるように量子化すると
（2-8の項を丸める）、最大の値はｎ＝０の時で１
であるので、符号ビツトを抜かして計８ビツトに
なる。符号ビツトを抜かして、各位相における２
進表示は第３図のようになる。第３図を見ると最
大の値は“10000000”であり、MSBが“１”の
ものは他のビツトは全て“０”であり、ダイナミ
ツク・レンジに無駄があることがわかる。ところ
で、ROMに記憶させる値はcosθの値でなくて、
cosθに定数Ａを掛けた値でもかまわない。この
場合、変化するのはループ・ゲインであつて、定
数Ａ倍だけループ・ゲインが変化する。Ａ≒１で
あれば、殆んど特性に変化がない。よつてｎ＝０
のROMの内容が“01111111”になるようにＡを
決めれば、ROMの内容をMSBはすべて“０”に
なるので、MSBを省略できるし、Ａ≒１なの
で、特性にも殆んど影響ない。本発明の特徴はこ
の点にある。
ｎ＝０〜128又はｎ＝０〜256のみ記憶して、その
他の位相に対する値はこれらより演算で出すこと
もできる。何ビツトで量子化するかは量子化雑音
等によつて決められるが、ここでは量子化誤差を
隣の番地との差のMAXを越えないように決める
とすると、隣の番地との差のMAXはｎ＝127と
128の間に起きるものが最大であり、その値
Dmaxは Dmax＝cos（360×１２７°／５１２ −cos（90゜）＝0.01227 ∴2-7＜Dmax＜2-6 よつて、2-7まで表わせるように量子化すると
（2-8の項を丸める）、最大の値はｎ＝０の時で１
であるので、符号ビツトを抜かして計８ビツトに
なる。符号ビツトを抜かして、各位相における２
進表示は第３図のようになる。第３図を見ると最
大の値は“10000000”であり、MSBが“１”の
ものは他のビツトは全て“０”であり、ダイナミ
ツク・レンジに無駄があることがわかる。ところ
で、ROMに記憶させる値はcosθの値でなくて、
cosθに定数Ａを掛けた値でもかまわない。この
場合、変化するのはループ・ゲインであつて、定
数Ａ倍だけループ・ゲインが変化する。Ａ≒１で
あれば、殆んど特性に変化がない。よつてｎ＝０
のROMの内容が“01111111”になるようにＡを
決めれば、ROMの内容をMSBはすべて“０”に
なるので、MSBを省略できるし、Ａ≒１なの
で、特性にも殆んど影響ない。本発明の特徴はこ
の点にある。
〔01111111〕2進＝〔0.9921875〕10進
従つて、例えばＡ＝0.99とするとROMに記憶
すべき内容は第４図のようになる（符号ビツト省
略）。第４図で、２進表示のMSB（２のゼロ乗の
項）は全て“０”になるので、これはROMに記
憶する必要はなく、省略してもよい。又、掛算回
路も２のゼロ乗の項に相当する演算回路が必要な
くなるのは当然である。以上のことはcosθの代
りにsinθを使つた場合にも同様なことがいえ
る。このときはｎ＝128が最大値になる。又、θ
を θ＝３６０／５１２×（ｎ＋0.5）（度）（ｎ＝０〜511の整数） のように選んでも同様である。尚、前記したＡの
決め方をｎ＝０の時（cosθの場合）の２進表示
が“01111110”となるように選んでもさしつかえ
ない。
すべき内容は第４図のようになる（符号ビツト省
略）。第４図で、２進表示のMSB（２のゼロ乗の
項）は全て“０”になるので、これはROMに記
憶する必要はなく、省略してもよい。又、掛算回
路も２のゼロ乗の項に相当する演算回路が必要な
くなるのは当然である。以上のことはcosθの代
りにsinθを使つた場合にも同様なことがいえ
る。このときはｎ＝128が最大値になる。又、θ
を θ＝３６０／５１２×（ｎ＋0.5）（度）（ｎ＝０〜511の整数） のように選んでも同様である。尚、前記したＡの
決め方をｎ＝０の時（cosθの場合）の２進表示
が“01111110”となるように選んでもさしつかえ
ない。
一般的には、本発明では記憶回路に記憶してお
くべき最大値が符号ビツトを除いて少なくとも
LSB近辺以外は全て“１”であり、かつ、MSB
は“０”であるように前記Ａを設定すればよい。
このとき前記Ａを少なくとも１より少さい値に設
定される。
くべき最大値が符号ビツトを除いて少なくとも
LSB近辺以外は全て“１”であり、かつ、MSB
は“０”であるように前記Ａを設定すればよい。
このとき前記Ａを少なくとも１より少さい値に設
定される。
以上のようにすることにより、ROMの容量を
各番地毎に１ビツトずつ減ずる事ができ、又、そ
れに続く掛算回路の演算回路を１ビツト分減ずる
事ができる。本発明によれば、記憶回路の容量を
減らした波形発生器が得られる効果がある。
各番地毎に１ビツトずつ減ずる事ができ、又、そ
れに続く掛算回路の演算回路を１ビツト分減ずる
事ができる。本発明によれば、記憶回路の容量を
減らした波形発生器が得られる効果がある。
第１図はデイジタル・フエーズ・ロツク・ルー
プの回路構成例、第２図はコスタス・ループを説
明するための回路構成例、第３図は一般的な
ROMの記憶内容、第４図は本発明によるROMの
記憶内容の一例である。 １１……掛算回路、１３……デイジタルローパ
スフイルタ、１５……加算器、１６……位相指定
メモリ、１８……正弦波発生器、２１Ａ，２１Ｂ
……位相比較器、２３Ａ，２３Ｂ，２７……
LPF、２５……乗算回路、２９……VCO、３１
……移相器。
プの回路構成例、第２図はコスタス・ループを説
明するための回路構成例、第３図は一般的な
ROMの記憶内容、第４図は本発明によるROMの
記憶内容の一例である。 １１……掛算回路、１３……デイジタルローパ
スフイルタ、１５……加算器、１６……位相指定
メモリ、１８……正弦波発生器、２１Ａ，２１Ｂ
……位相比較器、２３Ａ，２３Ｂ，２７……
LPF、２５……乗算回路、２９……VCO、３１
……移相器。
Claims (1)
- １ 360゜の位相をｍ等分し、各位相の正弦の値
（Acos θ又はAsin θ）を全部又は一部記憶し
ており指定された位相に応じて対応する正弦の値
を出力する記憶回路を備え、前記Ａを、少なくと
も１より小さい値であつて、前記正弦の値のうち
で最大値のMSBは“０”、その符号ビツトを除い
た少なくともLSB近辺以外は全て“１”となるよ
うに設定し、前記記憶回路は前記MSBを除いて
前記正弦の値を記憶して成ることを特徴とする波
形発生器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP361177A JPS5389349A (en) | 1977-01-18 | 1977-01-18 | Digital phase synchronizing loop |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP361177A JPS5389349A (en) | 1977-01-18 | 1977-01-18 | Digital phase synchronizing loop |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5389349A JPS5389349A (en) | 1978-08-05 |
| JPS6123886B2 true JPS6123886B2 (ja) | 1986-06-07 |
Family
ID=11562277
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP361177A Granted JPS5389349A (en) | 1977-01-18 | 1977-01-18 | Digital phase synchronizing loop |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5389349A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2601801B2 (ja) * | 1986-07-07 | 1997-04-16 | 株式会社東芝 | 位相同期回路 |
-
1977
- 1977-01-18 JP JP361177A patent/JPS5389349A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5389349A (en) | 1978-08-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5563535A (en) | Direct digital frequency synthesizer using sigma-delta techniques | |
| JPH04309014A (ja) | 直接デジタル・シンセサイザーを含むフェーズ・ロック・ループ周波数追従装置 | |
| US5291428A (en) | Apparatus for reducing spurious frequency components in the output signal of a direct digital synthesizer | |
| US4159527A (en) | Wave generator | |
| US4331941A (en) | Digital phase domain amplitude modulation method and apparatus | |
| US4994768A (en) | Frequency synthesizer with FM modulation | |
| JPS5930308A (ja) | 位相・振幅変換器 | |
| JPH0631990B2 (ja) | 波形の補間装置 | |
| US7437391B2 (en) | Numerically controlled oscillator and method of operation | |
| JPH0824260B2 (ja) | 位相比較器 | |
| US5931891A (en) | Digital frequency synthesizer | |
| US5619535A (en) | Digital frequency synthesizer | |
| Noel et al. | Frequency synthesis: A comparison of techniques | |
| US5408687A (en) | Direct digital synthesizer with a central frequency controllable filter | |
| JPS6123886B2 (ja) | ||
| JPH05206732A (ja) | 周波数シンセサイザ | |
| US11689191B2 (en) | High frequency resolution digital sinusoid generator | |
| WO1990011662A1 (fr) | Generateur de signaux d'horloge | |
| JPS6148292B2 (ja) | ||
| JPS623614B2 (ja) | ||
| EP0078857A1 (en) | Digital amplitude modulating circuitry | |
| JP4277205B2 (ja) | ジッタ発生装置 | |
| US5475627A (en) | Digital wave synthesizer with address conversion for reducing memory capacity | |
| JPS5934017B2 (ja) | デイジタル位相同期ル−プ | |
| JP2905503B2 (ja) | ディジタル式クロック発生装置 |