JPS6147460B2 - - Google Patents

Info

Publication number
JPS6147460B2
JPS6147460B2 JP55012261A JP1226180A JPS6147460B2 JP S6147460 B2 JPS6147460 B2 JP S6147460B2 JP 55012261 A JP55012261 A JP 55012261A JP 1226180 A JP1226180 A JP 1226180A JP S6147460 B2 JPS6147460 B2 JP S6147460B2
Authority
JP
Japan
Prior art keywords
transmission
message
priority
communication control
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP55012261A
Other languages
English (en)
Other versions
JPS56110367A (en
Inventor
Takane Kakuno
Mitsuhiro Ishizaka
Shigeo Nakatsuka
Tachiki Ichihashi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP1226180A priority Critical patent/JPS56110367A/ja
Publication of JPS56110367A publication Critical patent/JPS56110367A/ja
Publication of JPS6147460B2 publication Critical patent/JPS6147460B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10Program control for peripheral devices
    • G06F13/12Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
    • G06F13/122Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware performs an I/O function other than control of data transfer

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Small-Scale Networks (AREA)
  • Communication Control (AREA)
  • Computer And Data Communications (AREA)

Description

【発明の詳細な説明】 この発明はデータ処理装置と複数の端末装置間
のデータ伝送を行う通信制御装置に係わり、特に
優先度の高いメツセージを優先して伝送すること
を可能にしたものである。
一般に通信制御装置には単回線形と多回線形が
ある。多回線形通信制御装置では共通制御部が多
数の通信回線に対して時分割的に伝送制御を実行
し、複数の通信回線は同時にデータ処理装置とデ
ータの受渡しを行つている。
ところが通信回線の伝送速度が高速になると共
通制御部(一般にはマイクロプロセツサからな
る)の時分割的な多重伝送処理が、回線速度に追
従できなくなりデータロスが発生してしまう。こ
の様な場合には従来次の様な解決策がある。
(A) 単回線通信制御装置を回線対応に積み上げ
る。
(B) バイト多重形の通信制御装置の代りに、ブロ
ツク多重形の通信制御装置を用いる。
上記(A)では回線数が多い場合や回線速度が高い
場合には極めて高価につき現実的でない。上記(B)
の場合には本質的にあるメツセージ・ブロツクの
伝送制御を行つている間は、通信制御装置の共通
制御部は他の通信回線のメツセージ・ブロツクの
処理はできないので、現在伝送中であるメツセー
ジ・ブロツクより緊急度の高い送信要求あるいは
受信要求が発生しても、先行するメツセージ・ブ
ロツクの伝送が終了するまで待つ必要があつた。
この様にリアルタイム性を要求する通信とリアル
タイム性を要求されない通信が同一に扱われてい
たため、リアルタイム性を要求する通信が、リア
ルタイム性を要求されない通信のトラフイツクに
よつて通信が抑圧され、リアルタイム処理ができ
なくなるという欠点があつた。
この発明は、従来のこの様な欠点を除去するた
めに、送信要求に優先度を設け、優先度の高い送
信要求が発生すると、この要求より優先度の低い
データ・メツセージの伝送中であればこの伝送を
一時保留し、優先度の高い要求の処理を先行する
ようにしたもので、以下図面に従つて詳細に説明
する。
第1図はこの発明の一実施例の構成を説明する
ための説明図であり、図において、DPはデータ
処理装置、CCU1,CCU2,CCU3等CCUは通信制
御装置、T1,T2等Tは端末装置、1aは通信制
御装置CCU1とCCU2とを結ぶ回線、1bは通信
制御装置CCU1とCCU3とを結ぶ回線であり、回
線1a,1bは、各々上りと下りとの2個の伝送
路を持つ。第2図はメツセージを伝送する伝送フ
レームのフオーマツトを示し、Fは伝送フレーム
の先頭あるいは最後を示すフラグ、Hはヘツダ、
INFは情報フイールド、CRCは誤りチエツクコー
ドである。ヘツダHは発着信アドレスをのせるア
ドレスフイールドAと、コマンドCOMとメツセ
ージの優先度を示すプライオリテイPRをのせる
制御フイールドCとで構成されている。
第3図は、この発明に係わる通信制御装置
CCUの一構成例で、図中、2a,2b等2は回
線1からのメツセージを受信したり、回線1へメ
ツセージを送信する制御を行うライン制御回路、
3は現在伝送中のメツセージのプライオリテイ
PRと、ライン制御回路2によつて受信されたメ
ツセージのプライオリテイPRの比較を行い結果
をライン制御回路2に通知するプライオリテイ制
御回路、4はデータ処理装置DPあるいは端末装
置Tからの送信要求や受信要求の解読処理や受信
したメツセージの解読を行つたり、あるいはデー
タ転送の一時保留や再開を決定し、ライン制御回
路2に送信起動などの指示を与える共通制御回
路、5は送受信データの一時蓄積ないし、共通制
御回路4が用いる制御情報を格納するメモリ、6
は共通制御回路4の指示により、データ処理装置
DPあるいは端末装置Tとのインターフエースを
制御するインターフエース制御回路である。
第3図に示す構成は、通信制御装置CCU1の構
成である。通信制御装置CCU2では、第3図に示
す構成からライン制御回路2bを省略した構成と
なり、通信制御装置CCU3では、第3図に示す構
成からライン制御回路2aを省略した構成とな
る。
次に、この通信制御装置CCUの動作について
下記(1)、(2)に示す想定例で説明する。
(1) 優先度を示すプライオリテイPRは低位と高
位の2レベル。
(2) データ処理装置DPと端末装置T1が低位の優
先度でデータ伝送を行つている時(端末装置
T1が送信側とする。)、データ処理装置DPに、
端末装置T2から高位のプライオリテイPRの送
信要求メツセージが到着した。
本発明における通信シーケンスの一例を第4図
に示し、このシーケンスに従つて、通信制御装置
CCU1,CCU2及びCCU3の動作を以下に記述す
る。以下の冒頭に付してある丸印内の数字は、第
4図の図中の数字と一致する。
データ処理装置DPの通信制御装置CCU1にお
いて、ライン制御回路2bによつて、端末装置
T2の通信制御装置CCU3から回線1bを経由し
て送られて来た新たな送信要求メツセージを受
信し、受信伝送フレームの制御フイールドC内
のプライオリテイPRと現在伝送中の優先度と
をプライオリテイ制御回路3において比較す
る。この例の場合、前記の受信データのプライ
オリテイPRの方が現在伝送中のプライオリテ
イPRより優先度が高いので、この旨がプライ
オリテイ制御回路3よりライン制御回路2bに
伝えられる。上記通知を受けると、ライン制御
回路2bはメモリ5へ回線1bから受信した受
信メツセージを転送し、端末装置T2よりメツ
セージを受信した事を共通制御回路4に知らせ
る。
通信制御装置CCU1の共通制御回路4はバツ
フア5から受信メツセージを読出し、解読す
る。端末装置T2からの送信要求であるので、
ライン制御回路2aに指示して、回線1aを経
由して端末装置T1の通信制御装置CCU2にデー
タ伝送一時保留を指示するメツセージを送る。
通信制御装置CCU2において、共通制御回路4
によつて受信メツセージの解読がなされ、デー
タ処理装置DPへのデータメツセージの伝送を
一時保留する。
通信制御装置CCU1において、通信制御装置
CCU2からのデータメツセージがとだえたのを
確認すると、共通制御回路4の指示によりライ
ン制御回路2bを起動して、通信制御装置
CCU3へ、データ送信許可メツセージを送り、
通信制御装置CCU3からのデータメツセージの
受信待ちとなる。
通信制御装置CCU3において、共通制御回路
4によりデータ送信許可メツセージが、通信制
御装置CCU1より送られて来た事が認知される
と、共通制御回路4は、インタフエース制御回
路6に起動をかけ、端末T2からのデータをメ
モリ5に取込むとともに、ライン制御回路2に
送信起動をかける。ライン制御回路2は、前記
メモリ5より送信データを取り出し、回線1b
を経由して通信制御装置CCU1にデータメツセ
ージを送る。
通信制御装置CCU1において、受信したデー
タメツセージをライン制御回路2bよりメモリ
5に取込み、インタフエース制御回路6を経由
してデータ処理装置DPに転送する。
通信制御装置CCU1において、最終データを
受信終了すると、共通制御回路4の指示により
ライン制御回路2bは、受信データメツセージ
に対する応答メツセージを通信制御装置CCU3
に送る。更に、前記共通制御回路4は、インタ
フエース制御回路6を経由してデータ処理装置
DPに受信完了報告をする。
通信制御装置CCU1において、通信制御装置
CCU3との伝送が終了すると、保留していた通
信制御装置CCU2との伝送を再開するために、
共通制御回路4はライン制御回路2aを指示し
て、伝送再開要求メツセージを回線1aを経由
して通信制御装置CCU2に伝送する。
通信制御装置CCU2において、再開要求メツ
セージを受信すると、共通制御回路4の指示に
より、上記項で伝送を一時保留したデータ及
び後続するデータをメモリ5から取出し、ライ
ン制御回路2により回線1aを経由して通信制
御装置CCU1に前記両データからなるデータメ
ツセージを送る。
以上、この発明の装置構成例とこの通信制御装
置を用いた通信シーケンス例及びその時の通信制
御装置の動作について説明した。この説明では、
対向形回線の場合を示したが、環状形回線や多分
岐回線においても適用できる。
以上の様にこの発明に係わる通信制御装置で
は、通信の緊急度により優先度を設けることによ
り、通信中であつてもより優先度の高い送信要求
が発生すると、優先度の高い要求の処理を先行し
て行うことができるので、優先度の高い送信要求
に対する応答性の向上がはかれる。
【図面の簡単な説明】
第1図はこの発明の一実施例の構成を説明する
ための説明図、第2図は伝送フレームのフオーマ
ツトを説明する説明図、第3図はこの発明装置の
一構成例を説明するための説明図、第4図はこの
発明装置を用いた通信シーケンスの一例を説明す
るための説明図である。 図中、DPはデータ処理装置、CCU1,CCU2
CCU3等CCUは通信制御装置、T1,T2等Tは端
末装置、1a,1b等1は回線、2a,2b等2
はライン制御回路、3はプライオリテイ制御回
路、4は共通制御回路、5はメモリ、6はインタ
フエース制御回路である。なお、図中、同一ある
いは相当部分は同一符号を付して示している。

Claims (1)

    【特許請求の範囲】
  1. 1 データ処理装置と複数の端末装置間のデータ
    伝送を行う通信制御装置において、伝送メツセー
    ジにはアドレス等の識別コードと優先度を含むヘ
    ツダが付加されており、上記通信制御装置は、通
    常の伝送制御プログラムとともに優先伝送処理プ
    ログラムを収容する固定メモリと、上記伝送メツ
    セージのヘツダを捕捉して現在伝送中のメツセー
    ジの優先度と比較する手段と、上記データ処理装
    置あるいは端末装置からの送信要求の優先度と現
    在伝送中のメツセージの優先度とを比較する手段
    と、データ伝送を一時保留する手段と、保留して
    いたデータ伝送を再開する手段とを具備し、現在
    伝送中のメツセージの優先度より高いメツセージ
    の送信要求が発生した時には、低い優先度のデー
    タ伝送の一時保留を上記相手の端末装置あるいは
    データ処理装置に伝えてメツセージ伝送を中断さ
    せて高い優先度のメツセージの受信あるいは送信
    を先行し、これが終ると再び伝送を保留していた
    上記相手の端末装置あるいはデータ処理装置に伝
    送再開を指示するようにして、最も優先度の高い
    メツセージを優先して伝送することを特徴とする
    通信制御装置。
JP1226180A 1980-02-04 1980-02-04 Communication controller Granted JPS56110367A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1226180A JPS56110367A (en) 1980-02-04 1980-02-04 Communication controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1226180A JPS56110367A (en) 1980-02-04 1980-02-04 Communication controller

Publications (2)

Publication Number Publication Date
JPS56110367A JPS56110367A (en) 1981-09-01
JPS6147460B2 true JPS6147460B2 (ja) 1986-10-20

Family

ID=11800423

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1226180A Granted JPS56110367A (en) 1980-02-04 1980-02-04 Communication controller

Country Status (1)

Country Link
JP (1) JPS56110367A (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0690616B2 (ja) * 1984-08-31 1994-11-14 ヤマハ株式会社 電子楽器のデ−タ通信装置
JPS63226151A (ja) * 1986-10-15 1988-09-20 Fujitsu Ltd 多重パケット通信システム
US4914653A (en) * 1986-12-22 1990-04-03 American Telephone And Telegraph Company Inter-processor communication protocol
JPH01241660A (ja) * 1988-03-24 1989-09-26 Toshiba Corp プロセッサ間通信方式

Also Published As

Publication number Publication date
JPS56110367A (en) 1981-09-01

Similar Documents

Publication Publication Date Title
JPH0642221B2 (ja) 端末装置セション管理プロトコル
JPS6147460B2 (ja)
US5243594A (en) Method for transmitting message blocks between transmission lines of a telecommunication processor system assigned to one another in existing connections
JPH08214043A (ja) 通信装置
JPS61210740A (ja) ト−クンバス型ロ−カルネツトワ−クシステムにおける緊急通信制御方式
JPS6236940A (ja) 自動車内デ−タ通信装置
JPS58206259A (ja) 割り込み機能をもつ同報通信方式
JPH02164152A (ja) 通信制御装置
JP3586520B2 (ja) ディジタルメッセージ中継システム
KR930004100B1 (ko) 비동기 방식의 전이중 통신 프로토콜 구현방법
JPH07162441A (ja) 優先通信方式
JPH0687560B2 (ja) 情報一斉通知方式
JPS61292444A (ja) 通信制御方式
JPH02185145A (ja) 通信制御装置
JPH01248720A (ja) 情報処理装置
JPS60245329A (ja) 半二重通信制御方式
JPH01269339A (ja) パケット再送制御方式
JPH06188942A (ja) データ通信装置
JPH066408A (ja) 半二重通信制御方法
JPS62284545A (ja) フアクシミリ蓄積交換機
JPH02222248A (ja) 通信制御方式
JPH03250939A (ja) マルチポイント回線に於けるポーリング制御方式
JPS61158235A (ja) ホ−ムバスシステム用通信制御装置
JPH07105795B2 (ja) ポ−リング制御方式
JPH0246059A (ja) チェーニング機能をもつno7信号装置におけるビジー信号送出方式