JPS6146618A - パルス整形回路 - Google Patents
パルス整形回路Info
- Publication number
- JPS6146618A JPS6146618A JP16906384A JP16906384A JPS6146618A JP S6146618 A JPS6146618 A JP S6146618A JP 16906384 A JP16906384 A JP 16906384A JP 16906384 A JP16906384 A JP 16906384A JP S6146618 A JPS6146618 A JP S6146618A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- pulse
- level
- circuit
- temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はパルス整形回路に係り、入力パルスの直流電位
をレベルシフ1−シ、レベルシフトされたパルスをスイ
ッチングにより波形整形して取出すパルス整形回路に関
覆る。
をレベルシフ1−シ、レベルシフトされたパルスをスイ
ッチングにより波形整形して取出すパルス整形回路に関
覆る。
従来の技術
第3図は従来回路の一例の回路図を示す。同図において
、パルス源1の出力は直流バイアス2の電圧を重畳され
、端子3を介してトランジスタ4に供給されている。ト
ランジスタ4.抵抗5.定電流+11i19にて周知の
直流レベルシフト回路20が構成されており、ダイオー
ド’13.14、トランジスタ15、抵抗16にて周知
のスイッチング回路21が構成されている。ダイオード
13゜14はトランジスタ15の飽和防止用である。
、パルス源1の出力は直流バイアス2の電圧を重畳され
、端子3を介してトランジスタ4に供給されている。ト
ランジスタ4.抵抗5.定電流+11i19にて周知の
直流レベルシフト回路20が構成されており、ダイオー
ド’13.14、トランジスタ15、抵抗16にて周知
のスイッチング回路21が構成されている。ダイオード
13゜14はトランジスタ15の飽和防止用である。
ここで、パルス源1の振幅をVp、直流パイアス2の電
圧をVAとし、パルス源1のパルスのHレベル電圧V+
+、tの1−レベル電圧VLを、Vl−1=VA
(1)VL=VA−VP
(2)とする。なお、このパルスは負
極性パルスとする。
圧をVAとし、パルス源1のパルスのHレベル電圧V+
+、tの1−レベル電圧VLを、Vl−1=VA
(1)VL=VA−VP
(2)とする。なお、このパルスは負
極性パルスとする。
又、直流レベルシフト回路20にお【ノるトランジスタ
4は常時導通状態にあり、端子3に入来したパルスの振
幅をそのままにして直流レベルのみシフトして出力する
。トランジスタ4のベース・エミッタ間電圧をV e
E %定電流源19の電流値をIt、抵抗5の抵抗値を
R1とすると、レベルシフI−吊Vsは、 VS=VBE+TIRI Gとなる。
4は常時導通状態にあり、端子3に入来したパルスの振
幅をそのままにして直流レベルのみシフトして出力する
。トランジスタ4のベース・エミッタ間電圧をV e
E %定電流源19の電流値をIt、抵抗5の抵抗値を
R1とすると、レベルシフI−吊Vsは、 VS=VBE+TIRI Gとなる。
従って、直流レベルシフト回路20より取出されるパル
スのHレベル電圧VH′、そのLレベル電fEVt−’
は、 ■H′−Vト1−vs −VA−Vs E −It R+ (4)Vl−
’−VL −Vs −V−ト+’−Vp
(5)となる。
スのHレベル電圧VH′、そのLレベル電fEVt−’
は、 ■H′−Vト1−vs −VA−Vs E −It R+ (4)Vl−
’−VL −Vs −V−ト+’−Vp
(5)となる。
又、スイッチング回路21を動作させるためには、この
スレッシュホールドレベルをVTとすると、 VL ’ <VT <VH’ (6
)どなるようにレベルシフト量Vsを決定する必要があ
る。これにより、レベルシフト回路20の出力がVH’
(>VT)の時、ダイオード13゜14.1−ランジス
タ15が導通し、出力端子17の電位は略接地電位とな
り、又、レベルシフ1−回路20の出力がVl−’(<
VT)の時、ダイオード13,14、トランジスタ15
が遮断()、出力端子17は電源18の電位に雪しくな
る。
スレッシュホールドレベルをVTとすると、 VL ’ <VT <VH’ (6
)どなるようにレベルシフト量Vsを決定する必要があ
る。これにより、レベルシフト回路20の出力がVH’
(>VT)の時、ダイオード13゜14.1−ランジス
タ15が導通し、出力端子17の電位は略接地電位とな
り、又、レベルシフ1−回路20の出力がVl−’(<
VT)の時、ダイオード13,14、トランジスタ15
が遮断()、出力端子17は電源18の電位に雪しくな
る。
このようにして、出力端子17にり電源18の電位と接
地電位の間の電圧に相当する大振幅の整形されたパルス
出力が取出される。
地電位の間の電圧に相当する大振幅の整形されたパルス
出力が取出される。
発明が解決しにつとする問題点
前述の如く、直流レベルシフト回路20の1」レベル出
力VH’ は式(4)で表わされるが、これは直流電位
を表わしている。ここで、端子3に入来する信号の直流
バイアス電位VAがΔVだけ変動したとすると、直流レ
ベルシフ1へ回路20のHレベル出力VH’ も八Vだ
け変動することは明らかである。
力VH’ は式(4)で表わされるが、これは直流電位
を表わしている。ここで、端子3に入来する信号の直流
バイアス電位VAがΔVだけ変動したとすると、直流レ
ベルシフ1へ回路20のHレベル出力VH’ も八Vだ
け変動することは明らかである。
従って、変動ΔVが大きい場合、式(6)の関係が満足
されなくなり、スイッチング回路21が動作しなくなる
問題点があった。
されなくなり、スイッチング回路21が動作しなくなる
問題点があった。
又、式(4)よりVH′はトランジスタ4のベース・エ
ミッタ間電圧VBEの温度特性に依存していることがわ
かるが、一般に、トランジスタのベース・エミッタ間電
圧VBEは一21V/℃の温度特性を有していることが
知られており、従って、VH′は+2n+ V/℃の温
度特性を有することになる。
ミッタ間電圧VBEの温度特性に依存していることがわ
かるが、一般に、トランジスタのベース・エミッタ間電
圧VBEは一21V/℃の温度特性を有していることが
知られており、従って、VH′は+2n+ V/℃の温
度特性を有することになる。
一方、スイッチング回路21のスレッシュホールドレベ
ルVTは、ダイオード13のアノード・カソード間電圧
及び1ヘランジスタ15のベース・エミッタ間電圧を共
にVBEとすると、VT=2VBE
(7)である故、−4mV/℃の温度特性を有J
る。従って、パルスに対するスイッチング回路21の相
対的なスレッシュホールドレベルはVH’及びVTの温
度特性に依存し、+6mV/℃の温度特性を有すること
になる。
ルVTは、ダイオード13のアノード・カソード間電圧
及び1ヘランジスタ15のベース・エミッタ間電圧を共
にVBEとすると、VT=2VBE
(7)である故、−4mV/℃の温度特性を有J
る。従って、パルスに対するスイッチング回路21の相
対的なスレッシュホールドレベルはVH’及びVTの温
度特性に依存し、+6mV/℃の温度特性を有すること
になる。
いま、温度が±50℃変化した場合を考えると、相対的
スレッシュボールドレベルの温度変化は」=300mV
にもなり、レベルシフト回路20の出力パルス幅に変動
を生じる。第4図(A)の■はレベルシフト回路20の
出力パルス波形、■、■は夫々スイッチング回路21に
お(プる低温時及び高温時のスレッシュホールドレベル
であり、同図(B)のTV、Vは夫々スイッチング回路
21の低温時及び高温時の出力パルス波形である。
スレッシュボールドレベルの温度変化は」=300mV
にもなり、レベルシフト回路20の出力パルス幅に変動
を生じる。第4図(A)の■はレベルシフト回路20の
出力パルス波形、■、■は夫々スイッチング回路21に
お(プる低温時及び高温時のスレッシュホールドレベル
であり、同図(B)のTV、Vは夫々スイッチング回路
21の低温時及び高温時の出力パルス波形である。
第4図(A)、(B)より明らかな如く、スイッチング
回路21のスレッシュホールドレベルVTの温度変化に
より、スイッチング回路21の出力パルス幅が変化し、
動作が不安定になる問題点が−あった。
回路21のスレッシュホールドレベルVTの温度変化に
より、スイッチング回路21の出力パルス幅が変化し、
動作が不安定になる問題点が−あった。
本発明は、入力パルスの直流電位の変動や用い−〇−
られている素子の温度変化に影響されずに一定のパルス
幅の信号を取出し得るパルス整形回路を提供覆ることを
目的と覆る。
幅の信号を取出し得るパルス整形回路を提供覆ることを
目的と覆る。
問題点を解決するだめの手段
第1図中、定電流源7、トランジスタ4.8゜12、抵
抗5.6,10.ダイオード9.11は、入力パルスの
直流バイアス2の電位変動ど、用いられる各素子の温度
変化とによって変動する電流の大きさに応じた用入力パ
ルスの直流電位をレベルシフトする手段の一例である。
抗5.6,10.ダイオード9.11は、入力パルスの
直流バイアス2の電位変動ど、用いられる各素子の温度
変化とによって変動する電流の大きさに応じた用入力パ
ルスの直流電位をレベルシフトする手段の一例である。
作用
i〜ランジスタ8のベースに直流バイアス2の電位変化
が供給され、ダイオード9,11、抵抗10の直列接続
により直流バイアス2と定電流源7とによって決まる電
圧が電流に変換されて温度時↑1を付加され、トランジ
スタ12に供給される。
が供給され、ダイオード9,11、抵抗10の直列接続
により直流バイアス2と定電流源7とによって決まる電
圧が電流に変換されて温度時↑1を付加され、トランジ
スタ12に供給される。
ダイオード11ど1−ランジスタ12とはカレントミラ
ー回路を構成し、トランジスタ12には、定電流源7の
定電流及び直流バイアスの電圧変動による電流に対応し
ており、しかも各素子の温度変化の条イ1を加えられた
電流が流れ、直流バイアスの電位変動及び温度変化にに
るスイッチング回路のスレッシ]ホールドレベル変動の
影響がなくなるようにレベルシフ1〜する。
ー回路を構成し、トランジスタ12には、定電流源7の
定電流及び直流バイアスの電圧変動による電流に対応し
ており、しかも各素子の温度変化の条イ1を加えられた
電流が流れ、直流バイアスの電位変動及び温度変化にに
るスイッチング回路のスレッシ]ホールドレベル変動の
影響がなくなるようにレベルシフ1〜する。
実施例
第1図は本発明回路の第1実施例の回路図を示し、同図
中、第3図ど同一部分には同一番号を付してその説明を
省略する。同図において、パルス源1と直流バイアス2
どの接続点は抵抗6と定電流?1Iii7どの直列接続
に接続されている。トランジスタ8、ダイオード9、抵
抗10、ダイオード11の直列接続は電源18とアース
どの間に接続されており、トランジスタ8のベースは抵
抗6と定電流源7との接続点に接続されている。トラン
ジスタ12は抵抗5とアースとの間に接続されており、
トランジスタ12のベースは抵抗10どダイオード11
との接続点に接続されている。抵抗5.6,10.1〜
ランジスタ4,8.12、ダイオード9.11、定電流
源7にて直流レベルシフ1−回路22が構成されている
。その他の構成は第3図示の回路と同様である。
中、第3図ど同一部分には同一番号を付してその説明を
省略する。同図において、パルス源1と直流バイアス2
どの接続点は抵抗6と定電流?1Iii7どの直列接続
に接続されている。トランジスタ8、ダイオード9、抵
抗10、ダイオード11の直列接続は電源18とアース
どの間に接続されており、トランジスタ8のベースは抵
抗6と定電流源7との接続点に接続されている。トラン
ジスタ12は抵抗5とアースとの間に接続されており、
トランジスタ12のベースは抵抗10どダイオード11
との接続点に接続されている。抵抗5.6,10.1〜
ランジスタ4,8.12、ダイオード9.11、定電流
源7にて直流レベルシフ1−回路22が構成されている
。その他の構成は第3図示の回路と同様である。
直流バイアス2の電圧変動はトランジスタ8のベースに
供給され、トランジスタ8、ダイオード9.11、抵抗
10からなる回路において、直流 ′バイアス2及び定
電流源7によって決まる電圧が電流に変換される。更に
、ダイオード11とトランジスタ12とは周知のカレン
トミラー回路を構成し、ダイオード11及びトランジス
タ12に夫々流れる電流は等しい。なお、従来回路と同
様に、トランジスタ4,12は常時導通状態にある。
供給され、トランジスタ8、ダイオード9.11、抵抗
10からなる回路において、直流 ′バイアス2及び定
電流源7によって決まる電圧が電流に変換される。更に
、ダイオード11とトランジスタ12とは周知のカレン
トミラー回路を構成し、ダイオード11及びトランジス
タ12に夫々流れる電流は等しい。なお、従来回路と同
様に、トランジスタ4,12は常時導通状態にある。
これにより、トランジスタ12には、定電流源7の定電
流及び直流バイアス2の電圧変動による電流に対応して
おり、しかも抵抗6,10、トランジスタ8、ダイオー
ド9.11等の素子の温度変化の条件を加えられた電流
が流れ、実質的に制御用電流源として動作する。
流及び直流バイアス2の電圧変動による電流に対応して
おり、しかも抵抗6,10、トランジスタ8、ダイオー
ド9.11等の素子の温度変化の条件を加えられた電流
が流れ、実質的に制御用電流源として動作する。
次に、レベルシフト回路22のレベルシフト量の制御動
作について説明する。定電流源7の定電流を12、抵抗
6.10の抵抗値を夫々R2゜R3、トランジスタ8の
ベース・エミッタ間電圧、ダイオード9.10のアノー
ド・カソード間電圧を共にVBEとすると、トランジス
タ12の電流I3は、 13 = (VA /R3) −(R2/R3) T2
−(3VB E /R3) (8)となる。
作について説明する。定電流源7の定電流を12、抵抗
6.10の抵抗値を夫々R2゜R3、トランジスタ8の
ベース・エミッタ間電圧、ダイオード9.10のアノー
ド・カソード間電圧を共にVBEとすると、トランジス
タ12の電流I3は、 13 = (VA /R3) −(R2/R3) T2
−(3VB E /R3) (8)となる。
即ち、電流I3は直流バイアス2の電圧VAによる電流
、定電流源7の電流12、温度特性を有するトランジス
タ8のベース・エミッタ間電圧、ダイオード9,10の
アノード・カソード間電圧によって決定される電流が加
算されている。
、定電流源7の電流12、温度特性を有するトランジス
タ8のベース・エミッタ間電圧、ダイオード9,10の
アノード・カソード間電圧によって決定される電流が加
算されている。
従って、レベルシフトfA V sは、式(3と同様に
、Vs =Vo E 十I3 R1 −(R1/R3) VA −(RI R2/R3) 1
2 +(1−(3RI /R3) )VBE
(9)となる。ここで、(RI/R
3)−1となるように抵抗5.10の各抵抗値を選定す
ると、式(9)は、Vs =VA−R212−2V8
F −’−VA Vs =R2+2 +2VBF
(10)となる。故に、直流レベルジット回路22の1
ルベル出力電圧V+’及びLレベル出力電圧VL’は、 V H’ −V A V 5 −R212+2Vs E (11)VL’ −
V+−+’ −Vp =R2r 2 −1−2VB E −VP
(12)となる。
、Vs =Vo E 十I3 R1 −(R1/R3) VA −(RI R2/R3) 1
2 +(1−(3RI /R3) )VBE
(9)となる。ここで、(RI/R
3)−1となるように抵抗5.10の各抵抗値を選定す
ると、式(9)は、Vs =VA−R212−2V8
F −’−VA Vs =R2+2 +2VBF
(10)となる。故に、直流レベルジット回路22の1
ルベル出力電圧V+’及びLレベル出力電圧VL’は、 V H’ −V A V 5 −R212+2Vs E (11)VL’ −
V+−+’ −Vp =R2r 2 −1−2VB E −VP
(12)となる。
従って、直流レベルシフ]・回路22の出力信号は、式
(11) 、 (12>に示される如く、直流バイア
ス2の電圧VAの項がなく、主として定電流源7の電流
■2の項及び温度変動に左右される2VBEの項として
表わされる。
(11) 、 (12>に示される如く、直流バイア
ス2の電圧VAの項がなく、主として定電流源7の電流
■2の項及び温度変動に左右される2VBEの項として
表わされる。
更に、前述のように後続のスイッチング回路21を動作
させるためには、式(6)満足するR212を定めれば
よい。ここで、VH’、VL’ は式<11) 、
(12) J:り明らかな如<VBE2個分の温度特性
を有しており、弐のより明らかな如(、スイッチング回
路21のスレッシュホールドレベルVTの温石特性と一
致している。従って、VTが温度によって変化してもレ
ベルシフト回路22のu1力直流電位V1(′ はこれ
に追従して変化し、つまり、(11) 、 (12)
の2VBEの項がVTによって相殺され、これにより、
温度変動及び直流バイアス2の電圧変動があってもスイ
ッチング回路21の出力パルス幅は一定になる。
させるためには、式(6)満足するR212を定めれば
よい。ここで、VH’、VL’ は式<11) 、
(12) J:り明らかな如<VBE2個分の温度特性
を有しており、弐のより明らかな如(、スイッチング回
路21のスレッシュホールドレベルVTの温石特性と一
致している。従って、VTが温度によって変化してもレ
ベルシフト回路22のu1力直流電位V1(′ はこれ
に追従して変化し、つまり、(11) 、 (12)
の2VBEの項がVTによって相殺され、これにより、
温度変動及び直流バイアス2の電圧変動があってもスイ
ッチング回路21の出力パルス幅は一定になる。
第2図は本発明回路の第2実施例の回路図を示し、同図
中、第3図及び第1図と同一部分には同一番号を付して
その説明を省略する。同図において、抵抗R5はダイオ
ード13.トランジスタ12を介してアースされている
。つまり、トランジスタ12の]レクタはダイオード1
3のアノードでなくカソードに接続されている。その伯
の構成は第1図示のものと同様である。
中、第3図及び第1図と同一部分には同一番号を付して
その説明を省略する。同図において、抵抗R5はダイオ
ード13.トランジスタ12を介してアースされている
。つまり、トランジスタ12の]レクタはダイオード1
3のアノードでなくカソードに接続されている。その伯
の構成は第1図示のものと同様である。
上記第1実施例と同様にトランジスタ4.12は常時導
通状態にある故、ダイオード13には常時電流が流れる
。一方、1ヘランジスタ15が遮断時そのベース蓄積電
荷は1ヘランジスタ12を介して放電される故、[ヘラ
ンジスタ15のスイッチング速度を向」ニし1qる。
通状態にある故、ダイオード13には常時電流が流れる
。一方、1ヘランジスタ15が遮断時そのベース蓄積電
荷は1ヘランジスタ12を介して放電される故、[ヘラ
ンジスタ15のスイッチング速度を向」ニし1qる。
又、ダイオ“−ド13が図示の位置に接続されているた
め、これのアノード・カソード間電圧をVBEとすると
、レベルシフト回路22′のHレベル出力電圧V +−
+ ’及びLレベル出力電圧V L 1は、夫々前記式
(11) 、 (12)の場合よりもVIEだけ小さ
くなる。従って、 V+−+’ =R212+VB E (1
3)VL ’ −R2T2+Vs E −VP
(14)である。一方、スイッチング回路21′のスレ
ッシュホールドレベルVTは、トランジスタ15のベー
ス・エミッタ間電圧VBEのみ関係してくるので、 VT =Ve E (15)
となる。式(13> 、 <74) +’ (15)
より明らかな如く、第1実施例のものと同様に、式(1
3)。
め、これのアノード・カソード間電圧をVBEとすると
、レベルシフト回路22′のHレベル出力電圧V +−
+ ’及びLレベル出力電圧V L 1は、夫々前記式
(11) 、 (12)の場合よりもVIEだけ小さ
くなる。従って、 V+−+’ =R212+VB E (1
3)VL ’ −R2T2+Vs E −VP
(14)である。一方、スイッチング回路21′のスレ
ッシュホールドレベルVTは、トランジスタ15のベー
ス・エミッタ間電圧VBEのみ関係してくるので、 VT =Ve E (15)
となる。式(13> 、 <74) +’ (15)
より明らかな如く、第1実施例のものと同様に、式(1
3)。
(14)のVBEの項がVTによって相殺され、これに
より、温度変動及び直流バイアス2の電圧変動があって
もスイッチング回路21′の出力パルス幅は一定になる
。
より、温度変動及び直流バイアス2の電圧変動があって
もスイッチング回路21′の出力パルス幅は一定になる
。
なお、第1及び第2実施例とも、ダイオード9を第1図
及び第2図示の位置でなく、抵抗6と直列に接続しても
よい。
及び第2図示の位置でなく、抵抗6と直列に接続しても
よい。
発明の効果
本発明回路は、入力パルスの直流電位の変動と、用いら
れる素子の温度変化とによって変動する電流を流され、
この変動する電流の大ぎさに応じた最上記入力パルスの
直流電位をレベルシフトして取出す手段を設けたため、
直流バイアスの電位変動や温度変化によるスイッチング
回路のスレッシュホールドレベル変動の影響なく一定の
パルス幅の出力信号を取出し得る等の特長を右する。
れる素子の温度変化とによって変動する電流を流され、
この変動する電流の大ぎさに応じた最上記入力パルスの
直流電位をレベルシフトして取出す手段を設けたため、
直流バイアスの電位変動や温度変化によるスイッチング
回路のスレッシュホールドレベル変動の影響なく一定の
パルス幅の出力信号を取出し得る等の特長を右する。
第1図及び第2図は夫々本発明回路の第1及び第2実施
例の回路図′、第3図は従来回路の一例の回路図、第4
図は温度変化による出力パルス幅の変動を説明するため
の図である。 1・・・パルス源、2・・・直流バイアス、4.8゜1
2.15・・・トランジスタ、5.6.10・・・抵抗
、7・・・定電流源、9,11,13.14・・・ダイ
オード、17・・・出力端子、18・・・電源、21.
21’・・・スイッチング回路、22.22’ ・・・
直流レベルシフト回路。 特W[出願人 日本ビクター株式会社 第1図
例の回路図′、第3図は従来回路の一例の回路図、第4
図は温度変化による出力パルス幅の変動を説明するため
の図である。 1・・・パルス源、2・・・直流バイアス、4.8゜1
2.15・・・トランジスタ、5.6.10・・・抵抗
、7・・・定電流源、9,11,13.14・・・ダイ
オード、17・・・出力端子、18・・・電源、21.
21’・・・スイッチング回路、22.22’ ・・・
直流レベルシフト回路。 特W[出願人 日本ビクター株式会社 第1図
Claims (2)
- (1)入力パルスの直流電位をレベルシフトし、該レベ
ルシフトされたパルスをスイッチングにより波形整形し
て取出すパルス整形回路において、上記入力パルスの直
流電位の変動と、用いられる素子の温度変化とによつて
変動する電流を流され、該変動する電流の大きさに応じ
た量上記入力パルスの直流電位をレベルシフトして取出
す手段を設けてなることを特徴とするパルス整形回路。 - (2)該レベルシフトする手段は、電源とアースとの間
に該変動する電流を流される抵抗、ダイオード、トラン
ジスタによる直列接続を接続し、該レベルシフトされた
パルスをスイッチングする手段は、該ダイオードと該ト
ランジスタとの接続点にその入力を接続され、該ダイオ
ードと該抵抗との接続点にスイッチング用トランジスタ
の飽和防止用ダイオードを接続してなることを特徴とす
る特許請求の範囲第1項記載のパルス整形回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16906384A JPS6146618A (ja) | 1984-08-13 | 1984-08-13 | パルス整形回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16906384A JPS6146618A (ja) | 1984-08-13 | 1984-08-13 | パルス整形回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6146618A true JPS6146618A (ja) | 1986-03-06 |
Family
ID=15879649
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP16906384A Pending JPS6146618A (ja) | 1984-08-13 | 1984-08-13 | パルス整形回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6146618A (ja) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5635528A (en) * | 1979-08-31 | 1981-04-08 | Toshiba Corp | Pulse driving circuit |
-
1984
- 1984-08-13 JP JP16906384A patent/JPS6146618A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5635528A (en) * | 1979-08-31 | 1981-04-08 | Toshiba Corp | Pulse driving circuit |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5568045A (en) | Reference voltage generator of a band-gap regulator type used in CMOS transistor circuit | |
JPH0332026B2 (ja) | ||
JPS6053924B2 (ja) | リミツタ回路 | |
US5798663A (en) | Precision hysteresis generator | |
JPH042295A (ja) | 非対称信号生成回路 | |
JPS6146618A (ja) | パルス整形回路 | |
JP2911494B2 (ja) | 加速切換入力回路 | |
JP2809927B2 (ja) | 定電流源回路 | |
JPH077337A (ja) | 両極性電圧/電流変換回路 | |
US5349307A (en) | Constant current generation circuit of current mirror type having equal input and output currents | |
US4132907A (en) | Full wave rectifier circuit | |
KR0153055B1 (ko) | 히스테리시스를 제어할 수 있는 온도 보상된 비교기 회로 | |
KR0177997B1 (ko) | 히스테리시스의 크기를 제어할 수 있는 비교기 회로 | |
JPS58132816A (ja) | 電気回路 | |
JP2902277B2 (ja) | エミッタホロワ出力電流制限回路 | |
JPS60119106A (ja) | 定電圧回路 | |
JPH0799802B2 (ja) | レベルシフト回路 | |
JP2656858B2 (ja) | 定電圧発生装置 | |
JP2650390B2 (ja) | 比較装置 | |
JP3416225B2 (ja) | バイアス変換回路 | |
JPS601779B2 (ja) | パルス回路 | |
JP2772957B2 (ja) | レベル切り換え回路 | |
KR910004855Y1 (ko) | 지연 회로 | |
TW202129456A (zh) | 參考電壓電路 | |
KR940007078B1 (ko) | 개선된 선형성을 갖는 전압/전류(v/i) 콘버터 |