JPS6143480A - 電界効果トランジスタ - Google Patents
電界効果トランジスタInfo
- Publication number
- JPS6143480A JPS6143480A JP16487084A JP16487084A JPS6143480A JP S6143480 A JPS6143480 A JP S6143480A JP 16487084 A JP16487084 A JP 16487084A JP 16487084 A JP16487084 A JP 16487084A JP S6143480 A JPS6143480 A JP S6143480A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor layer
- electrode
- laminated
- electron affinity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 title claims description 13
- 239000004065 semiconductor Substances 0.000 claims abstract description 36
- 150000002500 ions Chemical class 0.000 claims abstract description 12
- 239000012535 impurity Substances 0.000 claims abstract description 9
- 230000005533 two-dimensional electron gas Effects 0.000 claims description 9
- 239000000758 substrate Substances 0.000 claims description 8
- 239000000969 carrier Substances 0.000 claims description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 21
- 238000005468 ion implantation Methods 0.000 abstract description 7
- 238000002513 implantation Methods 0.000 abstract description 6
- 238000000034 method Methods 0.000 abstract description 4
- 125000006850 spacer group Chemical group 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000003795 desorption Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000003574 free electron Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
Classifications
-
- H01L29/7781—
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
この発明は、二次元状態に分布す、る高移動度の、雷千
の流量を電界によって制御する霊界効果トランジスタに
関する。
の流量を電界によって制御する霊界効果トランジスタに
関する。
（従来の技術）
従来から、変調ドーピングを利用した高電子移動度トラ
ンジスタが提案されている。第２図（Ａｌはｇｊ３．に
る。
ンジスタが提案されている。第２図（Ａｌはｇｊ３．に
る。
この従来構造では、２１は半絶縁性ＧａＡｓ基板、２ｚ
は厚さが約１００ＯＡの不純物無添加（以下ア・／ドー
プと称する）のＧａＡｓ層、２３は約２００ＯＡの厚さ
のアンドープｋｌ ｏ、３ Ｇａ ｏ、７Ａｓ層、２小
はＳｌがｌ Ｘ ｌ’０１８ａｎ−”程度添加され厚さ
が約２００λのｎ＋−Ａ４ｏ、３Ｇａｏ、７Ａａ層、２
５は厚さが約４０ＯＡのアンドープＧａＡｓ層、２６は
このアンドープＧａＡｓ層２５中の、ｎ” −Ａ６ｏ、
３Ｃａｏ、７Ａｓ層ｚ４との接合界面に蓄積された二次
元電子ガス、′２７はＳｌをｌＸ１０ｃｍ 程度添加
した３００ Ｘ程度の厚さのｎ＋−ＧａＡｓ層、ｚ８は
同じ＜ Ｓｉを３ Ｘ １０１８ｃｘ−”程度添加した
ａｏｏ Ｘ程度の厚さのｎ＋−ＧａＡｓ層、ｚ９及び３
０はＡｕ Ｇｅの電極層からなるソース及びドレインの
オーミック電極、８１はこれラソース及びドレイン電極
２９及び３ｏの下側にｎ＋−ＡＪＯ１３ＧａＯ，？ Ａ
ｓ層ｚ４までにＡｕＧｅを拡散して得た１−領域、そし
て８ｚはＴ１電極層からなるゲート電極である。
は厚さが約１００ＯＡの不純物無添加（以下ア・／ドー
プと称する）のＧａＡｓ層、２３は約２００ＯＡの厚さ
のアンドープｋｌ ｏ、３ Ｇａ ｏ、７Ａｓ層、２小
はＳｌがｌ Ｘ ｌ’０１８ａｎ−”程度添加され厚さ
が約２００λのｎ＋−Ａ４ｏ、３Ｇａｏ、７Ａａ層、２
５は厚さが約４０ＯＡのアンドープＧａＡｓ層、２６は
このアンドープＧａＡｓ層２５中の、ｎ” −Ａ６ｏ、
３Ｃａｏ、７Ａｓ層ｚ４との接合界面に蓄積された二次
元電子ガス、′２７はＳｌをｌＸ１０ｃｍ 程度添加
した３００ Ｘ程度の厚さのｎ＋−ＧａＡｓ層、ｚ８は
同じ＜ Ｓｉを３ Ｘ １０１８ｃｘ−”程度添加した
ａｏｏ Ｘ程度の厚さのｎ＋−ＧａＡｓ層、ｚ９及び３
０はＡｕ Ｇｅの電極層からなるソース及びドレインの
オーミック電極、８１はこれラソース及びドレイン電極
２９及び３ｏの下側にｎ＋−ＡＪＯ１３ＧａＯ，？ Ａ
ｓ層ｚ４までにＡｕＧｅを拡散して得た１−領域、そし
て８ｚはＴ１電極層からなるゲート電極である。
第１図（Ｂｌは第１図（Ａｌに示した構造のエネルギー
バンド構造を示す線図で、第１図（ハに示した番号と同
一の番号で対応する構成成分を夫々示す。尚、図中、８
８はフエルミレベルヲ示ス。
バンド構造を示す線図で、第１図（ハに示した番号と同
一の番号で対応する構成成分を夫々示す。尚、図中、８
８はフエルミレベルヲ示ス。
この従来構造の電界効果トランジスタでは、ｎ” ｋ
ｌ ｏ、ａ Ｇａ ｏ、７Ａｓ層２小内の電子がアンド
ープＧａＡｓ層ｚ５内に拡散によって流出しそこに二次
元的に分布する自由電子ガスｚ６として蓄、漬し、この
二次元電子ガスｚ６を、ソース電極２９及びドレイン電
極３０間に印加した電圧でアンドープ層ｚ５＋ とｎ −Ａｌｏ、、Ｇａｏ、７Ａｓ層２４との界面に
平行な電界を掛けて、高＃動度な持った電子として伝導
さ。
ｌ ｏ、ａ Ｇａ ｏ、７Ａｓ層２小内の電子がアンド
ープＧａＡｓ層ｚ５内に拡散によって流出しそこに二次
元的に分布する自由電子ガスｚ６として蓄、漬し、この
二次元電子ガスｚ６を、ソース電極２９及びドレイン電
極３０間に印加した電圧でアンドープ層ｚ５＋ とｎ −Ａｌｏ、、Ｇａｏ、７Ａｓ層２４との界面に
平行な電界を掛けて、高＃動度な持った電子として伝導
さ。
せている。
（発明が解決しようとする問題点）
ところで、ｎ＋−ＧａＡｓ層２７はしきい値電圧を負の
側ヘシフトさせるためと、相互コンダクタンス９ｍを増
大させるために設けた層である。
側ヘシフトさせるためと、相互コンダクタンス９ｍを増
大させるために設けた層である。
しかしながら、このｎ −ＧａＡｓ層２７はエピタキ
シャル成長によって成長させる為、Ｓｉの添加量と膜厚
の再現性が乏しく、これがため、しきい値電圧の制御が
困難であるという欠点があった。
シャル成長によって成長させる為、Ｓｉの添加量と膜厚
の再現性が乏しく、これがため、しきい値電圧の制御が
困難であるという欠点があった。
この発明の目的は、しきい値電圧の制御性と再現性の優
れた高電子移動度電界効果トランジスタを提供するとと
ｋある。
れた高電子移動度電界効果トランジスタを提供するとと
ｋある。
（問題点を解決するだめの手段）
この発明の要点は、電極直下の表面に注入量（ドーズ量
）と注入深さの再現性に優れたイオン注入法によってｎ
タイプの薄い半導体層を設けた点にある。
）と注入深さの再現性に優れたイオン注入法によってｎ
タイプの薄い半導体層を設けた点にある。
従って、この発明の電界効果トランジスタによれば、基
板の上側に電子親和力が小さいドナー型゛不純物が添加
された第一半導体層と、この第一半導体層の上側に設け
られ、電子親和力が大きい不純物無添加の第二半導体ｊ
うと、この第二半導体層上に設けられ、電子親和力が大
きくドナーイオンがイオン注入された第三半導体層と、
この第三半導体層上に設けられたソース１「極、ドレイ
ン電極及びゲート電極とを具え、前述の第三半導体層の
ドナーイオンのドーズ量を空乏化が生ずる程度の母とし
、前述の第二半導体層に蓄積した二次元電子をｎチャン
ネルのキャリアとすることを特徴とするものである。
板の上側に電子親和力が小さいドナー型゛不純物が添加
された第一半導体層と、この第一半導体層の上側に設け
られ、電子親和力が大きい不純物無添加の第二半導体ｊ
うと、この第二半導体層上に設けられ、電子親和力が大
きくドナーイオンがイオン注入された第三半導体層と、
この第三半導体層上に設けられたソース１「極、ドレイ
ン電極及びゲート電極とを具え、前述の第三半導体層の
ドナーイオンのドーズ量を空乏化が生ずる程度の母とし
、前述の第二半導体層に蓄積した二次元電子をｎチャン
ネルのキャリアとすることを特徴とするものである。
（作用）
このような構造の電界効果トランジスタによれば、ゲー
ト電極直下の第三半導体層に対するドナーイオンをイオ
ン注入しているため、この注入イオンの注入量（ドーズ
量）と注入の深さの再現性が、従来の方法よりも、著し
く向上し、従って、しきい値電圧の精密な制御と均一性
、さらにはその再現性が著しく向上する。
ト電極直下の第三半導体層に対するドナーイオンをイオ
ン注入しているため、この注入イオンの注入量（ドーズ
量）と注入の深さの再現性が、従来の方法よりも、著し
く向上し、従って、しきい値電圧の精密な制御と均一性
、さらにはその再現性が著しく向上する。
又、この第三半導体層にはドナーイオンが注入゛されて
いるため、しきい値電圧を負の側へシフ゛ト！− の電界効果トランジスタを形成することが出来るため、
相互コンダクタンスｇｍが大きくなる。
いるため、しきい値電圧を負の側へシフ゛ト！− の電界効果トランジスタを形成することが出来るため、
相互コンダクタンスｇｍが大きくなる。
（実 施 例）
以下、図面を参照してこの発明の詳細な説明する。
第１図（Ａ）はこの発明の電界効果トランジスタの一実
施例を示す路線的断面図で、第１図（Ｂｌはそのエネル
ギーバンド構造を示す線図である。
施例を示す路線的断面図で、第１図（Ｂｌはそのエネル
ギーバンド構造を示す線図である。
第１図（Ａ）に示すように、ｌは基板で、例えば、半絶
縁性ＧａＡｓ基板とする。２は基板ｌ上に積層させたア
ンドープ層で、例えば、厚さが１００ＯＡ程度のアンド
ープＧａＡｓ層である。３はこのアンドープ層２上に積
層させたアンドープ層、例えば、厚さ約２００ＯＡのア
ンドニブＡＪ ｏ、３ Ｇａ ｏ、７ Ａｓ層である。
縁性ＧａＡｓ基板とする。２は基板ｌ上に積層させたア
ンドープ層で、例えば、厚さが１００ＯＡ程度のアンド
ープＧａＡｓ層である。３はこのアンドープ層２上に積
層させたアンドープ層、例えば、厚さ約２００ＯＡのア
ンドニブＡＪ ｏ、３ Ｇａ ｏ、７ Ａｓ層である。
壺はこのＡｌ Ｏ，３Ｇａｏ４１８層３上に積層され、
−子親和力が小さくドナー型の不純物が添加された°第
一半導体層（変調ドーピング層）で、この場合にはこの
層蛋をＳｌが１ＸｌＯｃＷＬ 程度添加された厚さ約２
００ Ｘ程度のｎ” −Ａ＃、、Ｇａｏ、７Ａｓ層とす
る。さらに、この層４上に積層された層はスペーサ層５
であって１、厚さが約１０ＯＡのアンドープＡｌ、３
Ｃａｏ、７ Ａｓ層からなっている。さらに、６はこの
スベーｆＮ５上に積層された、電子親和力の大きい第二
半導体層であって、この場合にはこの層６を厚さが約４
０ＯＡのアンドープＣａＡｓ層とする。
−子親和力が小さくドナー型の不純物が添加された°第
一半導体層（変調ドーピング層）で、この場合にはこの
層蛋をＳｌが１ＸｌＯｃＷＬ 程度添加された厚さ約２
００ Ｘ程度のｎ” −Ａ＃、、Ｇａｏ、７Ａｓ層とす
る。さらに、この層４上に積層された層はスペーサ層５
であって１、厚さが約１０ＯＡのアンドープＡｌ、３
Ｃａｏ、７ Ａｓ層からなっている。さらに、６はこの
スベーｆＮ５上に積層された、電子親和力の大きい第二
半導体層であって、この場合にはこの層６を厚さが約４
０ＯＡのアンドープＣａＡｓ層とする。
さらに、７は第二半導体層６であるアンドープＧａＡｓ
内の、第一半導体層Φの側、すなわち、スペーサ層５を
構成するアンドープｋｌ ｏｌ、３Ｇａ（１４Ａｓ層と
の接合界面に蓄積された二次元電子ガスである。
内の、第一半導体層Φの側、すなわち、スペーサ層５を
構成するアンドープｋｌ ｏｌ、３Ｇａ（１４Ａｓ層と
の接合界面に蓄積された二次元電子ガスである。
さらに、８はこの第二半導体層上に積層された、電子親
和力の大きい第三半導体層であって、この場合にはこの
層を８１イオンを１ＯＫｅＶで３ Ｘ １０１１ｃｍ”
−２前後注入した、厚さ約４００ Ｘのｎ＋−ＧａＡｓ
層とする。また、９及び１０は第三半導体層８を構成す
る？−ＧａＡｓ層上に設けられＡｕＣｅ電極層から成る
ソース及びドレイン電極であり、１１はこのｎ＋−Ｇａ
Ａｓ層８上に設けられ、Ｔ１電極層から・成るゲート電
極である。そして、１ｚはソース電極９及びドレイン電
極１０の下側に第二半導体層６を突き抜けるように設け
た高不純物９度領域、例えば、ＡｕＧｅを拡散させて設
けだｎ＋−領域でちる。又、１３は高不純物濃度領域、
例えば、ゲート電極１１をマスクとしてセルフアライメ
ントで８１イオンを６０ＫｅＶで１×１０ α だけ注
入しした各層に対応する層には同一番号を付して示す。
和力の大きい第三半導体層であって、この場合にはこの
層を８１イオンを１ＯＫｅＶで３ Ｘ １０１１ｃｍ”
−２前後注入した、厚さ約４００ Ｘのｎ＋−ＧａＡｓ
層とする。また、９及び１０は第三半導体層８を構成す
る？−ＧａＡｓ層上に設けられＡｕＣｅ電極層から成る
ソース及びドレイン電極であり、１１はこのｎ＋−Ｇａ
Ａｓ層８上に設けられ、Ｔ１電極層から・成るゲート電
極である。そして、１ｚはソース電極９及びドレイン電
極１０の下側に第二半導体層６を突き抜けるように設け
た高不純物９度領域、例えば、ＡｕＧｅを拡散させて設
けだｎ＋−領域でちる。又、１３は高不純物濃度領域、
例えば、ゲート電極１１をマスクとしてセルフアライメ
ントで８１イオンを６０ＫｅＶで１×１０ α だけ注
入しした各層に対応する層には同一番号を付して示す。
尚、１４はフェルミレベルを示す。この図からも理解出
来るように、変調ドーピング層であるｎ＋−ＡＪ、、Ｇ
ａ（、，７Ａｓ層Φ内の電子がアンドープＧａＡｓ層６
内に拡散されて、二次元電子ガス７として蓄積されてい
る。従って、この場合にも、従来と同様に、ソース及び
ドレイン電極９及び１０′間に電圧を印加してこの層６
の界面に平行な電界を掛けると、この二次元電子ガス７
は高移動度の°電子として伝導させる。
来るように、変調ドーピング層であるｎ＋−ＡＪ、、Ｇ
ａ（、，７Ａｓ層Φ内の電子がアンドープＧａＡｓ層６
内に拡散されて、二次元電子ガス７として蓄積されてい
る。従って、この場合にも、従来と同様に、ソース及び
ドレイン電極９及び１０′間に電圧を印加してこの層６
の界面に平行な電界を掛けると、この二次元電子ガス７
は高移動度の°電子として伝導させる。
上述した第三半導体層を形成しているｎ＋−ＧａＡｓ層
８はしきい値電圧を負の側ヘシフトさせるため及び相互
コンダクタンス、９ｍを増大させるために設けたもので
あって、しきい値電圧の再現性と重大な係わりをもって
いる。このｎｊ −ＧａＡｓ層８の形成はイオン注入量
と注入深さの再現性が著しく優れたイオン注入法によっ
て行う。
８はしきい値電圧を負の側ヘシフトさせるため及び相互
コンダクタンス、９ｍを増大させるために設けたもので
あって、しきい値電圧の再現性と重大な係わりをもって
いる。このｎｊ −ＧａＡｓ層８の形成はイオン注入量
と注入深さの再現性が著しく優れたイオン注入法によっ
て行う。
尚、この発明は上述した実施例にのみ限定されるもので
はない。例えば、アンドープ Ａ／ｌ’６４ Ｃａｏ４ Ａｓ層から成るスペーサ層６
はアンド−１゛、も必要な層ではないので省略しても良
い。
はない。例えば、アンドープ Ａ／ｌ’６４ Ｃａｏ４ Ａｓ層から成るスペーサ層６
はアンド−１゛、も必要な層ではないので省略しても良
い。
さらに、上述したＳ１ドープ゛のｎ＋−ＧａＡ、ｓ層１
３・１ はソース・ゲート間抵抗及びドレイン・ゲート
間抵抗を低減するために設けたものである。このイオン
注入用のドナーイオンとしてＳｌの代わりに・Ｓ 、
Ｓｅを用いることも出来る。
３・１ はソース・ゲート間抵抗及びドレイン・ゲート
間抵抗を低減するために設けたものである。このイオン
注入用のドナーイオンとしてＳｌの代わりに・Ｓ 、
Ｓｅを用いることも出来る。
さらに、上述したＧａＡｓ及びＡｌｏ、ａ Ｃａ ｏ、
７Ａｓ材料の組み合わせを、Ｉｎｏ、５３ Ｇｏ、４７
Ａｓ ／ ＩｎＰ 。
７Ａｓ材料の組み合わせを、Ｉｎｏ、５３ Ｇｏ、４７
Ａｓ ／ ＩｎＰ 。
Ｇａ Ｉｎ Ａｓ ／ Ａｌｇ 、４Ｂ Ｉ ｎ
ｏ 、５２ Ａｓ材料で置換して（１，４７０，５３ も良い。その場合、ＧａＡｓを１ｎＯ，５３ＧＯ，４７
ＡＳ又はＧａ Ｉ ｎ Ａｓに、ＡＪ Ｏ，３Ｇ
ａ ｏ、７ＡｓをＩｎＰ又は０．４７ ０．５３ Ａｄｏ、、、Ｉｎ。ｓ２ ＡＳにそれぞれ置換すれば良
い。
ｏ 、５２ Ａｓ材料で置換して（１，４７０，５３ も良い。その場合、ＧａＡｓを１ｎＯ，５３ＧＯ，４７
ＡＳ又はＧａ Ｉ ｎ Ａｓに、ＡＪ Ｏ，３Ｇ
ａ ｏ、７ＡｓをＩｎＰ又は０．４７ ０．５３ Ａｄｏ、、、Ｉｎ。ｓ２ ＡＳにそれぞれ置換すれば良
い。
（発明の効果）
上述した説明からも明らかなように、この発明の電界効
果トランジスタによれば、注入イオンのドーズ量を注入
の深さの再現性に非常に優れたイオン注入法によって、
ゲート直下の第三半導体層にイオン注入が行われている
ので、しきい値電圧の再現性及び制御性が従来よりも著
しく向上するという利点がある。 。
果トランジスタによれば、注入イオンのドーズ量を注入
の深さの再現性に非常に優れたイオン注入法によって、
ゲート直下の第三半導体層にイオン注入が行われている
ので、しきい値電圧の再現性及び制御性が従来よりも著
しく向上するという利点がある。 。
さらに、この第三半導体層へのドナーイオンの注入によ
り、しきい値電圧を負の側へシフトさせることが出来る
利点がある。
り、しきい値電圧を負の側へシフトさせることが出来る
利点がある。
さらに、二次元電子ガス層とゲート電極間の距離が短く
てもエンノ・ンスメントモードとデイブレツションモー
ドの電界効果トランジスタを作ることが出来るため、相
互コンダクタンス９ｍが太きくなるという利点がある。
てもエンノ・ンスメントモードとデイブレツションモー
ドの電界効果トランジスタを作ることが出来るため、相
互コンダクタンス９ｍが太きくなるという利点がある。
この発明の電界効果トランジスタはしきい値電圧の精密
な制（財）と均一性、再現性が要求される集積回路に利
用して好適である。
な制（財）と均一性、再現性が要求される集積回路に利
用して好適である。
第１図ｆＡ１及び（Ｂｌはこの発明の電界効果トランク
（Ａ′Ｉスタの実施例を示す路線断面図及びその
エネルギーバンド構造を示す線図、 第２図は従来の電界効果トランジスタを示す断面図であ
る。 ｌ・・・基板 ２，３・・・不純物無添加
層４・・・第一半導体層 ５・・・スペーサ層６・
・・第二半導体層 ７・・・二次元電子ガス８・・
・第三半導体１脅 ９・・・ソース電極第１図 ６： ′＄二ηテ；凋；イＡ６Δ１ ７： ＝；欠７ｒ１．ｔチ〃゛ス １： Ｖ二手１本層 ｑ゛ ソース舊１な ｌθ： ドしイン／を極
（Ａ′Ｉスタの実施例を示す路線断面図及びその
エネルギーバンド構造を示す線図、 第２図は従来の電界効果トランジスタを示す断面図であ
る。 ｌ・・・基板 ２，３・・・不純物無添加
層４・・・第一半導体層 ５・・・スペーサ層６・
・・第二半導体層 ７・・・二次元電子ガス８・・
・第三半導体１脅 ９・・・ソース電極第１図 ６： ′＄二ηテ；凋；イＡ６Δ１ ７： ＝；欠７ｒ１．ｔチ〃゛ス １： Ｖ二手１本層 ｑ゛ ソース舊１な ｌθ： ドしイン／を極
Claims (1)
- 【特許請求の範囲】 基板の上側に電子親和力が小さいドナー型不純物が添加
された第一半導体層と、 該第一半導体層の上側に設けられ、電子親和力が大きく
不純物無添加の第二半導体層と、 該第二半導体層上に設けられ、電子親和力が大きくドナ
ーイオンがイオン注入された第三半導体層と、 該第三半導体層上に設けられたソース電極、ドレイン電
極及びゲート電極とを具え、 前記第三半導体層のドナーイオンのドーズ量を空乏化が
生ずる程度の量とし、前記第二半導体層に蓄積した二次
元電子ガスをｎチャンネルのキャリアとすることを特徴
とする電界効果トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16487084A JPS6143480A (ja) | 1984-08-08 | 1984-08-08 | 電界効果トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16487084A JPS6143480A (ja) | 1984-08-08 | 1984-08-08 | 電界効果トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6143480A true JPS6143480A (ja) | 1986-03-03 |
Family
ID=15801487
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16487084A Pending JPS6143480A (ja) | 1984-08-08 | 1984-08-08 | 電界効果トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6143480A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04370288A (ja) * | 1991-06-17 | 1992-12-22 | Mitsubishi Heavy Ind Ltd | 抄紙機のツインワイヤフォーマの脱水装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5726472A (en) * | 1980-07-24 | 1982-02-12 | Fujitsu Ltd | Semiconductor device |
-
1984
- 1984-08-08 JP JP16487084A patent/JPS6143480A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5726472A (en) * | 1980-07-24 | 1982-02-12 | Fujitsu Ltd | Semiconductor device |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04370288A (ja) * | 1991-06-17 | 1992-12-22 | Mitsubishi Heavy Ind Ltd | 抄紙機のツインワイヤフォーマの脱水装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6143480A (ja) | 電界効果トランジスタ | |
| JPS5916427B2 (ja) | 接合型電界効果トランジスタ | |
| DE3854098T2 (de) | Feldeffekttransistor. | |
| JPS61176160A (ja) | 電界効果トランジスタ | |
| Ueno et al. | A high transconductance GaAs MESFET with reduced short channel effect characteristics | |
| JPS6123364A (ja) | 電界効果トランジスタ | |
| KR910006698B1 (ko) | 반도체 장치 | |
| JPS60263473A (ja) | 電界効果トランジスタ | |
| JPH01257372A (ja) | 絶縁ゲート型電界効果トランジスタ | |
| JP2911075B2 (ja) | 電界効果トランジスタ | |
| JPS61276269A (ja) | ヘテロ接合型電界効果トランジスタ | |
| JPS61222177A (ja) | シヨツトキゲ−ト電界効果トランジスタ及びその製造方法 | |
| JPH0131314B2 (ja) | ||
| JPH04233241A (ja) | 高耐圧電界効果トランジスタ | |
| JP3210533B2 (ja) | 電界効果トランジスタの製造方法 | |
| JPS6054479A (ja) | 電界効果トランジスタの製造方法 | |
| JPS60103678A (ja) | 半導体装置 | |
| JPS61222176A (ja) | シヨツトキゲ−ト電界効果トランジスタ及びその製造方法 | |
| JPS60234374A (ja) | 半導体装置の製造方法 | |
| JPS57177572A (en) | Field effect transistor and manufacture thereof | |
| JPH04111431A (ja) | 電解効果トランジスタの製造方法 | |
| JPS57211278A (en) | Semiconductor device | |
| JPS6050969A (ja) | 電界効果トランジスタ | |
| JPS62171165A (ja) | 電界効果トランジスタ | |
| JPH084141B2 (ja) | 電界効果トランジスタ |