JPS6141221A - 誘導負荷に電流をスイツチする回路配列 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、誘導性疑似抵抗を具える負荷を通して電流を
スイッチするための回路配列に関するもので、そこでは
導通状態と非導通状態に交互にスイッチされたその主要
電流通路によってスイッチング周波数において少くとも
１つの半導体スイッチが負荷を通して電流を周期的にス
イッチし、それは寄生容量を有し、かつそれに印加され
た電圧を制限するための電圧制限素子をそれに並列に接
続している。

ンカル（Ｓｏｋａｌ）とソカル（Ｓｏｋａｌ）による論
文、［クラス・イーー新しいクラスの高能率同調シング
ルエンド　スイッチング電力増幅器（Ｃ１ａｓｓ　　Ｅ
−ＡＮｅｗ　　Ｃ１ａｓｓ　　ｏｆ　　Ｈｉｑｈ　　Ｅ
ｆｆｉｃｉｅｎｃｙ　　Ｔ　ｕｎｅｄ　　Ｓ　１ｎｏｌ
ｅ　−Ｅ　ｎｄｅｄ　　Ｓ　ｗｉｔｃｈｉｎｇｐｏｙ６
ｒ　　Ａｍｐｌｉｆｉｅｒｓ　）　Ｊ　、アイ・トリプ
ルイー　ジャーナル　オブ　ソリッド　ステート　サー
キット（１，Ｅ、　Ｅ、　Ｅ、　Ｊｏｕｒｎａｌ　　ｏ
ｒ　　Ｓｏｌｉｄ　　５ｔａｔｅ　　Ｃ１ｒｃｕｉｔｓ
　）、巻５ｃ−ｉｏ、第３号、１９７５年６月、ｐ　、
１６８−１７６は、その様な回路配列を開示している。

この回路配列は、そのエミッタがアース電位に接続され
、そしてそのコレクタはチョークコイルを通して直流電
圧源の正端子に接続されているスイッチング・トランジ
スタを具えている。電圧制限素子として役立つ第１の容
量と第２の容量の直列接続、更にコイルと負荷抵抗はス
イッチング・トランジスタの主要電流通路を構成するト
ランジスタのコレクタ・エミッタ通路に並列に接続され
でいる。トランジスタはそのベース接続によって駆動器
に接続され、それによって導通状態と非導通状態に周期
的にスイッチされる。

更に特定すると、トランジスタが非導通状態にスイッチ
されると、電圧がそのコレクタ・エミッタ通路に生じ、
それは、トランジスタが導通状態から非導通状態に変化
し、トランジスタのコレクタで電流がＯに充分減衰して
しまうまでの時間間隔において低い値に保たれている。

第１の容量は、トランジスタが次の時間に非導通状態か
ら導通状態にスイッチされる場合、コレクタ・エミッタ
通路間に掛る電圧が再びＯにさがってしまう様に更に規
定されている。この様にして、トランジスタ中の損失は
避けられ、従って回路配列の効率は増大する。

トランジスタ中の電力損失を最小にするための冒頭の記
事で述べられた種類の回路配列に対する対応する規定は
、エバート（Ｅ　ｂｅｒｔ）とカジミエルスク（Ｋ　ａ
ｚｉｍｉｅｒｃｚｕｋ　）の論文、「クラス・−１’−
一高能率同調電力発振器（Ｃｌａｓｓ　　Ｅ−Ｈｉｇｈ
Ｅｆｆｉｃｉｅｎｃｙ　　Ｔｕｎｅｄ　　Ｐｏｗｅｒ　
　Ｑｓｃｉｌｌａｔｏｒ）」、アイ・トリプルイー　ジ
ャーナル　オブ　ソリッド・ステート　サーキット（１
，Ｅ、Ｅ、Ｅ。

Ｊｏｕｒｎａｌ　　ｏｆ　　３ｏｌｉｄ−８ｔａｔｅ　
　Ｃ１ｒｃｕｉｔｓ　）、巻Ｓ　Ｃ−１６、第２号、１
９８１年４月、ｐ　、６２−６５、特に第■節から既知
てせある。特にページ６２の式（３）と（９）から明ら
かであるが、第１の容量の値は、トランジスタ中で最小
の電力消費を得るために、スイッチング周波数に逆比例
する様に選ばれなくてはならない。従って、高いスイッ
チング周波数に対して、第１の容量の非常に小さい値が
選ばれなくてはならない。

トランジスタにおいて、また他の半導体スイッチにおい
て、寄生容量は一般に主要電流通路に並列に形成され、
その容量は、それに並列に接続されていると言う理由で
、第１の容量の値の選択に伴う高いスイッチング周波数
に対して特に考慮されねばならない。この場合、スイッ
チング周波数に上限値が存在し、そこでは、もし常に半
導体スイッチ中で損失を最小にする様な回路配列の割当
てが前提となっているなら、半導体スイッチの奇生容量
は第１の容量のみの作用を受けることになる。この制限
値以上のスイッチング周波数を更に増大させることにつ
いて、半導体スイッチ中で最小損失を持つ回路配列の動
作はもはや達成されない。

本発明は、冒頭の記事に述べられた種類の回路配列のた
めのその様な構成を提供することを目的としており、そ
れは、高電圧に耐える半導体スイッチの適用Ｊ５よびそ
の上限値を越えるスイッチング周波数において主要電流
通路に並列な大きな奇生容量を有する半導体スイッチの
適用に使用され得るものである。

本発明によると、この目的は、電圧制限素子がスイッチ
ング周波数において誘導性入力抵抗を有することで達成
されている。寄生容量と電圧制限素子の組み合せは、奇
生容量を減少する容量値を有し、そして半導体スイッチ
中の電力消費が最小になる様な態様で電圧制限素子の誘
導性抵抗を調整することによって固定される。従って、
領域をかなり拡大することが可能で、その領域では、ス
イッチング周波数の値は、スイッチング周波数の低い値
および（従って）高能率に比べて低く保たれた電力消費
で、高い周波数に固定される。従って、本発明による回
路配列の素子に対して、小さくて、軽くて、費用のかか
らない構成の選択が可能である。

ここで、米国特許第３，４９５，１８３号明細書は、電
界効果トランジスタを具える交番電流増幅器を開示して
いることに注目すべきである。これは、その主要電流通
路に並列に寄生容量を有し、そこでは、誘導素子と容量
を含む直列配列は主要電流通路に、そして（従って）寄
生容量に並列に接続されている。誘導素子は、交番電流
増幅器の動作周波数の自乗に逆比例して変化する透磁率
を有するフェライトコアを具え、そして関連する寄生容
量と共に共振回路を形成し、これは、動作周波数が変化
する所与の周波数範囲で常に共振状態に同調され、従っ
て常に抵抗性インピーダンスを構成する。この様にして
、それぞれの電界効果トランジスタの寄生容量の効果は
、増幅器のすべての動作周波数において充分除去されて
いる。

本発明の別の実施例によると、電圧制限素子は誘導素子
とキャパシタとの直列配列を具えている。

キャパシタは主として誘導素子を通しての直流的短絡を
防ぐのに役立っている。一方、電圧制限素子の入力抵抗
は主として誘導素子によって決定されている。

本発明の他の実施例によると、誘導素子は電流導体の切
片によって与えられている。その様な誘導素子は適当な
寸法の採用、例えば導線の長さによって簡単かつ正確に
割当られている。更に有用な実施例によると、その様な
導線はむしろストリップ状の被覆を有し、それは、例え
ば、回路配列のための残りの誘導接続と共に台（プラッ
トフォーム）上に形成され、そして共通に得られる。

発明を容易に実現するために、図面を引用し、実例によ
って、更に詳細に説明しよう。

第１図は、ソカルとソカルによる上記の論文から知られ
た回路配列の一般化を図式的に示している。この回路配
列において、半導体スイッチ１は２つの接続２と３の間
に形成された主要電流通路によって図式的に表され、そ
してスイッチＳによって導通状態とカットオフ状態にス
イッチされる。

スイッチＳは制御素子４を通して切換えられる。

奇生容量５がスイッチＳに並列に接続されている。

ソカルとソカルによる上記の論文において、半導体スイ
ッチ１はバイポーラｎｐｎ　）−ランジスタによって構
成されており、そのコレクタは２つの接続のうちの第１
のもの２によって構成され、そのエミッタは２つの接続
のうちの第２のもの３によって構成され、そしてそのベ
ースは制御端子４によって構成されている。導通状態と
非導通状態にスイッチするトランジスタの半導体層は、
スイッチＳを構成し、コレクタ・エミッタ容量は寄生容
量５を構成している。

第１図の回路配列において、第１接続２はチョークコイ
ル６を通して直流電圧源の正端子７に接続され、一方、
第２接続３はアース電位になっているアース接続に接続
されている。第１の容量９は電圧制限素子を形成し、誘
導負荷１０（ｔｌｉＪｉランプを具えている）は半導体
スイッチ１に並列に接続されている。負荷１０は誘導成
分とオーミック抵抗成分を具え、そして第２の容量１１
と直列に接続されている。その１つがアース接続８に接
続され、他の１つが半導体スイッチ１の制御端子４に接
続されている２入力端子１２を通して、回路配列は、半
導体スイッチ１を導通状態あるいは非導通状態に切換え
る制御電圧を受信゛する６ 第１図の回路配列を割り付ける場合、半導体スイッチ１
中の寄生容量の影響は次第に大きくなり、入力端子１２
を経由して供給された制御電圧の高いスイッチング周波
数において特にそうであり、そして第１の容量９の選択
において考慮されねばならない。第１の容量の値は、寄
生容量５の値とその和が半導体スイッチ１中の損失を最
小にするために選ばれるべき電圧制限素子の容量の値に
丁度対応する様に選ぶことができる。もし、スイッチン
グ周波数の上限値に到達すると、この値は奇生容量５の
値と等しくなり、第１の容量９は理論的にはそれが無く
ても済む様になろう。更にスイッチング周波数が増大す
ると、最小電力消費での回路配列の動作は、寄生容量５
の値のみが電圧制限素子に対して大き過ぎる容量値を示
すと言う理由によって、もはや可能でなくなる。

第２図は、本発明による実施例を示しており、第１図に
対応する部品は、第１図と同様な参照記号の指示と同様
な記述がなされている。電圧制限素子として第１図に用
いられている第１の容量９は、誘導索子２０とキャパシ
タ２１の直列配列によつて第２図の回路配列に置き換え
られている。これは、キャパシタ２１のインピーダンス
に対するスイッチング周波数において、誘導素子のイン
ピーダンスが優勢な様に割り付けられている。従って、
直流電圧源の正端子７とアース接続８との間の直流的短
絡を主として防ぐキャパシタ２１と、誘導素子２０は寄
生容量５と共に新しい電圧制限素子として作用する配列
を形成し、そして寄生容量５に対して減少された容量を
有している。

第２図の回路配列において、半導体スイッチ１はダイオ
ード２２と並列に接続され、ダイオード２２は半導体ス
イッチ１の第１接続２がアース接続８に対する負電位を
とることを妨げ、従ってそれは電圧ピークとオーバショ
ットパルスを消散する。

本発明による回路配列では、半導体スイッチ１はｎｐｎ
タイプかｐｎｐタイプのバイポーラ・トランジスタとし
て、電界効果トランジスタとして、サイリスタ素子ある
いは同様な態様として構成されよう。その様な半導体ス
イッチの組み合せ、例えばバイポーラ・トランジスタと
電界効果トランジスタの直列配列（８１ＭＯ８）は、ま
た半導体スイッチ１として使用されよう。これらのスイ
ッチの主要電流通路は接続２と３の間に毎回配列され、
一方、その制御電極（例えばベースあるいはゲート接続
）は制御端子４に接続される。例えば、バイポーラ・ト
ランジスタと電界効果トランジスタの直列配列の使用に
ついて、バイポーラ・トランジスタはそのコレクタによ
って第１接続２に接続され、そしてそのエミッタによっ
て電界効果トランジスタのドレイン接続に接続され、そ
のソース・コンタクトはアース接続８に接続されている
。

バイポーラ・トランジスタのベースはバイアス電圧キャ
パシタを通してアース接続８に接続され、一方、制御端
子４は電界効果トランジスタのゲート接続に接続される
。

（要約） 少くとも１つの半導体スイッチを具える誘導負荷を通し
て電流をスイッチする回路配列において、それは、導通
状態と非導通状態に交互にスイッチされるその主要電流
通路によってスイッチング周波数において負荷を通して
電流を周期的にスイッチし、それは寄生容量を有し、か
つそれに印加された電圧を制限するために電圧制限素子
をそれに並列に接続し、スイッチング周波数の増加は、
半導体スイッチ中で損失が最小な回路配列の同時動作に
よって達成され、電圧制限素子（２０，２１）がスイッ
チング周波数において誘導性入力抵抗を有する。

【図面の簡単な説明】

第１図は、従来技術による回路配列を示している。 第２図は、本発明による実施例を示している。 １・・・半導体スイッチ　２，３・・・接続４・・・制
御端子　　　　５・・・寄生容量６・・・チョークコイ
ル　７・・・正端子８・・・アース接続　　　９・・・
第１容量１０・・・誘導負荷　　　　１１・・・第２容
量１２・・・入力端子　　　　２０・・・誘導素子２１
・・・キャパシタ　　　２２・・・ダイオードＳ・・・
スイッチ

Claims (1)

1. 【特許請求の範囲】 １、少くとも１つの半導体スイッチが、導通状態と非導
   通状態に交互にスイッチされるその主要電流通路によっ
   てスイッチング周波数で負荷を通して電流を周期的にス
   イッチし、 寄生容量を有し、かつそれに印加された電 圧を制限するための電圧制限素子を並列に接続する、誘
   導性疑似抵抗を具える負荷を通して電流をスイッチする
   回路において、 電圧制限素子（２０、２１）がスイッチング周波数にお
   いて誘導性入力抵抗を有することを特徴とする回路配列
   。 ２、電圧制限素子（２０、２１）が誘導素子（２０）と
   キャパシタ（２１）の直列配列を具えることを特徴とす
   る特許請求の範囲第１項記載の回路配列。 ３、誘導素子（２０）が導線の切片を有することを特徴
   とする特許請求の範囲第１項記載の回路配列。