JPH06101930B2 - スイッチング電源装置 - Google Patents
スイッチング電源装置Info
- Publication number
- JPH06101930B2 JPH06101930B2 JP1234577A JP23457789A JPH06101930B2 JP H06101930 B2 JPH06101930 B2 JP H06101930B2 JP 1234577 A JP1234577 A JP 1234577A JP 23457789 A JP23457789 A JP 23457789A JP H06101930 B2 JPH06101930 B2 JP H06101930B2
- Authority
- JP
- Japan
- Prior art keywords
- switching
- current
- power supply
- reactor
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/04—Modifications for accelerating switching
- H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
- H03K17/0416—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the output circuit
- H03K17/04163—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the output circuit in field-effect transistor switches
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/01—Resonant DC/DC converters
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
- H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
- H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
- H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
- H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/33569—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements
- H02M3/33571—Half-bridge at primary side of an isolation transformer
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
- H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
- H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
- H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
- H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/33569—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements
- H02M3/33573—Full-bridge at primary side of an isolation transformer
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/505—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means
- H02M7/515—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only
- H02M7/523—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only with LC-resonance circuit in the main circuit
- H02M7/5233—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only with LC-resonance circuit in the main circuit the commutation elements being in a push-pull arrangement
- H02M7/5236—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only with LC-resonance circuit in the main circuit the commutation elements being in a push-pull arrangement in a series push-pull arrangement
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
- H03K17/0814—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the output circuit
- H03K17/08142—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the output circuit in field-effect transistor switches
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
- Inverter Devices (AREA)
- Power Conversion In General (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は、直接もしくは変成器を介して互いに係合した
複数個のスイッチ素子を直流電圧源に接続して交互にオ
ン・オフさせて直流電力もしくは所望周波数の交流電力
を取出す制御可能なスイッチング電源装置に関し、特
に、スイッチ素子の寄生容量によるサージ電流の発生を
防止するようにしたものである。
複数個のスイッチ素子を直流電圧源に接続して交互にオ
ン・オフさせて直流電力もしくは所望周波数の交流電力
を取出す制御可能なスイッチング電源装置に関し、特
に、スイッチ素子の寄生容量によるサージ電流の発生を
防止するようにしたものである。
（従来の技術） 一般に、この種のスイッチング電源装置は、小型で高効
率が得られるので、情報処理装置等の電源装置として従
来から広く用いられている。特に、この種の電源装置の
うちで電力容量が比較的大きい装置、あるいは、直流電
圧源から正弦波形の交流出力を得る交流電源装置等につ
いては、プッシュプル型、ブリッジ型等のように、対を
なして接続した複数個のスイッチ素子を交互に切替えて
交流出力の周波数や電力等を制御する可制御電源装置が
多く用いられている。
率が得られるので、情報処理装置等の電源装置として従
来から広く用いられている。特に、この種の電源装置の
うちで電力容量が比較的大きい装置、あるいは、直流電
圧源から正弦波形の交流出力を得る交流電源装置等につ
いては、プッシュプル型、ブリッジ型等のように、対を
なして接続した複数個のスイッチ素子を交互に切替えて
交流出力の周波数や電力等を制御する可制御電源装置が
多く用いられている。
しかして、従来のこの種スイッチング電源装置は、基本
的には概略第６図に示すように構成され、第７図
（ａ），（ｂ）に各部波形を示すように動作していた。
すなわち、第６図に示すように、直流電圧源の両端に一
対のスイッチ1,2を互いに直列にして接続し、スイッチ
1,2の相互接続点７と負荷６との間にはチョークコイル
３とコンデンサ４とからなるローパスフィルタを介挿し
てある。かかる概略構成のスイッチング電源装置の動作
時には、スイッチ１とスイッチ２とを交互にオン・オフ
させ、そのオン期間とオフ期間との時間比率を例えば第
７図（ａ）に示すように正弦波状に変化するように制御
すると、正弦波状にパルス幅変調した方形波電圧パルス
列が接続点７に発生する。この方形波電圧パルス列をチ
ョークコイル３およびコンデンサ４からなるローパスフ
ィルタに導いてスイッチング周波数成分を除去すると、
第７図（ｂ）に示すような正弦波状の交流出力電圧が得
られる。
的には概略第６図に示すように構成され、第７図
（ａ），（ｂ）に各部波形を示すように動作していた。
すなわち、第６図に示すように、直流電圧源の両端に一
対のスイッチ1,2を互いに直列にして接続し、スイッチ
1,2の相互接続点７と負荷６との間にはチョークコイル
３とコンデンサ４とからなるローパスフィルタを介挿し
てある。かかる概略構成のスイッチング電源装置の動作
時には、スイッチ１とスイッチ２とを交互にオン・オフ
させ、そのオン期間とオフ期間との時間比率を例えば第
７図（ａ）に示すように正弦波状に変化するように制御
すると、正弦波状にパルス幅変調した方形波電圧パルス
列が接続点７に発生する。この方形波電圧パルス列をチ
ョークコイル３およびコンデンサ４からなるローパスフ
ィルタに導いてスイッチング周波数成分を除去すると、
第７図（ｂ）に示すような正弦波状の交流出力電圧が得
られる。
（発明が解決しようとする課題） 上述のような構成により上述のように動作する従来のス
イッチング電源装置においては、スイッチ１および２が
正確に方形波状にオン・オフする理想的なスイッチ素子
からなり、それらのスイッチ素子を駆動してそのオン・
オフを制御する制御信号も正確な方形波信号であれば何
ら問題は生じないが、実際に用いるスイッチ素子につい
ては、そのスイッチ素子に固有の特性に起因してスイッ
チ切替えの際に問題が生ずる。
イッチング電源装置においては、スイッチ１および２が
正確に方形波状にオン・オフする理想的なスイッチ素子
からなり、それらのスイッチ素子を駆動してそのオン・
オフを制御する制御信号も正確な方形波信号であれば何
ら問題は生じないが、実際に用いるスイッチ素子につい
ては、そのスイッチ素子に固有の特性に起因してスイッ
チ切替えの際に問題が生ずる。
かかるスイッチ切替え時に生ずる問題を、第８図に示す
ように、スイッチ１および２として最も普遍的な金属酸
化物半導体電界効果トランジスタ（MOS−FET）を用いた
場合を例にとって以下に詳細に説明する。なお、第８図
示の構成は、スイッチ１および２をそれぞれMOS−FET1
および２とした他は、第１図示の構成と全く同一とす
る。
ように、スイッチ１および２として最も普遍的な金属酸
化物半導体電界効果トランジスタ（MOS−FET）を用いた
場合を例にとって以下に詳細に説明する。なお、第８図
示の構成は、スイッチ１および２をそれぞれMOS−FET1
および２とした他は、第１図示の構成と全く同一とす
る。
しかして、金属酸化物半導体電界効果トランジスタ（MO
S−FET）は、そのゲートに印加して駆動する制御信号が
理想的な方形波信号であれば、バイポーラトランジスタ
とは異なり、残留キャリアによる蓄積時間に基づくオフ
動作の遅れがないので、第８図示の構成におけるFET1と
FET2とが同時にオン状態となるはない。しかしながら、
実際には、MOS−FETのドレインとソースの間には数百pF
乃至数十nF程度の大きい静電容量が寄生しており、FET
スイッチ対のオン・オフ切替えの際には、この大きい寄
生容量に蓄えられた電荷をオフ動作に支障がないように
如何に処理するかが重大な問題となる。
S−FET）は、そのゲートに印加して駆動する制御信号が
理想的な方形波信号であれば、バイポーラトランジスタ
とは異なり、残留キャリアによる蓄積時間に基づくオフ
動作の遅れがないので、第８図示の構成におけるFET1と
FET2とが同時にオン状態となるはない。しかしながら、
実際には、MOS−FETのドレインとソースの間には数百pF
乃至数十nF程度の大きい静電容量が寄生しており、FET
スイッチ対のオン・オフ切替えの際には、この大きい寄
生容量に蓄えられた電荷をオフ動作に支障がないように
如何に処理するかが重大な問題となる。
すなわち、MOS−FETの等価回路は第９図に示すようにな
り、構造上からして、ゲート・ソース間、ドレイン・ソ
ース間およびドレイン・ゲート間にそれぞれの寄生容量
Cgs，CdsおよびCdgが存在し、またドレイン・ソース間
抵抗Rdsはゲート・ソース間電圧に応じて無限大に近い
値から零に近い値まで大幅に変化し、無限大に近い値が
オフ状態に対応し、零に近い値がオン状態に対応する。
さらに、ドレイン・ソース間には図示のように寄生ダイ
オードD0が存在する。かかる等価回路について上述した
オン・オフ切替え時に生ずる問題を眺めると、MOS−FET
におけるドレイン・ソース間の寄生容量Cdsに蓄えられ
た電荷がドレイン・ソース間の抵抗Rdsを介して充放電
されることに起因して、FETスイッチ対の切替え時にFET
スイッチに大きいサージ電流が流れる問題となる。例え
ば、第８図示の構成においてFET1がオン状態からオフ状
態に切替えられても、FET1およびFET2のそれぞれのドレ
イン・ソース間容量Cdsには電荷が残っているので、引
続いてFET2がオフ状態からオン状態に切替えられた時点
においては、FET2のドレイン・ソース間容量Cdsに残っ
ていた電荷がFET2の零に近いオン抵抗Rdsによって短絡
されると同時に、FET1のドレイン・ソース間容量Cdsに
直接電圧源５からの電荷がFET2のオン抵抗Rdsを介して
充電されるので、FET2のオン抵抗Rdsにいは大きいピー
クをなすサージ電流が流れることになり、また、これと
は逆に、FET2がオン状態からオフ状態に切替えられ、引
続いてFET1がオフ状態からオン状態に切替えられた時点
においても、上述と同様に、FET1のオン抵抗Rdsに大き
いピークをなすサージ電流が流れることになる。
り、構造上からして、ゲート・ソース間、ドレイン・ソ
ース間およびドレイン・ゲート間にそれぞれの寄生容量
Cgs，CdsおよびCdgが存在し、またドレイン・ソース間
抵抗Rdsはゲート・ソース間電圧に応じて無限大に近い
値から零に近い値まで大幅に変化し、無限大に近い値が
オフ状態に対応し、零に近い値がオン状態に対応する。
さらに、ドレイン・ソース間には図示のように寄生ダイ
オードD0が存在する。かかる等価回路について上述した
オン・オフ切替え時に生ずる問題を眺めると、MOS−FET
におけるドレイン・ソース間の寄生容量Cdsに蓄えられ
た電荷がドレイン・ソース間の抵抗Rdsを介して充放電
されることに起因して、FETスイッチ対の切替え時にFET
スイッチに大きいサージ電流が流れる問題となる。例え
ば、第８図示の構成においてFET1がオン状態からオフ状
態に切替えられても、FET1およびFET2のそれぞれのドレ
イン・ソース間容量Cdsには電荷が残っているので、引
続いてFET2がオフ状態からオン状態に切替えられた時点
においては、FET2のドレイン・ソース間容量Cdsに残っ
ていた電荷がFET2の零に近いオン抵抗Rdsによって短絡
されると同時に、FET1のドレイン・ソース間容量Cdsに
直接電圧源５からの電荷がFET2のオン抵抗Rdsを介して
充電されるので、FET2のオン抵抗Rdsにいは大きいピー
クをなすサージ電流が流れることになり、また、これと
は逆に、FET2がオン状態からオフ状態に切替えられ、引
続いてFET1がオフ状態からオン状態に切替えられた時点
においても、上述と同様に、FET1のオン抵抗Rdsに大き
いピークをなすサージ電流が流れることになる。
その結果、一対のスイッチ素子としてのFET1および２の
各ドレイン・ソース間容量に蓄えられた電荷は、それら
一対のスイッチ素子のオン・オフ反転の都度、各FETの
オン抵抗Rdsに流れるサージ電流となって熱に変換さ
れ、消費される。かかるサージ電流による電力の損失、
あるいは、スイッチ素子の発熱やノイズの発生等は、素
子切替えのスイッチング周波数の上昇に比例して増大す
る。したがって、かかるサージ電流の発生は、スイッチ
ング電源装置におけるスイッチ素子対切替え周波数の上
昇による高効率化を極めて困難にするばかりでなく、サ
ージ電流のピーク値が過大であれば、スイッチ素子が破
壊される危険性さえ伴うことになる。
各ドレイン・ソース間容量に蓄えられた電荷は、それら
一対のスイッチ素子のオン・オフ反転の都度、各FETの
オン抵抗Rdsに流れるサージ電流となって熱に変換さ
れ、消費される。かかるサージ電流による電力の損失、
あるいは、スイッチ素子の発熱やノイズの発生等は、素
子切替えのスイッチング周波数の上昇に比例して増大す
る。したがって、かかるサージ電流の発生は、スイッチ
ング電源装置におけるスイッチ素子対切替え周波数の上
昇による高効率化を極めて困難にするばかりでなく、サ
ージ電流のピーク値が過大であれば、スイッチ素子が破
壊される危険性さえ伴うことになる。
かかるスイッチ素子対切替え時のサージ電流発生の問題
に対し、従来のスイッチング電源装置においては、スイ
ッチ素子をかかるサージ電流の発生から保護するため
に、第10図（ａ）に示すように、FET1およびFET2の各ゲ
ートに数百オーム程度の抵抗値を有するゲート抵抗8a1
および8a2を直列に接続してゲート電圧の立上りを緩や
かにすることにより、各FET1,2がそれぞれオン状態に切
替わる際のドレイン・ソース間抵抗Rdsの抵抗値を徐々
に変化させて完全なオン状態に導き、サージ電流の発生
は止むを得ないとしてもそのピーク値を低い値に抑えた
り、また、第10図（ｂ）に示すように、各FET1,2に対し
てそれぞれ直列に可飽和磁心8b1および8b2を接続した
り、さらには、第10図（ｃ）に示すように、各FET1およ
びFET2にそれぞれ並列にして、例えば抵抗とコンデンサ
との直列接続からなるスナバ回路8c1および8c2等の電圧
・電流の急激な変化を抑える回路素子を接続してサージ
電流の発生を防止するようにしていた。
に対し、従来のスイッチング電源装置においては、スイ
ッチ素子をかかるサージ電流の発生から保護するため
に、第10図（ａ）に示すように、FET1およびFET2の各ゲ
ートに数百オーム程度の抵抗値を有するゲート抵抗8a1
および8a2を直列に接続してゲート電圧の立上りを緩や
かにすることにより、各FET1,2がそれぞれオン状態に切
替わる際のドレイン・ソース間抵抗Rdsの抵抗値を徐々
に変化させて完全なオン状態に導き、サージ電流の発生
は止むを得ないとしてもそのピーク値を低い値に抑えた
り、また、第10図（ｂ）に示すように、各FET1,2に対し
てそれぞれ直列に可飽和磁心8b1および8b2を接続した
り、さらには、第10図（ｃ）に示すように、各FET1およ
びFET2にそれぞれ並列にして、例えば抵抗とコンデンサ
との直列接続からなるスナバ回路8c1および8c2等の電圧
・電流の急激な変化を抑える回路素子を接続してサージ
電流の発生を防止するようにしていた。
しかしながら、上述したような従来の防止手段によって
はサージ電流の発生を完全には防止し得ず、したがっ
て、FETの寄生容量等に蓄えられた電荷が最終的にはFET
のドレイン・ソース間抵抗Rdsにおいて熱として消費さ
れることになるので、スイッチング電源装置におけるス
イッチ素子対切替えのスイッチング周波数の上昇に伴う
電力消費量の増大あるいは発熱量の増大等、スイッチ素
子対切替え時におけるサージ電流発生の防止がこの種の
スイッチング電源装置について解決すべき従来の重要課
題であった。
はサージ電流の発生を完全には防止し得ず、したがっ
て、FETの寄生容量等に蓄えられた電荷が最終的にはFET
のドレイン・ソース間抵抗Rdsにおいて熱として消費さ
れることになるので、スイッチング電源装置におけるス
イッチ素子対切替えのスイッチング周波数の上昇に伴う
電力消費量の増大あるいは発熱量の増大等、スイッチ素
子対切替え時におけるサージ電流発生の防止がこの種の
スイッチング電源装置について解決すべき従来の重要課
題であった。
（課題を解決するための手段） 本発明の目的は、上述した従来の課題を解決し、スイッ
チ素子の切替え時に、スイッチ素子やトランス等の寄生
容量に起因したサージ電流の発生を防止して高効率の小
型電源装置が得られるようにしたスイッチング電源装置
を提供することにある。
チ素子の切替え時に、スイッチ素子やトランス等の寄生
容量に起因したサージ電流の発生を防止して高効率の小
型電源装置が得られるようにしたスイッチング電源装置
を提供することにある。
すなわち、本発明スイッチング電源装置は、直接もしく
は変成器を介して互いに係合した少なくとも２個のスイ
ッチ素子を直流電圧源に接続して交互にオン・オフさせ
ることにり直流電力もしくは所望周波数の交流電力を取
出す制御可能なスイッチング電源装置において、前記互
いに係合したスイッチ素子に並列に少なくともリアクト
ルを接続してリアクトルに蓄えられたエネルギーにより
少なくとも前記スイッチ素子の寄生容量を当該スイッチ
素子のオフ期間に充放電することにより、前記寄生容量
に蓄えられた電荷の充放電による前記スイッチ素子のサ
ージ電流の発生を防止するようにしたことを特徴とする
ものである。
は変成器を介して互いに係合した少なくとも２個のスイ
ッチ素子を直流電圧源に接続して交互にオン・オフさせ
ることにり直流電力もしくは所望周波数の交流電力を取
出す制御可能なスイッチング電源装置において、前記互
いに係合したスイッチ素子に並列に少なくともリアクト
ルを接続してリアクトルに蓄えられたエネルギーにより
少なくとも前記スイッチ素子の寄生容量を当該スイッチ
素子のオフ期間に充放電することにより、前記寄生容量
に蓄えられた電荷の充放電による前記スイッチ素子のサ
ージ電流の発生を防止するようにしたことを特徴とする
ものである。
（作用） したがって、本発明によれば、スイッチ素子切替え時に
サージ電流が発生することのない高効率の小型スイッチ
ング電源装置を実現し、直流定電圧電源装置、インバー
タ装置、交流無停電電源装置、バッテリ充電装置、電動
機制御駆動装置等に適用することが可能となる。
サージ電流が発生することのない高効率の小型スイッチ
ング電源装置を実現し、直流定電圧電源装置、インバー
タ装置、交流無停電電源装置、バッテリ充電装置、電動
機制御駆動装置等に適用することが可能となる。
（実施例） 以下に図面を参照して実施例につき、本発明を詳細に説
明する。
明する。
第１図は、本発明のスイッチング電源装置の原理図であ
る。スイッチ素子１および２の具体例としてFET1,FET2
を用いた例を示す。出力電圧の制御は従来の装置と同
様、スイッチ１とスイッチ２を交互にオン・オフさせ、
その時比率を制御して行い、両スイッチが切替わる時、
両スイッチが同時オフになる期間（デッドタイム）をも
うける。本発明の装置と従来の装置との相違は第１図に
示すようにリアクトル９をスイッチ素子と並列に接続
し、前のサイクルの後半にリアクトルに電流として蓄え
られたエネルギーによりスイッチ素子が同時オフの期間
にスイッチ素子等の寄生容量等の電荷を充放電すること
でスイッチ素子の内部抵抗にスイッチ素子の寄生容量等
の電荷を充放電する電流が流れないようにた点にある。
同図のコンデンサ10は接続点７の電圧の直流分をカット
するためのものであり、コンデンサ10とリアクトル９の
共振周波数がスイッチ1,2のスイッチング周波数に比べ
て十分低くなるようにコンデンサ10の値を選ぶ。
る。スイッチ素子１および２の具体例としてFET1,FET2
を用いた例を示す。出力電圧の制御は従来の装置と同
様、スイッチ１とスイッチ２を交互にオン・オフさせ、
その時比率を制御して行い、両スイッチが切替わる時、
両スイッチが同時オフになる期間（デッドタイム）をも
うける。本発明の装置と従来の装置との相違は第１図に
示すようにリアクトル９をスイッチ素子と並列に接続
し、前のサイクルの後半にリアクトルに電流として蓄え
られたエネルギーによりスイッチ素子が同時オフの期間
にスイッチ素子等の寄生容量等の電荷を充放電すること
でスイッチ素子の内部抵抗にスイッチ素子の寄生容量等
の電荷を充放電する電流が流れないようにた点にある。
同図のコンデンサ10は接続点７の電圧の直流分をカット
するためのものであり、コンデンサ10とリアクトル９の
共振周波数がスイッチ1,2のスイッチング周波数に比べ
て十分低くなるようにコンデンサ10の値を選ぶ。
第１図において、まず、FET1がオン時、電源からFET1を
通してリアクトル９に電流が流れリアクトル９にエネル
ギーが蓄えられる。FET1がオフになるとリアクトル９に
流れる電流は急には変化しないので連続して電流が流れ
続け、この電流によりFET1およびFET2のドレイン・ソー
ス間容量Cds等が充電される。このため接続点７の電圧
はほぼ直線的に下降する。接続点７の電圧が零に達した
後、リアクトル９からの電流はFET2の寄生ダイオードD0
（第９図参照）を通して流れ続ける。コンデンサ10の両
端には電源５の電圧とスイッチングの時比率で定まる電
圧が発生しているためリアクトル９の電流はある一定の
傾きで減少し、やがて電流は反転してコンデンサ10から
FET2を通して流れる。この時コンデンサ10からFET2を通
して流れる電流はリアクトル９に蓄えられる。FET2がオ
フになった時、リアクトル９に蓄えられたエネルギーに
より、FET等の寄生容量等が充電され、接続点７の電圧
は上昇する。接続点７の電圧が電源電圧に達するとリア
クトル９の電流はFET1の寄生ダイオードD0を通って電源
に回生される。リアクトル９の電流は一定の傾きで増加
し、その値が零をこえると電源からFET1を通して流れ、
同様な動作を繰り返す。ここで、FET1からFET2へ、また
はFET2からFET1へオンの状態が切替わる時間、即ち接続
点７の電圧が切替わる期間、FETをオフにしておけば、F
ETのドレイン・ソース間の寄生容量等にはリアクトル９
に蓄えられたエネルギーにより充放電が行われるためス
イッチ切替えの際、FETのドレイン・ソース間抵抗Rdsに
よりFETの寄生容量等が充放電されることがない。次に
接続点７の電圧電流について詳しく述べる。第２図
（ａ）は、第１図の接続点７の電圧の原理波形を上段に
示し、接続点７を流れる電流の原理波形を無負荷時には
実線で、負荷時には点線で下段に姿勢、第２図（ｂ）お
よび（ｃ）は第１図示の基本構成および後に第４図に示
す構成における負荷電流Ioの変化に対する効率の変化の
実測結果をそれぞれ示しており、それぞれ95％程度およ
び85％程度の高効率が得られている。第１図において、
電源５の電圧をEi、スイッチのオン期間の時比率をＤと
すると、コンデンサ10の両端にはEi・Ｄで表される電圧
が生じる。スイッチ１またはスイッチ２のオン期間に比
べてスイッチが切替わるのに要する時間が十分短い場
合、リアクトル９のインダクタンスをＬ、出力電流をIo
とすれば、定常状態ではFET1がオンの時の電流の変化幅
とFET2がオンの時の電流の変化幅は等しくなるためFET1
またはFET2がオフになる時点でのリアクトル９の電流、
即ちリアクトル電流のピーク値ILは、次のように表され
る。
通してリアクトル９に電流が流れリアクトル９にエネル
ギーが蓄えられる。FET1がオフになるとリアクトル９に
流れる電流は急には変化しないので連続して電流が流れ
続け、この電流によりFET1およびFET2のドレイン・ソー
ス間容量Cds等が充電される。このため接続点７の電圧
はほぼ直線的に下降する。接続点７の電圧が零に達した
後、リアクトル９からの電流はFET2の寄生ダイオードD0
（第９図参照）を通して流れ続ける。コンデンサ10の両
端には電源５の電圧とスイッチングの時比率で定まる電
圧が発生しているためリアクトル９の電流はある一定の
傾きで減少し、やがて電流は反転してコンデンサ10から
FET2を通して流れる。この時コンデンサ10からFET2を通
して流れる電流はリアクトル９に蓄えられる。FET2がオ
フになった時、リアクトル９に蓄えられたエネルギーに
より、FET等の寄生容量等が充電され、接続点７の電圧
は上昇する。接続点７の電圧が電源電圧に達するとリア
クトル９の電流はFET1の寄生ダイオードD0を通って電源
に回生される。リアクトル９の電流は一定の傾きで増加
し、その値が零をこえると電源からFET1を通して流れ、
同様な動作を繰り返す。ここで、FET1からFET2へ、また
はFET2からFET1へオンの状態が切替わる時間、即ち接続
点７の電圧が切替わる期間、FETをオフにしておけば、F
ETのドレイン・ソース間の寄生容量等にはリアクトル９
に蓄えられたエネルギーにより充放電が行われるためス
イッチ切替えの際、FETのドレイン・ソース間抵抗Rdsに
よりFETの寄生容量等が充放電されることがない。次に
接続点７の電圧電流について詳しく述べる。第２図
（ａ）は、第１図の接続点７の電圧の原理波形を上段に
示し、接続点７を流れる電流の原理波形を無負荷時には
実線で、負荷時には点線で下段に姿勢、第２図（ｂ）お
よび（ｃ）は第１図示の基本構成および後に第４図に示
す構成における負荷電流Ioの変化に対する効率の変化の
実測結果をそれぞれ示しており、それぞれ95％程度およ
び85％程度の高効率が得られている。第１図において、
電源５の電圧をEi、スイッチのオン期間の時比率をＤと
すると、コンデンサ10の両端にはEi・Ｄで表される電圧
が生じる。スイッチ１またはスイッチ２のオン期間に比
べてスイッチが切替わるのに要する時間が十分短い場
合、リアクトル９のインダクタンスをＬ、出力電流をIo
とすれば、定常状態ではFET1がオンの時の電流の変化幅
とFET2がオンの時の電流の変化幅は等しくなるためFET1
またはFET2がオフになる時点でのリアクトル９の電流、
即ちリアクトル電流のピーク値ILは、次のように表され
る。
IL＝Ei（1-D）D/2fL また、接続点７に流れる電流ｉは、次の式で表される。
（FET1がオンの時） ｉ＝Ei（1-D）t/L-D（1-D）Ei/2・f/L＋Io （FET2がオンの時） ｉ＝Ei・Ｄ・t/L＋Ｄ（1-D）Ei/2・ｆ・Ｌ＋Io FET1またはFET2がオンからオフになるとリアクトル９に
蓄えられたエネルギーによりFET1,FET2等の寄生容量に
電荷が充電されて、接続点７の電圧が変化する。接続点
７から見たFET1,FET2のドレイン・ソース間の寄生容量
等の前容量をＣとし、リアクトル９の内部抵抗をr,FET
がオフにいなる時点でのリアクトル９の電流値をILとす
れば、スイッチがFET1からFET2へ切替わる時およびFET2
からFET1へ切替わる時の接続点７の電圧ｕおよび接続点
７を流れる電流ｉは次の式で表される。
蓄えられたエネルギーによりFET1,FET2等の寄生容量に
電荷が充電されて、接続点７の電圧が変化する。接続点
７から見たFET1,FET2のドレイン・ソース間の寄生容量
等の前容量をＣとし、リアクトル９の内部抵抗をr,FET
がオフにいなる時点でのリアクトル９の電流値をILとす
れば、スイッチがFET1からFET2へ切替わる時およびFET2
からFET1へ切替わる時の接続点７の電圧ｕおよび接続点
７を流れる電流ｉは次の式で表される。
FET1からFET2へオン状態が切替わる時 ｕ＝ε-at〔（Ei‐Ec＋rIL）cos ωｔ ＋｛ａ（Ei‐Ec＋rIL）‐（Io＋IL）/C｝・（1/
ω）sinωｔ〕 ＋（Ec‐rIL） …（１） ｉ＝ε-at〔（Io＋IL）cos ωｔ ＋｛（Ei‐Ec/L-a（Io‐IL）｝・（1/ω）sinω
ｔ〕 …（２） FET2からFET1へオン状態が切替わる時 ｕ＝ε-at〔（‐Ec＋rIL）cos ωｔ ＋｛ａ（‐Ec＋rIL）‐（‐Io＋IL）/C｝・（1/
ω）sinωｔ〕＋（Ec‐rIL） …（３） ｉ＝ε-at〔（‐Io＋IL）cosωｔ ＋｛‐Ec/L＋ａ（Io＋IL）｝・（1/ω）sinωｔ〕
…（４） ここでリアクトル９の内部抵抗ｒが十分小さく、LCの固
有周期に比べて接続点７の電圧が変化して次の状態に移
るまでの時間が十分に短い場合、式（１）〜（４）は、
次の式で近似される。
ω）sinωｔ〕 ＋（Ec‐rIL） …（１） ｉ＝ε-at〔（Io＋IL）cos ωｔ ＋｛（Ei‐Ec/L-a（Io‐IL）｝・（1/ω）sinω
ｔ〕 …（２） FET2からFET1へオン状態が切替わる時 ｕ＝ε-at〔（‐Ec＋rIL）cos ωｔ ＋｛ａ（‐Ec＋rIL）‐（‐Io＋IL）/C｝・（1/
ω）sinωｔ〕＋（Ec‐rIL） …（３） ｉ＝ε-at〔（‐Io＋IL）cosωｔ ＋｛‐Ec/L＋ａ（Io＋IL）｝・（1/ω）sinωｔ〕
…（４） ここでリアクトル９の内部抵抗ｒが十分小さく、LCの固
有周期に比べて接続点７の電圧が変化して次の状態に移
るまでの時間が十分に短い場合、式（１）〜（４）は、
次の式で近似される。
FET1からFET2へオン状態が切替わる時 ｕ＝Ei‐（Io＋IL）・t/C …（５） ｉ＝Io＋IL＋（Ei‐Ec）・t/L …（６） FET2からFET1へオン状態が切替わる時 ｕ＝（Io‐IL）・t/C …（７） ｉ＝（‐Io＋IL）‐Ec・t/L …（８） （５）〜（８）の近似式から接続点７の電圧は、ほぼ直
線的に変化することがわかる。また（７）式の電圧の傾
きが正になるための条件からリアクトル電流のピーク値
ILと負荷電流Ioの関係は、次の式を満足する必要があ
る。
線的に変化することがわかる。また（７）式の電圧の傾
きが正になるための条件からリアクトル電流のピーク値
ILと負荷電流Ioの関係は、次の式を満足する必要があ
る。
Io＜IL ＝Ei（1-D）D/2・ｆ・Ｌ また、接続点７の電圧が切替わる間、両FETは同時にオ
フでなければならないので、デッドタイム（両FETが同
時オフの期間）Tdは（７）式より次のように求められ
る。
フでなければならないので、デッドタイム（両FETが同
時オフの期間）Tdは（７）式より次のように求められ
る。
Td≧Ei・C/（Io‐IL） 以上の説明から、本発明によれば、スイッチ素子の切替
えに伴って両スイッチ素子の寄生容量をスイッチ素子の
内部抵抗で充放電することによって生じるサージ電流は
完全に防止できることがわかる。また必要なリアクトル
９の値、デッドタイムの値等は簡単な式により求められ
る。
えに伴って両スイッチ素子の寄生容量をスイッチ素子の
内部抵抗で充放電することによって生じるサージ電流は
完全に防止できることがわかる。また必要なリアクトル
９の値、デッドタイムの値等は簡単な式により求められ
る。
従来の技術ではスイッチ素子の切替えによって生じるサ
ージ電流から素子を保護するためおよびこのサージ電流
による電流電圧ノイズの発生を防止するために、FETの
ゲートに数百オーム程度のゲート抵抗を接続してゲート
電圧の立上がりを緩やかにしてFETがターンオンすると
きのFETのドレイン・ソース間抵抗を徐々に完全なオン
状態の値にすることで電流のピーク値を抑えたり、FET
と直列に可飽和磁心を接続したりまたは抵抗素子とコン
デンサを使用したスナバ回路等の電圧電流の急変をおさ
える素子を使用してサージの発生を防止していたが、こ
れらの方法ではサージを完全には防止できず、FETの寄
生容量等に蓄えられた電荷は最終的にはFETのドレイン
・ソース間のオン抵抗Rdsで消費されるためスイッチン
グ周波数の高周波化による電力消費の増加および発熱の
増加等の問題は解決できなかった。
ージ電流から素子を保護するためおよびこのサージ電流
による電流電圧ノイズの発生を防止するために、FETの
ゲートに数百オーム程度のゲート抵抗を接続してゲート
電圧の立上がりを緩やかにしてFETがターンオンすると
きのFETのドレイン・ソース間抵抗を徐々に完全なオン
状態の値にすることで電流のピーク値を抑えたり、FET
と直列に可飽和磁心を接続したりまたは抵抗素子とコン
デンサを使用したスナバ回路等の電圧電流の急変をおさ
える素子を使用してサージの発生を防止していたが、こ
れらの方法ではサージを完全には防止できず、FETの寄
生容量等に蓄えられた電荷は最終的にはFETのドレイン
・ソース間のオン抵抗Rdsで消費されるためスイッチン
グ周波数の高周波化による電力消費の増加および発熱の
増加等の問題は解決できなかった。
本発明によれば、スイッチ素子の切替えに伴って両スイ
ッチ素子の寄生容量をスイッチ素子の内部抵抗で充放電
することによって生じるサージ電流は完全に防止できる
ことがわかる。また必要なリアクトル９の値、デッドタ
イムの値等は簡単な式により求められる。
ッチ素子の寄生容量をスイッチ素子の内部抵抗で充放電
することによって生じるサージ電流は完全に防止できる
ことがわかる。また必要なリアクトル９の値、デッドタ
イムの値等は簡単な式により求められる。
以上、スイッチ素子1,2の具体例としてFETを例にとり本
発明の動作原理の説明を行ったが、バイポーラトランジ
スタ、GTO、サイリスタ等のスイッチ素子にも寄生容量
が存在するため同様な問題が存在し、本発明はこれらの
素子に対しても有効に適用できる。
発明の動作原理の説明を行ったが、バイポーラトランジ
スタ、GTO、サイリスタ等のスイッチ素子にも寄生容量
が存在するため同様な問題が存在し、本発明はこれらの
素子に対しても有効に適用できる。
このことから、本発明の電源装置によれば、従来の電源
装置に使用されていたサージ吸収素子を減らすことがで
きる。またスイッチング切替えに起因する電力消費が少
なくなるため、スイッチング周波数の高周波化が可能と
なり、平滑用のチョークコイル、コンデンサ等の素子を
小形軽量化できるとともに、出力電圧制御の応答性を高
速化して出力電圧の微細な制御を実現することが可能と
なる。
装置に使用されていたサージ吸収素子を減らすことがで
きる。またスイッチング切替えに起因する電力消費が少
なくなるため、スイッチング周波数の高周波化が可能と
なり、平滑用のチョークコイル、コンデンサ等の素子を
小形軽量化できるとともに、出力電圧制御の応答性を高
速化して出力電圧の微細な制御を実現することが可能と
なる。
つぎに、その他の実施例について説明する。
第３図は、本発明をフォワード形スイッチング電源に適
用した第２実施例の概略回路構成を示す。スイッチ素子
１と２は対をなしており、一方がオンのとき他方がオフ
になるように制御され、スイッチ素子１と11はほぼ同時
にオン・オフするように制御される。スイッチ素子1,1
と２が切替わる際、スイッチ素子1,11,2および変圧器T1
などの浮遊容量はリアクトル９に蓄えられたエネルギー
によって充放電される。
用した第２実施例の概略回路構成を示す。スイッチ素子
１と２は対をなしており、一方がオンのとき他方がオフ
になるように制御され、スイッチ素子１と11はほぼ同時
にオン・オフするように制御される。スイッチ素子1,1
と２が切替わる際、スイッチ素子1,11,2および変圧器T1
などの浮遊容量はリアクトル９に蓄えられたエネルギー
によって充放電される。
第４図は、本発明をインバータ回路で得られた交流電圧
を変圧器T2を通して二次側に接続したダイオードD2,D3
で整流し、直流出力電圧を得る回路に適用した第３実施
例の概略回路構成を示す。スイッチ素子１と２は対をな
しており、一方がオンのとき他方がオフになるように制
御される。コンデンサ12は直流分をカットするために使
用される。スイッチ切替えの際、スイッチ素子1,2およ
び変圧器T2などの浮遊容量はリアクトル９に蓄えられた
エネルギーによって充放電される。またダイオードD2,D
3の端子間容量をもリアクトル９に蓄えられたエネルギ
ーによって充放電されるためリカバリー電流（ダイオー
ドのスイッチ切替えの際発生する逆方向の電流）による
サージ電流が発生しない。
を変圧器T2を通して二次側に接続したダイオードD2,D3
で整流し、直流出力電圧を得る回路に適用した第３実施
例の概略回路構成を示す。スイッチ素子１と２は対をな
しており、一方がオンのとき他方がオフになるように制
御される。コンデンサ12は直流分をカットするために使
用される。スイッチ切替えの際、スイッチ素子1,2およ
び変圧器T2などの浮遊容量はリアクトル９に蓄えられた
エネルギーによって充放電される。またダイオードD2,D
3の端子間容量をもリアクトル９に蓄えられたエネルギ
ーによって充放電されるためリカバリー電流（ダイオー
ドのスイッチ切替えの際発生する逆方向の電流）による
サージ電流が発生しない。
第５図は、本発明をフルリッヂインバータ回路で得られ
た交流電圧を変圧器T3を通して二次側に接続したダイオ
ードD2,D3で整流し、直流の出力電圧を得る回路に適用
した第４実施例の概略回路構成を示す。スイッチ素子１
と２および13,14は対をなしており、一方がオンのとき
他方がオフになるように制御されるが、スイッチ素子1,
2と13,14のスイッチングの位相差を制御することによ
り、任意の直流電圧が得られる。この実施例の場合もス
イッチ素子、変圧器、ダイオード等の寄生容量はリアク
トル９および15の蓄えられたエネルギーによって充放電
されるため、スイッチングにともなうスイッチ素子内部
での電力損失は極めて小さくなる。以上に説明した本発
明の実施例において、スイッチ素子としては、具体的に
はバイポーラトランジスタ、MOS−FET、GTO、サイリス
タ、ダイオード等を使用する。
た交流電圧を変圧器T3を通して二次側に接続したダイオ
ードD2,D3で整流し、直流の出力電圧を得る回路に適用
した第４実施例の概略回路構成を示す。スイッチ素子１
と２および13,14は対をなしており、一方がオンのとき
他方がオフになるように制御されるが、スイッチ素子1,
2と13,14のスイッチングの位相差を制御することによ
り、任意の直流電圧が得られる。この実施例の場合もス
イッチ素子、変圧器、ダイオード等の寄生容量はリアク
トル９および15の蓄えられたエネルギーによって充放電
されるため、スイッチングにともなうスイッチ素子内部
での電力損失は極めて小さくなる。以上に説明した本発
明の実施例において、スイッチ素子としては、具体的に
はバイポーラトランジスタ、MOS−FET、GTO、サイリス
タ、ダイオード等を使用する。
しかして、以上に詳述した実施例においては、第１図示
の基本構成に用いるリアクトル９に、第２図（ａ）の下
段に無線で示すような無効電流ILが流れ、この無効電流
ILがスイッチ素子FET1およびFET2の内部を流れるため
に、回路内部の等価抵抗の損失およびスイッチ素子の導
通時損失が増大する。また、無損失、無ノイズの状態で
寄生容量の充放電を行ない得るようにするためには、リ
アクトル電流の振幅値ILmaxが、前述したとおりに、負
荷電流Ioより大きくなければならない。一方、第１図示
の基本構成におけるスイッチ素子FET1とFET2の接続点７
には負荷電流Ioとリアクトル電流ILとの和の電流、すな
わち、第２図（ａ）の下段に点線で示す電流が流れ、ス
イッチ素子FET1,FET2には最大負荷時に負荷電流Ioの２
倍のピーク電流が流れることになる。したがって、スイ
ッチ素子FET1,FET2とする半導体素子を選定する際に
は、電流容量の大きい素子を選定することが必要とな
り、このことは第１図示の基本構成によるスイッチング
電源装置の欠点ともなりかねない。また、リアクトル９
には、つねに、そのピーク値が負荷電流Ioより大きい無
効電流が流れるので、リアクトル９で発生する電力損失
を少なくするためにはリアクトル９の巻線の線経を太く
する必要があった。
の基本構成に用いるリアクトル９に、第２図（ａ）の下
段に無線で示すような無効電流ILが流れ、この無効電流
ILがスイッチ素子FET1およびFET2の内部を流れるため
に、回路内部の等価抵抗の損失およびスイッチ素子の導
通時損失が増大する。また、無損失、無ノイズの状態で
寄生容量の充放電を行ない得るようにするためには、リ
アクトル電流の振幅値ILmaxが、前述したとおりに、負
荷電流Ioより大きくなければならない。一方、第１図示
の基本構成におけるスイッチ素子FET1とFET2の接続点７
には負荷電流Ioとリアクトル電流ILとの和の電流、すな
わち、第２図（ａ）の下段に点線で示す電流が流れ、ス
イッチ素子FET1,FET2には最大負荷時に負荷電流Ioの２
倍のピーク電流が流れることになる。したがって、スイ
ッチ素子FET1,FET2とする半導体素子を選定する際に
は、電流容量の大きい素子を選定することが必要とな
り、このことは第１図示の基本構成によるスイッチング
電源装置の欠点ともなりかねない。また、リアクトル９
には、つねに、そのピーク値が負荷電流Ioより大きい無
効電流が流れるので、リアクトル９で発生する電力損失
を少なくするためにはリアクトル９の巻線の線経を太く
する必要があった。
第１図示の基本構成によりスイッチ素子にリアクトルを
並列に接続して寄生容量の充放電電流をそのリアクトル
に転流させるリアクトル転流型の本発明スイッチング電
源装置に生じ得る上述のような問題を解決するには、リ
アクトル９に可飽和磁心を備えて非線形特性を付与する
ことにより、無効電流を抑えながら、無損失、無ノイズ
の状態で寄生容量の充放電を行なわせ得るリアクトル転
流の利点を最大限に活かすようにする必要があり、さら
に、可飽和磁心を備えたリアクトルに負荷電流を流す巻
線を追加して負荷電流に応じたバイアスを印加するよう
にすれば、つねに転流に必要な最適の充放電電流が得ら
れるようにすることができる。
並列に接続して寄生容量の充放電電流をそのリアクトル
に転流させるリアクトル転流型の本発明スイッチング電
源装置に生じ得る上述のような問題を解決するには、リ
アクトル９に可飽和磁心を備えて非線形特性を付与する
ことにより、無効電流を抑えながら、無損失、無ノイズ
の状態で寄生容量の充放電を行なわせ得るリアクトル転
流の利点を最大限に活かすようにする必要があり、さら
に、可飽和磁心を備えたリアクトルに負荷電流を流す巻
線を追加して負荷電流に応じたバイアスを印加するよう
にすれば、つねに転流に必要な最適の充放電電流が得ら
れるようにすることができる。
かかる改良を施した本発明スイッチング電源装置の他の
基本構成を第11図に示す。図示の基本構成においては、
一方のスイッチ素子FET1がオン状態であれば、そのスイ
ッチ素子FET1のドレイン・ソース間の寄生容量に蓄えら
れている電圧は零であり、他方のスイッチ素子FET2のド
レイン・ソース間の寄生容量には電源電圧Eiが蓄えられ
ている。かかる状態で、一方のスイッチ素子FET1がオフ
になったときに、そのスイッチングの速度が速ければ、
そのスイッチ素子FET1のドレイン・ソース間寄生容量の
蓄積電荷はほぼ零の状態でスイッチングが行なわれる。
しかしながら、そのスイッチ素子FET1がオフになってか
ら直ちに他方のスイッチ素子FET2がオンになると、他方
のスイッチ素子FET2のドレイン・ソース間寄生容量には
電源電圧Eiが蓄えられているから、その蓄積電荷か放電
する放電電流と一方のスイッチ素子FET1のドレイン・ソ
ース間寄生容量を充電する充電電流と充放電電流がとも
に他方のスイッチ素子FET2内の導通時抵抗に流れる。し
たがって、急峻な大量のサージ電流が他方のスイッチ素
子FET2を生じ、そのための電力損失による熱およびノイ
ズが発生することになる。
基本構成を第11図に示す。図示の基本構成においては、
一方のスイッチ素子FET1がオン状態であれば、そのスイ
ッチ素子FET1のドレイン・ソース間の寄生容量に蓄えら
れている電圧は零であり、他方のスイッチ素子FET2のド
レイン・ソース間の寄生容量には電源電圧Eiが蓄えられ
ている。かかる状態で、一方のスイッチ素子FET1がオフ
になったときに、そのスイッチングの速度が速ければ、
そのスイッチ素子FET1のドレイン・ソース間寄生容量の
蓄積電荷はほぼ零の状態でスイッチングが行なわれる。
しかしながら、そのスイッチ素子FET1がオフになってか
ら直ちに他方のスイッチ素子FET2がオンになると、他方
のスイッチ素子FET2のドレイン・ソース間寄生容量には
電源電圧Eiが蓄えられているから、その蓄積電荷か放電
する放電電流と一方のスイッチ素子FET1のドレイン・ソ
ース間寄生容量を充電する充電電流と充放電電流がとも
に他方のスイッチ素子FET2内の導通時抵抗に流れる。し
たがって、急峻な大量のサージ電流が他方のスイッチ素
子FET2を生じ、そのための電力損失による熱およびノイ
ズが発生することになる。
これに対し、第11図示の基本構成においては、双方のス
イッチ素子FET1,FET2の接続点７に可飽和のリアクトル9
Sを接続し、一方のスイッチ素子FET1がオフ状態になる
少し前に磁心が飽和するようにしてあるので、第11図示
の基本構成における各部動作波形を示す第12図（ａ）〜
（ｄ）における同図（ｂ）に示すような波形のリアクト
ル電流が可飽和リアクトル9Sに流れることになる。すな
わち、可飽和リウクトル9Sが飽和している期間に、その
可飽和リアクトル9Sにはスイッチ素子FET1を介して直流
電圧源５から電流が供給されて蓄えられる。そのスイッ
チ素子FET1がオフになった後に適切な長さのデッドタイ
ム、すなわち、両スイッチ素子FET1,FET2がともにオフ
になっている期間を設けると、可飽和リアクトル9Sに流
れていた電流はそのまま流れ続けようとするので、この
電流のピーク電流によって、スイッチ素子FET2のドレイ
ン・ソース間寄生容量の蓄積電荷が放電されるととも
に、スイッチ素子FET1のドレイン・ソース間寄生容量が
充電される。その結果、スイッチ素子FET2の両端電圧は
ある勾配で降下して行くが、その両端電圧が零に達した
時点で他方のスイッチ素子FET2がオンになるようにすれ
ば、スイッチ素子FET2のドレイン・ソース間寄生容量が
電圧零の状態のときにスイッチングが行なわれることに
なる。これとは逆に、スイッチ素子FET2からFET1へオン
状態がスイッチングされるときにも、上述と同様に適切
な長さのデッドタイムを設けておけば、上述と同様の零
電圧スイッチングが行なわれることになり、しかも、リ
アクトル9Sに流れるのは無効電流であるから、寄生容量
の充放電のために流れる電流が全く電力損失とはならな
いことになる。また、スイッチ素子RET1,FET2の両端間
電圧の変化の際の勾配が両端間寄生容器量とリアクトル
電流のピーク値ILmaxと負荷電流Ioとによって決まるの
で、それぞれの値を適切に選定すれば、急激な電流、電
圧の変化、すなわち、サージ電流、電圧による電力損失
およびノイズの発生を防止することができる。
イッチ素子FET1,FET2の接続点７に可飽和のリアクトル9
Sを接続し、一方のスイッチ素子FET1がオフ状態になる
少し前に磁心が飽和するようにしてあるので、第11図示
の基本構成における各部動作波形を示す第12図（ａ）〜
（ｄ）における同図（ｂ）に示すような波形のリアクト
ル電流が可飽和リアクトル9Sに流れることになる。すな
わち、可飽和リウクトル9Sが飽和している期間に、その
可飽和リアクトル9Sにはスイッチ素子FET1を介して直流
電圧源５から電流が供給されて蓄えられる。そのスイッ
チ素子FET1がオフになった後に適切な長さのデッドタイ
ム、すなわち、両スイッチ素子FET1,FET2がともにオフ
になっている期間を設けると、可飽和リアクトル9Sに流
れていた電流はそのまま流れ続けようとするので、この
電流のピーク電流によって、スイッチ素子FET2のドレイ
ン・ソース間寄生容量の蓄積電荷が放電されるととも
に、スイッチ素子FET1のドレイン・ソース間寄生容量が
充電される。その結果、スイッチ素子FET2の両端電圧は
ある勾配で降下して行くが、その両端電圧が零に達した
時点で他方のスイッチ素子FET2がオンになるようにすれ
ば、スイッチ素子FET2のドレイン・ソース間寄生容量が
電圧零の状態のときにスイッチングが行なわれることに
なる。これとは逆に、スイッチ素子FET2からFET1へオン
状態がスイッチングされるときにも、上述と同様に適切
な長さのデッドタイムを設けておけば、上述と同様の零
電圧スイッチングが行なわれることになり、しかも、リ
アクトル9Sに流れるのは無効電流であるから、寄生容量
の充放電のために流れる電流が全く電力損失とはならな
いことになる。また、スイッチ素子RET1,FET2の両端間
電圧の変化の際の勾配が両端間寄生容器量とリアクトル
電流のピーク値ILmaxと負荷電流Ioとによって決まるの
で、それぞれの値を適切に選定すれば、急激な電流、電
圧の変化、すなわち、サージ電流、電圧による電力損失
およびノイズの発生を防止することができる。
しかして、スイッチ素子両端間寄生容量を充放電する電
流は、スイッチ素子FET1からFET2へオン状態が切換わる
場合にはリアクトル電流ILと負荷電流Ioとの和となり、
また、スイッチ素子FET2からFET1へオン状態が切換わる
場合にはリアクトル電流ILと負荷電流Ioとの差となる。
流は、スイッチ素子FET1からFET2へオン状態が切換わる
場合にはリアクトル電流ILと負荷電流Ioとの和となり、
また、スイッチ素子FET2からFET1へオン状態が切換わる
場合にはリアクトル電流ILと負荷電流Ioとの差となる。
したがって、双方の場合に転流リアクトル9Sに流れるリ
アクトル電流ILのピーク値が同じであれば、スイッチ素
子FET1からFET2へオン状態が切換わる場合にはスイッチ
素子両端間電圧変化の勾配が急峻となり、スイッチ素子
FET2からFET1へオン状態が切換わる場合にはスイッチ素
子両端間電圧変化の勾配が緩やかとなり、その結果、リ
アクトル電流のピーク値ILmaxより負荷電流Ioが大きく
なると、リアクトル9Sによる転流が行なわれなくなる。
アクトル電流ILのピーク値が同じであれば、スイッチ素
子FET1からFET2へオン状態が切換わる場合にはスイッチ
素子両端間電圧変化の勾配が急峻となり、スイッチ素子
FET2からFET1へオン状態が切換わる場合にはスイッチ素
子両端間電圧変化の勾配が緩やかとなり、その結果、リ
アクトル電流のピーク値ILmaxより負荷電流Ioが大きく
なると、リアクトル9Sによる転流が行なわれなくなる。
しかしながら、上述した問題は、可飽和リアクトル9Sの
磁心に別の巻線を追加して施し、その追加の巻線に負荷
電流Ioを流し、可飽和磁心に負荷電流Ioによるバイアス
を付与することによって解決することができる。可飽和
リアクトル9Sの磁心にかかるバイアスを付与するように
した本発明スイッチング電源装置の構成例を第13図に示
し、その構成例におけるリアクトル電流ILおよび両スイ
ッチ素子間接続点７に流れる電流の波形を第12図（ｃ）
および（ｄ）にそれぞれ示す。図示の構成によって可飽
和リアクトル9Sの磁心に負荷電流によるバイアスを付与
すると、図示の電流波形のようにリアクトル電流ILの正
のピーク値が減少するとともに負のピーク値が増大す
る。その結果、適切な大きさのバイアスを可飽和磁心に
付与することにより、負荷電流Ioの増大によってスイッ
チ素子に流れる電流のピーク値が過大になるのを防止し
得るとともに、転流に必要な寄生容量充放電電流が不足
するのを防止し得ることになる。また、スイッチ素子両
端間電圧が切換わる時点において両スイッチ素子間接続
点７に流れる電流が一定になるので、両端間電圧切換わ
りの際の電圧変化の勾配がつねに一定となり、急峻な電
圧変化に起因するノズルの発生を防止し得ることにな
る。
磁心に別の巻線を追加して施し、その追加の巻線に負荷
電流Ioを流し、可飽和磁心に負荷電流Ioによるバイアス
を付与することによって解決することができる。可飽和
リアクトル9Sの磁心にかかるバイアスを付与するように
した本発明スイッチング電源装置の構成例を第13図に示
し、その構成例におけるリアクトル電流ILおよび両スイ
ッチ素子間接続点７に流れる電流の波形を第12図（ｃ）
および（ｄ）にそれぞれ示す。図示の構成によって可飽
和リアクトル9Sの磁心に負荷電流によるバイアスを付与
すると、図示の電流波形のようにリアクトル電流ILの正
のピーク値が減少するとともに負のピーク値が増大す
る。その結果、適切な大きさのバイアスを可飽和磁心に
付与することにより、負荷電流Ioの増大によってスイッ
チ素子に流れる電流のピーク値が過大になるのを防止し
得るとともに、転流に必要な寄生容量充放電電流が不足
するのを防止し得ることになる。また、スイッチ素子両
端間電圧が切換わる時点において両スイッチ素子間接続
点７に流れる電流が一定になるので、両端間電圧切換わ
りの際の電圧変化の勾配がつねに一定となり、急峻な電
圧変化に起因するノズルの発生を防止し得ることにな
る。
以上に説明したように、本発明によるリアクトル転流型
のスイッチング電源装置においては、転流用リアクトル
に可飽和磁心を備えて可飽和リアクトルを構成すれば、
つねに無損失、無ノイズの状態でスイッチ素子両端間寄
生容量の充放電を行なうための条件が満たされ、かかる
可飽和磁心を備えていない空心の線形リアクトル９を用
いたときに生ずるおそれのある無効電流による電力損失
の発生を防止することが可能となる。
のスイッチング電源装置においては、転流用リアクトル
に可飽和磁心を備えて可飽和リアクトルを構成すれば、
つねに無損失、無ノイズの状態でスイッチ素子両端間寄
生容量の充放電を行なうための条件が満たされ、かかる
可飽和磁心を備えていない空心の線形リアクトル９を用
いたときに生ずるおそれのある無効電流による電力損失
の発生を防止することが可能となる。
第１図示の基本構成に変更を加えた第11図示の他の基本
構成について上述した本発明スイッチング電源装置改良
の原理は、２個のスイッチ素子を交互にオン・オフして
制御する種類のスイッチング電源装置一般、したがっ
て、第１図示の基本構成に基づいた第３図乃至第５図に
つき前述した本発明の各実施例についても同様の変更を
施して同様の改良効果を収めることができる。例えば、
バックブースト型電源に上述した改良原理を適用した本
発明スイッチング電源装置の構成例を第14図に示し、第
３図示のフォワード型電源に上述の改良原理を適用した
本発明スイッチング電源装置の構成例を第15図に示し、
第４図示のインバータ整流直流電源に上述の改良原理を
適用した本発明スイッチング電源装置の構成例を第16図
に示し、第５図示のフルブリッジ型電源に上述した改良
原理を適用した本発明スイッチング電源装置の構成例を
第17図に示すが、各種ブリッジ型電源等のこの種スイッ
チング電源装置一般に広く適用して同様の改良効果を挙
げることができる。
構成について上述した本発明スイッチング電源装置改良
の原理は、２個のスイッチ素子を交互にオン・オフして
制御する種類のスイッチング電源装置一般、したがっ
て、第１図示の基本構成に基づいた第３図乃至第５図に
つき前述した本発明の各実施例についても同様の変更を
施して同様の改良効果を収めることができる。例えば、
バックブースト型電源に上述した改良原理を適用した本
発明スイッチング電源装置の構成例を第14図に示し、第
３図示のフォワード型電源に上述の改良原理を適用した
本発明スイッチング電源装置の構成例を第15図に示し、
第４図示のインバータ整流直流電源に上述の改良原理を
適用した本発明スイッチング電源装置の構成例を第16図
に示し、第５図示のフルブリッジ型電源に上述した改良
原理を適用した本発明スイッチング電源装置の構成例を
第17図に示すが、各種ブリッジ型電源等のこの種スイッ
チング電源装置一般に広く適用して同様の改良効果を挙
げることができる。
（発明の効果） 以上の説明から明らかなように、本発明によれば、スイ
ッチング電源装置についてつぎのような顕著な効果が得
られる。
ッチング電源装置についてつぎのような顕著な効果が得
られる。
（１）電力効率が高くなる。
（２）素子の発熱が少ないため、放熱板などを小形化で
きる。
きる。
（３）サージ電流が流れないため素子の信頼性が増す。
（４）ノイズの発生が少ないため、スナバ素子が不用で
あり、ノイズフィルタも軽減できる。
あり、ノイズフィルタも軽減できる。
（５）スイッチング周波数の高周波化が可能であり、ト
ランス、フィルタ等を小形化できる。
ランス、フィルタ等を小形化できる。
（６）素子に過度の電圧がかからないので、耐圧の低い
素子を使用することができる。
素子を使用することができる。
第１図は本発明スイッチング電源装置の基本構成を示す
回路図、 第２図（ａ），（ｂ）および（ｃ）は第１図示の基本構
成におけるスイッチ素子相互接続点（７）の電圧・電流
を示す波形図、交流出力時の電流対効率特性を示す特性
曲線図、および直流出力時の電流対効率特性を示す特性
曲線図、 第３図はフォワード型電源に適用した本発明スイッチン
グ電源装置の構成例を示す回路図、 第４図はインバータ整流直流電源に適用した本発明スイ
ッチング電源装置の構成例を示す回路図、 第５図はフルブリッジ型電源に適用した本発明スイッチ
ング電源装置の構成例を示す回路図、 第６図は従来のスイッチング電源装置の基本構成を示す
回路図、 第７図（ａ），（ｂ）は第６図示の基本構成における各
部動作波形をそれぞれ示す波形図、 第８図はスイッチ素子としてFETを用いて従来のスイッ
チング電源装置の構成を示す回路図、 第９図はFETの等価回路を示す回路図、 第10図（ａ），（ｂ），（ｃ）は従来のスイッチ素子サ
ージ防止回路をそれぞれ示す回路図、 第11図は本発明スイッチング電源装置の他の基本構成を
示す回路図、 第12図（ａ）〜（ｄ）は第11図示の他の基本構成におけ
る各部動作波形を順次に示す波形図、 第13図は本発明スイッチング電源装置のさらに他の基本
構成を示す回路図、 第14図はバックブースト型電源に適用した本発明スイッ
チング電源装置の構成例を示す回路図、 第15図はフォワード型電源に適用した本発明スイッチン
グ電源装置の他の構成例を示す回路図、 第16図はインバータ整流直流電源に適用した本発明スイ
ッチング電源装置の他の構成例を示す回路図、 第17図はフルブリッジ型電源に適用した本発明スイッチ
ング電源装置の他の構成例を示す回路図である。 1,2,11,13,14……スイッチ素子（FET） ３……チョークコイル T1，T2，T3，T4……トランス 4,10,12,16……コンデンサ D0，D1〜D4……ダイオード ５……直流電圧源 ６……負荷 ７……接続点 8a1，8a2……抵抗 8b1，8b2……リアクトル 8c1，8c2……スナバ回路 9,15……リアクトル 9S……可飽和リアクトル
回路図、 第２図（ａ），（ｂ）および（ｃ）は第１図示の基本構
成におけるスイッチ素子相互接続点（７）の電圧・電流
を示す波形図、交流出力時の電流対効率特性を示す特性
曲線図、および直流出力時の電流対効率特性を示す特性
曲線図、 第３図はフォワード型電源に適用した本発明スイッチン
グ電源装置の構成例を示す回路図、 第４図はインバータ整流直流電源に適用した本発明スイ
ッチング電源装置の構成例を示す回路図、 第５図はフルブリッジ型電源に適用した本発明スイッチ
ング電源装置の構成例を示す回路図、 第６図は従来のスイッチング電源装置の基本構成を示す
回路図、 第７図（ａ），（ｂ）は第６図示の基本構成における各
部動作波形をそれぞれ示す波形図、 第８図はスイッチ素子としてFETを用いて従来のスイッ
チング電源装置の構成を示す回路図、 第９図はFETの等価回路を示す回路図、 第10図（ａ），（ｂ），（ｃ）は従来のスイッチ素子サ
ージ防止回路をそれぞれ示す回路図、 第11図は本発明スイッチング電源装置の他の基本構成を
示す回路図、 第12図（ａ）〜（ｄ）は第11図示の他の基本構成におけ
る各部動作波形を順次に示す波形図、 第13図は本発明スイッチング電源装置のさらに他の基本
構成を示す回路図、 第14図はバックブースト型電源に適用した本発明スイッ
チング電源装置の構成例を示す回路図、 第15図はフォワード型電源に適用した本発明スイッチン
グ電源装置の他の構成例を示す回路図、 第16図はインバータ整流直流電源に適用した本発明スイ
ッチング電源装置の他の構成例を示す回路図、 第17図はフルブリッジ型電源に適用した本発明スイッチ
ング電源装置の他の構成例を示す回路図である。 1,2,11,13,14……スイッチ素子（FET） ３……チョークコイル T1，T2，T3，T4……トランス 4,10,12,16……コンデンサ D0，D1〜D4……ダイオード ５……直流電圧源 ６……負荷 ７……接続点 8a1，8a2……抵抗 8b1，8b2……リアクトル 8c1，8c2……スナバ回路 9,15……リアクトル 9S……可飽和リアクトル
Claims (3)
- 【請求項１】直接もしくは変成器を介して互いに係合し
た少なくとも２個のスイッチ素子を直流電圧源に接続し
て交互にオン・オフさせることにより直流電力もしくは
所望周波数の交流電力を取出す制御可能なスイッチング
電源装置において、 前記互いに係合したスイッチ素子に並列に少なくともリ
アクトルを接続してそのリアクトルに蓄えられたエネル
ギーにより少なくとも前記スイッチ素子の寄生容量を当
該スイッチ素子のオフ期間に充放電することにより、 前記寄生容量に蓄えられた電荷の充放電による前記スイ
ッチ素子のサージ電流の発生を防止するようにしたこと
を特徴とするスイッチング電源装置。 - 【請求項２】前記リアクトルに可飽和磁心を備えたこと
を特徴とする特許請求の範囲第１項記載のスイッチング
電源装置。 - 【請求項３】前記リアクトルに備えた前記可飽和磁心に
負荷電流によるバイアスを付与するように構成したこと
を特徴とする特許請求の範囲第２項記載のスイッチング
電源装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1234577A JPH06101930B2 (ja) | 1988-09-16 | 1989-09-12 | スイッチング電源装置 |
| CA 2017639 CA2017639C (en) | 1989-09-12 | 1990-05-28 | Switching power source means |
| US07/530,814 US5063488A (en) | 1988-09-16 | 1990-05-30 | Switching power source means |
| DE19904019158 DE4019158C2 (de) | 1989-09-12 | 1990-06-15 | Schalteinrichtung für eine Spannungsquelle |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63-230133 | 1988-09-16 | ||
| JP23013388 | 1988-09-16 | ||
| JP1234577A JPH06101930B2 (ja) | 1988-09-16 | 1989-09-12 | スイッチング電源装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02179267A JPH02179267A (ja) | 1990-07-12 |
| JPH06101930B2 true JPH06101930B2 (ja) | 1994-12-12 |
Family
ID=26529161
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1234577A Expired - Lifetime JPH06101930B2 (ja) | 1988-09-16 | 1989-09-12 | スイッチング電源装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5063488A (ja) |
| JP (1) | JPH06101930B2 (ja) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5260864A (en) * | 1992-06-10 | 1993-11-09 | Digital Equipment Corporation | Configurable inverter for 120 VAC or 240 VAC output |
| DE69634323T2 (de) * | 1995-10-04 | 2006-04-06 | Matsushita Electric Industrial Co., Ltd., Kadoma | Schaltnetzteil |
| JP3239728B2 (ja) * | 1996-01-10 | 2001-12-17 | 富士電機株式会社 | 半導体装置の保護方法 |
| JP3447543B2 (ja) * | 1998-02-02 | 2003-09-16 | 東芝トランスポートエンジニアリング株式会社 | 電力変換装置 |
| US6021053A (en) * | 1998-07-24 | 2000-02-01 | Ajax Magnethermic Corporation | Method and apparatus for switching circuit system including a saturable core device with multiple advantages |
| DE102004022571A1 (de) * | 2004-05-07 | 2005-12-08 | Patent-Treuhand-Gesellschaft für elektrische Glühlampen mbH | Elektronisches Vorschaltgerät für eine Lampe |
| JP4765018B2 (ja) * | 2005-06-10 | 2011-09-07 | 富士電機株式会社 | 電力変換装置 |
| JP2011259518A (ja) * | 2010-06-04 | 2011-12-22 | Seiko Epson Corp | 電気機械装置 |
| US9281748B2 (en) | 2012-03-02 | 2016-03-08 | Lenovo Enterprise Solutions (Singapore) Pte. Ltd. | Operating a DC-DC converter |
| US8901897B2 (en) | 2012-03-02 | 2014-12-02 | International Business Machines Corporation | Operating a DC-DC converter |
| US8754669B2 (en) | 2012-11-09 | 2014-06-17 | International Business Machines Corporation | Dynamic impedance matching for improved transient performance in a direct current-to-direct current (‘DC/DC’) converter for delivering a load to an electrical component |
| JP5597276B1 (ja) * | 2013-04-02 | 2014-10-01 | 三菱電機株式会社 | 電源装置 |
| US9236347B2 (en) | 2013-10-09 | 2016-01-12 | Lenovo Enterprise Solutions (Singapore) Pte. Ltd. | Operating and manufacturing a DC-DC converter |
| US9544956B2 (en) * | 2014-04-04 | 2017-01-10 | Virginia Tech Intellectual Properties, Inc. | Two-stage multichannel LED driver with CLL resonant circuit |
| US9219422B1 (en) | 2014-08-21 | 2015-12-22 | Lenovo Enterprise Solutions (Singapore) Pte. Ltd. | Operating a DC-DC converter including a coupled inductor formed of a magnetic core and a conductive sheet |
| JP2016067187A (ja) * | 2014-09-17 | 2016-04-28 | アルプス・グリーンデバイス株式会社 | Ｄｃ−ｄｃコンバータ |
| US9379619B2 (en) | 2014-10-21 | 2016-06-28 | Lenovo Enterprise Solutions (Singapore) Pte. Ltd. | Dividing a single phase pulse-width modulation signal into a plurality of phases |
| US9618539B2 (en) | 2015-05-28 | 2017-04-11 | Lenovo Enterprise Solutions (Singapore) Pte. Ltd. | Sensing current of a DC-DC converter |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5232525A (en) * | 1975-09-08 | 1977-03-11 | Matsushita Electric Ind Co Ltd | High voltage generator |
| NL7809226A (nl) * | 1978-09-11 | 1980-03-13 | Philips Nv | Geschakelde spanningsomzetter. |
| GB2057168A (en) * | 1979-08-28 | 1981-03-25 | Hewlett Packard Co | Power supplies |
| US4464709A (en) * | 1982-04-06 | 1984-08-07 | Tektronix, Inc. | Current and voltage protection for a power supply circuit |
| DE3427493A1 (de) * | 1984-07-26 | 1986-01-30 | Philips Patentverwaltung Gmbh, 2000 Hamburg | Schaltungsanordnung zum schalten eines stromes in einer induktiven last |
| US4605997A (en) * | 1985-01-22 | 1986-08-12 | Mai Basic Four, Inc. | Switch mode converter and improved deadband control therefor |
| GB2170663B (en) * | 1985-02-02 | 1989-06-14 | Brian Ernest Attwood | Harmonic-resonant power supply |
| JPS62163568A (ja) * | 1986-01-14 | 1987-07-20 | Kikusui Denshi Kogyo Kk | フォワード型スイッチング電源回路 |
| DE3603071A1 (de) * | 1986-02-01 | 1987-08-06 | Leybold Heraeus Gmbh & Co Kg | Gleichstrom-wechselstrom-wandler mit asymmetrischer halbbrueckenschaltung |
| JP2711315B2 (ja) * | 1987-05-07 | 1998-02-10 | ニシム電子工業株式会社 | スイッチング電源装置 |
| US4814962A (en) * | 1988-05-27 | 1989-03-21 | American Telephone And Telegraph Company, At&T Bell Laboratories | Zero voltage switching half bridge resonant converter |
-
1989
- 1989-09-12 JP JP1234577A patent/JPH06101930B2/ja not_active Expired - Lifetime
-
1990
- 1990-05-30 US US07/530,814 patent/US5063488A/en not_active Expired - Lifetime
Non-Patent Citations (1)
| Title |
|---|
| IEEE PESC RECORD=1987 * |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02179267A (ja) | 1990-07-12 |
| US5063488A (en) | 1991-11-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6483724B1 (en) | DC/DC ZVS full bridge converter power supply method and apparatus | |
| US5438498A (en) | Series resonant converter having a resonant snubber | |
| US5027263A (en) | Switching power source means | |
| Schlecht et al. | Comparison of the square-wave and quasi-resonant topologies | |
| US4709316A (en) | Single-ended DC-to-DC converter with lossless switching | |
| US4876635A (en) | Series resonant inverter with lossless snubber-resetting components | |
| JPH06101930B2 (ja) | スイッチング電源装置 | |
| US5761055A (en) | Driving pulse output limiting circuit | |
| US20110176333A1 (en) | Power Converter with Isolated and Regulation Stages | |
| US6097614A (en) | Asymmetrical pulse width modulated resonant DC-DC converter with compensating circuitry | |
| US20230253885A1 (en) | Soft-switching pulse-width modulated dc-dc power converter | |
| US6917529B2 (en) | Unregulated DC-DC converter having synchronous rectification with efficient gate drives | |
| JP6458235B2 (ja) | スイッチング電源装置 | |
| KR19980065882A (ko) | Dc/dc 컨버터의 소프트 스위칭을 위한 무손실 스너버회로와 입력역률 개선회로 | |
| EP1396926A1 (en) | DC-DC converter with active clamp circuit | |
| JPH08228486A (ja) | Ｄｃ−ａｃインバータの制御方法 | |
| US20020000923A1 (en) | Switching power supply circuit | |
| JP4123508B2 (ja) | スイッチング電源装置 | |
| US20200395856A1 (en) | Apparatus and method of calculating improved control parameters for compact lcc based resonant power converters for electric vehicle battery chargers | |
| JPH0750987B2 (ja) | 共振形ｄｃ―ｄｃコンバータの制御方法 | |
| CA2017639C (en) | Switching power source means | |
| JP3351482B2 (ja) | 絶縁形スイッチング電源 | |
| JPH0678533A (ja) | Ｄｃ／ｄｃコンバータ | |
| US20010033499A1 (en) | Quasi-resonant converter | |
| JPH0556638A (ja) | スイツチング電源装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |