JPH08107340A - ３端子絶縁ゲート型電力電子装置 - Google Patents
３端子絶縁ゲート型電力電子装置Info
- Publication number
- JPH08107340A JPH08107340A JP7087096A JP8709695A JPH08107340A JP H08107340 A JPH08107340 A JP H08107340A JP 7087096 A JP7087096 A JP 7087096A JP 8709695 A JP8709695 A JP 8709695A JP H08107340 A JPH08107340 A JP H08107340A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- terminal device
- electrode
- terminal
- insulated gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/567—Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/30—Modifications for providing a predetermined threshold before switching
Landscapes
- Electronic Switches (AREA)
- Circuit Arrangements For Discharge Lamps (AREA)
- Power Conversion In General (AREA)
- Inverter Devices (AREA)
Abstract
(57)【要約】
【目的】 小さい出力電流においても大きい出力電流に
おいても電力消費が大きくならない３端子電力電子装置
を提供する。 【構成】 ダーリントン対を形成する第１バイポーラ電
力用トランジスタ（Ｔ２）および第２絶縁ゲートトラン
ジスタ（Ｔ１）を具える３端子絶縁ゲート型電力電子装
置において、前記バイポーラ電力用トランジスタ（Ｔ
２）の制御電極（Ｂ２）および第２電極（Ｅ２）間に接
続されたスイッチング手段（Ｔ３）と、前記絶縁ゲート
トランジスタ（Ｔ１）の他方の第２電極（Ｓ１２）に接
続され、前記スイッチング手段（Ｔ３）を制御し、第１
（Ｃ）および第２外部端子（Ｅ）を流れる電流（Ｉ）の
低い値に対する高導電性状態と、前記第１（Ｃ）および
第２外部端子（Ｅ）を流れる電流（Ｉ）の高い値に対す
る不導電性状態とを切替える制御回路手段（Ｈ；Ｔ４）
とを具えた。
おいても電力消費が大きくならない３端子電力電子装置
を提供する。 【構成】 ダーリントン対を形成する第１バイポーラ電
力用トランジスタ（Ｔ２）および第２絶縁ゲートトラン
ジスタ（Ｔ１）を具える３端子絶縁ゲート型電力電子装
置において、前記バイポーラ電力用トランジスタ（Ｔ
２）の制御電極（Ｂ２）および第２電極（Ｅ２）間に接
続されたスイッチング手段（Ｔ３）と、前記絶縁ゲート
トランジスタ（Ｔ１）の他方の第２電極（Ｓ１２）に接
続され、前記スイッチング手段（Ｔ３）を制御し、第１
（Ｃ）および第２外部端子（Ｅ）を流れる電流（Ｉ）の
低い値に対する高導電性状態と、前記第１（Ｃ）および
第２外部端子（Ｅ）を流れる電流（Ｉ）の高い値に対す
る不導電性状態とを切替える制御回路手段（Ｈ；Ｔ４）
とを具えた。
Description
【０００１】
【産業上の利用分野】本発明は、飽和出力特性の勾配が
出力電流に応じて不連続に変化する、３端子絶縁ゲート
型電力電子装置に関するものである。
出力電流に応じて不連続に変化する、３端子絶縁ゲート
型電力電子装置に関するものである。
【０００２】
【従来の技術】最近のランプ安定回路には、高速スイッ
チング性能と駆動の容易さとを兼ね備えた電力用ＭＯＳ
トランジスタが使用されている。
チング性能と駆動の容易さとを兼ね備えた電力用ＭＯＳ
トランジスタが使用されている。
【０００３】
【発明が解決しようとする課題】このような回路におい
て、電力用ＭＯＳトランジスタが飽和動作状態において
「オン」抵抗（Ｒｏｎ）に対して要求される値は、１．
２オーム程度である。安定な動作状態において、電力用
ＭＯＳトランジスタを流れる電流は、２００〜４００ｍ
Ａの範囲内であることから、電力用ＭＯＳトランジスタ
において消費される電力は、それほど大きくはない。し
かし、５Ａ程度の電流が必要な回路の始動時に問題が発
生し、この段階において電力消費が大きくなり、加えて
この電力用ＭＯＳトランジスタの両端間の電圧降下が６
Ｖにまで及んでしまう恐れがある。
て、電力用ＭＯＳトランジスタが飽和動作状態において
「オン」抵抗（Ｒｏｎ）に対して要求される値は、１．
２オーム程度である。安定な動作状態において、電力用
ＭＯＳトランジスタを流れる電流は、２００〜４００ｍ
Ａの範囲内であることから、電力用ＭＯＳトランジスタ
において消費される電力は、それほど大きくはない。し
かし、５Ａ程度の電流が必要な回路の始動時に問題が発
生し、この段階において電力消費が大きくなり、加えて
この電力用ＭＯＳトランジスタの両端間の電圧降下が６
Ｖにまで及んでしまう恐れがある。
【０００４】この問題は、電力用ＭＯＳトランジスタの
出力電流−電圧特性が直線的であるということに関係
し、これにより出力抵抗がほぼ一定になり、出力電流と
独立になる。
出力電流−電圧特性が直線的であるということに関係
し、これにより出力抵抗がほぼ一定になり、出力電流と
独立になる。
【０００５】高電圧（例えば６５０Ｖ）に設計されたＭ
ＯＳＦＥＴおよびバイポーラ電力用トランジスタを具
え、前記ＭＯＳＦＥＴのソースおよびドレイン電極を前
記バイポーラトランジスタのコレクタおよびベース電極
の各々に接続してダーリントン配置に構成した電力電子
装置もよく知られており、このような装置は、「絶縁ゲ
ートダーリントン（Insulated Gate Darlington:ＩＧ
Ｄ）」と呼ばれており、大きいコレクタ電流に対しての
飽和出力抵抗がＭＯＳ電界効果トランジスタよりかなり
低く、数アンペアの電流が流れても、電力消費が少なく
電力装置の両端間の電圧降下が低く保たれるが、しかし
ながら、小さいコレクタ電流に対しては、ＩＧＤの出力
抵抗は、ＭＯＳ電界効果トランジスタのものより高く、
安定状態動作中の電力消費は大変大きくなってしまう。
ＯＳＦＥＴおよびバイポーラ電力用トランジスタを具
え、前記ＭＯＳＦＥＴのソースおよびドレイン電極を前
記バイポーラトランジスタのコレクタおよびベース電極
の各々に接続してダーリントン配置に構成した電力電子
装置もよく知られており、このような装置は、「絶縁ゲ
ートダーリントン（Insulated Gate Darlington:ＩＧ
Ｄ）」と呼ばれており、大きいコレクタ電流に対しての
飽和出力抵抗がＭＯＳ電界効果トランジスタよりかなり
低く、数アンペアの電流が流れても、電力消費が少なく
電力装置の両端間の電圧降下が低く保たれるが、しかし
ながら、小さいコレクタ電流に対しては、ＩＧＤの出力
抵抗は、ＭＯＳ電界効果トランジスタのものより高く、
安定状態動作中の電力消費は大変大きくなってしまう。
【０００６】この問題を解決するために、ＩＧＤのバイ
ポーラトランジスタのベース−エミッタ接続と並列に小
さい値の抵抗（例えば１オーム）を接続することが考え
られる。このようにした場合、装置全体の飽和出力特性
は、小さい出力電流に対してはＭＯＳＦＥＴ型、大きい
出力電流に対してはバイポーラ型になる。出力特性のＭ
ＯＳＦＥＴ型領域における出力抵抗は、ＭＯＳＦＥＴの
オン抵抗に１オームを加えた和で与えられ、安定回路が
１．２オームの抵抗値によって動作するように設計され
ている場合、ＭＯＳＦＥＴのオン抵抗は０．２オームで
なければならないが、このような低い値は一般的ではな
く、高電圧ＭＯＳＦＥＴにおいては実現するのが困難で
ある。他方では、ベース−エミッタ抵抗の抵抗値を大幅
に減少することはできない。なぜならば、電力用バイポ
ーラトランジスタがオンになった場合、ＭＯＳＦＥＴを
過大な電流が流れてしまうからである（このような電流
は、事実上ＶBE／Ｒによって与えられ、ここでＶBEは飽
和状態における電力用バイポーラトランジスタのベース
−エミッタ接続の両端間の電圧で、代表的には６５０ｍ
Ｖであり、Ｒはベース−エミッタ抵抗の抵抗値であ
る）。上述したようにＭＯＳＦＥＴに過大な電流が流れ
ると、その両端間の電圧降下が再び大きくなってしま
い、したがって電力消費が極めて大きくなってしまう。
ポーラトランジスタのベース−エミッタ接続と並列に小
さい値の抵抗（例えば１オーム）を接続することが考え
られる。このようにした場合、装置全体の飽和出力特性
は、小さい出力電流に対してはＭＯＳＦＥＴ型、大きい
出力電流に対してはバイポーラ型になる。出力特性のＭ
ＯＳＦＥＴ型領域における出力抵抗は、ＭＯＳＦＥＴの
オン抵抗に１オームを加えた和で与えられ、安定回路が
１．２オームの抵抗値によって動作するように設計され
ている場合、ＭＯＳＦＥＴのオン抵抗は０．２オームで
なければならないが、このような低い値は一般的ではな
く、高電圧ＭＯＳＦＥＴにおいては実現するのが困難で
ある。他方では、ベース−エミッタ抵抗の抵抗値を大幅
に減少することはできない。なぜならば、電力用バイポ
ーラトランジスタがオンになった場合、ＭＯＳＦＥＴを
過大な電流が流れてしまうからである（このような電流
は、事実上ＶBE／Ｒによって与えられ、ここでＶBEは飽
和状態における電力用バイポーラトランジスタのベース
−エミッタ接続の両端間の電圧で、代表的には６５０ｍ
Ｖであり、Ｒはベース−エミッタ抵抗の抵抗値であ
る）。上述したようにＭＯＳＦＥＴに過大な電流が流れ
ると、その両端間の電圧降下が再び大きくなってしま
い、したがって電力消費が極めて大きくなってしまう。
【０００７】本発明の目的は、低い出力電流においても
高い出力電流においても電力消費が大きくならない３端
子電力電子装置を提供することであり、特に、この３端
子装置を、上述した欠点の影響をなくして安定装置にお
ける使用に適合させることである。
高い出力電流においても電力消費が大きくならない３端
子電力電子装置を提供することであり、特に、この３端
子装置を、上述した欠点の影響をなくして安定装置にお
ける使用に適合させることである。
【０００８】
【課題を解決するための手段】本発明によれば、この目
的は、ダーリントン対を形成する第１バイポーラ電力用
トランジスタおよび第２絶縁ゲートトランジスタを具え
る３端子絶縁ゲート型電力電子装置であって、前記バイ
ポーラ電力用トランジスタが、前記絶縁ゲートトランジ
スタの第１電極および前記３端子装置の第１外部端子
と、前記３端子装置の第２外部端子と、前記絶縁ゲート
トランジスタの一方の第２電極とに各々接続された、第
１電極と、第２電極と、制御電極とを有する３端子絶縁
ゲート型電力電子装置において、前記バイポーラ電力用
トランジスタの制御電極および第２電極間に接続された
スイッチング手段と、前記絶縁ゲートトランジスタの他
方の第２電極に接続され、前記スイッチング手段を制御
し、前記第１および第２外部端子を流れる電流の低い値
に対する高導電性状態と、前記第１および第２外部端子
を流れる電流の高い値に対する非導電性状態とを切り換
える制御回路手段とを具えることを特徴とする３端子絶
縁ゲート型電力電子装置によって達成される。
的は、ダーリントン対を形成する第１バイポーラ電力用
トランジスタおよび第２絶縁ゲートトランジスタを具え
る３端子絶縁ゲート型電力電子装置であって、前記バイ
ポーラ電力用トランジスタが、前記絶縁ゲートトランジ
スタの第１電極および前記３端子装置の第１外部端子
と、前記３端子装置の第２外部端子と、前記絶縁ゲート
トランジスタの一方の第２電極とに各々接続された、第
１電極と、第２電極と、制御電極とを有する３端子絶縁
ゲート型電力電子装置において、前記バイポーラ電力用
トランジスタの制御電極および第２電極間に接続された
スイッチング手段と、前記絶縁ゲートトランジスタの他
方の第２電極に接続され、前記スイッチング手段を制御
し、前記第１および第２外部端子を流れる電流の低い値
に対する高導電性状態と、前記第１および第２外部端子
を流れる電流の高い値に対する非導電性状態とを切り換
える制御回路手段とを具えることを特徴とする３端子絶
縁ゲート型電力電子装置によって達成される。
【０００９】本発明によれば、出力抵抗が、小電流に関
しては前記絶縁ゲートトランジスタのオン抵抗によって
支配され、一方、大電流に関しては前記バイポーラ電力
用トランジスタのオン抵抗によって支配される３端子電
力電子装置を実現することができる。
しては前記絶縁ゲートトランジスタのオン抵抗によって
支配され、一方、大電流に関しては前記バイポーラ電力
用トランジスタのオン抵抗によって支配される３端子電
力電子装置を実現することができる。
【００１０】
【実施例】図１に示すように、そして等業者には既知の
ように、ランプＬを駆動する安定回路は、２つの電源端
子ＣおよびＥと駆動端子Ｇとを各々有する２つの３端子
電力電子装置１を具え、これら２つの３端子装置の第１
の方が、電源ラインＶ＋に接続された一方の電源端子Ｃ
と、前記ランプＬと直列に配置された変成器の一次コイ
ル２の一方の端部３に接続された他方の電源端子Ｅとを
有し、前記第２の３端子装置１が、前記一次コイル２の
一方の端部３に接続された一方の電源端子Ｃと、グラン
ドラインＧＮＤに接続された他方の電源端子Ｅとを有す
る。前記第１の３端子装置１は、前記変成器の第１の２
次コイル２′を経て前記一次コイル２の端部３に接続さ
れた駆動端子Ｇを有し、一方前記第２の３端子装置１
は、第２の２次コイル２″を経て前記グランドラインＧ
ＮＤに接続された駆動端子Ｇを有する。本安定回路に
は、始動回路（図示せず）も設けられている。したがっ
て本回路は、自己発振する。すなわち、一度電源ライン
Ｖ＋に電力が供給されると、正弦波電流がランプＬを流
れ始め、前記３端子装置１は、前記変成器の一次コイル
２の端部３を、前記電源ラインＶ＋と前記グランドライ
ンＧＮＤとに交互に接続する。
ように、ランプＬを駆動する安定回路は、２つの電源端
子ＣおよびＥと駆動端子Ｇとを各々有する２つの３端子
電力電子装置１を具え、これら２つの３端子装置の第１
の方が、電源ラインＶ＋に接続された一方の電源端子Ｃ
と、前記ランプＬと直列に配置された変成器の一次コイ
ル２の一方の端部３に接続された他方の電源端子Ｅとを
有し、前記第２の３端子装置１が、前記一次コイル２の
一方の端部３に接続された一方の電源端子Ｃと、グラン
ドラインＧＮＤに接続された他方の電源端子Ｅとを有す
る。前記第１の３端子装置１は、前記変成器の第１の２
次コイル２′を経て前記一次コイル２の端部３に接続さ
れた駆動端子Ｇを有し、一方前記第２の３端子装置１
は、第２の２次コイル２″を経て前記グランドラインＧ
ＮＤに接続された駆動端子Ｇを有する。本安定回路に
は、始動回路（図示せず）も設けられている。したがっ
て本回路は、自己発振する。すなわち、一度電源ライン
Ｖ＋に電力が供給されると、正弦波電流がランプＬを流
れ始め、前記３端子装置１は、前記変成器の一次コイル
２の端部３を、前記電源ラインＶ＋と前記グランドライ
ンＧＮＤとに交互に接続する。
【００１１】図２に示すように、本発明による３端子電
子装置１は、高電圧ＭＯＳ電界効果トランジスタＴ１
と、低電圧ＭＯＳ電界効果トランジスタＴ３と、バイポ
ーラ電力用トランジスタＴ２とを具え、前記高電圧ＭＯ
ＳトランジスタＴ１は、それ自体は既知の方法で、複数
の同一の基本的なソースセルから構成され、前記バイポ
ーラ電力用トランジスタＴ２のコレクタ電極Ｃ２と外部
コレクタ端子Ｃとに接続されたドレイン電極Ｄ１を有
し、前記高電圧ＭＯＳトランジスタＴ１は、前記複数の
基本的なソースセルの第１の組に接続され、前記バイポ
ーラ電力トランジスタＴ２のベース電極Ｂ２と前記低電
圧ＭＯＳトランジスタＴ３のドレイン電極Ｄ３とに接続
された第１ソース電極Ｓ１１を有する。前記低電圧ＭＯ
ＳトランジスタＴ３のソース電極Ｓ３と前記バイポーラ
電力用トランジスタＴ２のエミッタ電極Ｅ２とを、外部
エミッタ端子Ｅに共通に接続する。前記高電圧ＭＯＳト
ランジスタＴ１は、前記複数の基本的なソースセルの第
２の組に接続され、コンパレータＨの第１の反転入力端
子に接続された第２ソース電極Ｓ１２を有する。前記コ
ンパレータＨの第２の不反転端子を、基準電源ＶＲＥＦ
に接続する。前記コンパレータＨの出力端子を、前記低
電圧ＭＯＳトランジスタＴ３のゲート電極Ｇ３に接続す
る。
子装置１は、高電圧ＭＯＳ電界効果トランジスタＴ１
と、低電圧ＭＯＳ電界効果トランジスタＴ３と、バイポ
ーラ電力用トランジスタＴ２とを具え、前記高電圧ＭＯ
ＳトランジスタＴ１は、それ自体は既知の方法で、複数
の同一の基本的なソースセルから構成され、前記バイポ
ーラ電力用トランジスタＴ２のコレクタ電極Ｃ２と外部
コレクタ端子Ｃとに接続されたドレイン電極Ｄ１を有
し、前記高電圧ＭＯＳトランジスタＴ１は、前記複数の
基本的なソースセルの第１の組に接続され、前記バイポ
ーラ電力トランジスタＴ２のベース電極Ｂ２と前記低電
圧ＭＯＳトランジスタＴ３のドレイン電極Ｄ３とに接続
された第１ソース電極Ｓ１１を有する。前記低電圧ＭＯ
ＳトランジスタＴ３のソース電極Ｓ３と前記バイポーラ
電力用トランジスタＴ２のエミッタ電極Ｅ２とを、外部
エミッタ端子Ｅに共通に接続する。前記高電圧ＭＯＳト
ランジスタＴ１は、前記複数の基本的なソースセルの第
２の組に接続され、コンパレータＨの第１の反転入力端
子に接続された第２ソース電極Ｓ１２を有する。前記コ
ンパレータＨの第２の不反転端子を、基準電源ＶＲＥＦ
に接続する。前記コンパレータＨの出力端子を、前記低
電圧ＭＯＳトランジスタＴ３のゲート電極Ｇ３に接続す
る。
【００１２】前記高電圧ＭＯＳトランジスタＴ１のゲー
ト電極を、外部ゲート端子Ｇに接続する。ダイオードＤ
を、前記外部ゲート端子Ｇおよび前記バイポーラ電力用
トランジスタＴ２のベース電極Ｅ２間に接続する。
ト電極を、外部ゲート端子Ｇに接続する。ダイオードＤ
を、前記外部ゲート端子Ｇおよび前記バイポーラ電力用
トランジスタＴ２のベース電極Ｅ２間に接続する。
【００１３】上述した３端子装置１を、図１の安定装置
において使用すると仮定すると、前記外部ゲート端子Ｇ
に印加される電圧が正で、Ｔ１を飽和状態に駆動するの
に十分な場合（この電圧を１０Ｖと仮定する）、Ｔ１お
よびＴ３がオンになり、電流Ｉが前記外部コレクタ端子
Ｃから流れる。Ｔ３が低電圧ＭＯＳトランジスタである
ことから、そのオン抵抗は、高電圧ＭＯＳトランジスタ
であるＴ１のオン抵抗に比べて無視できる。このため、
Ｔ３の両端間の電圧降下は、無視することができ、Ｔ１
の両端間、すなわち、そのドレイン電極Ｄ１およびその
第１ソース電極Ｓ１１間の電圧降下は、前記外部コレク
タおよびエミッタ電極ＣおよびＥ間に印加される電圧Ｖ
CEにほぼ等しい。前記コンパレータＨの入力端子には電
流がほとんど流れ込まないことから、Ｔ１の第２ソース
電極Ｓ１２における電圧は、前記ドレイン電極Ｄ１にお
ける電圧とほぼ等しい。したがって、Ｔ１の第２ソース
電極Ｓ１２における電圧は、前記外部コレクタ端子Ｃに
おける電圧にほぼ依存する。前記電流Ｉは、正弦波状に
流れはじめる。この段階において、前記３端子装置１の
出力抵抗は、前記ＭＯＳトランジスタＴ１のオン抵抗に
よって支配される。
において使用すると仮定すると、前記外部ゲート端子Ｇ
に印加される電圧が正で、Ｔ１を飽和状態に駆動するの
に十分な場合（この電圧を１０Ｖと仮定する）、Ｔ１お
よびＴ３がオンになり、電流Ｉが前記外部コレクタ端子
Ｃから流れる。Ｔ３が低電圧ＭＯＳトランジスタである
ことから、そのオン抵抗は、高電圧ＭＯＳトランジスタ
であるＴ１のオン抵抗に比べて無視できる。このため、
Ｔ３の両端間の電圧降下は、無視することができ、Ｔ１
の両端間、すなわち、そのドレイン電極Ｄ１およびその
第１ソース電極Ｓ１１間の電圧降下は、前記外部コレク
タおよびエミッタ電極ＣおよびＥ間に印加される電圧Ｖ
CEにほぼ等しい。前記コンパレータＨの入力端子には電
流がほとんど流れ込まないことから、Ｔ１の第２ソース
電極Ｓ１２における電圧は、前記ドレイン電極Ｄ１にお
ける電圧とほぼ等しい。したがって、Ｔ１の第２ソース
電極Ｓ１２における電圧は、前記外部コレクタ端子Ｃに
おける電圧にほぼ依存する。前記電流Ｉは、正弦波状に
流れはじめる。この段階において、前記３端子装置１の
出力抵抗は、前記ＭＯＳトランジスタＴ１のオン抵抗に
よって支配される。
【００１４】Ｔ１およびＴ３の両端間の電圧降下、すな
わちＶCEが、ＶＲＥＦによって発生した基準電圧の値Ｖ
を越えた場合、前記コンパレータが切り換わってＴ３を
オフにし、Ｔ１の第１ソース電極Ｓ１１における電圧
を、前記コレクタ端子Ｃにおける電圧に近づけさせる。
基準電源ＶＲＥＦが、Ｔ２のベース−エミッタ間のター
ンオン電圧ＶBEON（代表的に６５０ｍＶ）と等しい、ま
たはそれより高い基準電圧Ｖを発生するように設計され
ている場合、Ｔ１は、Ｔ２のベース電極Ｂ２を駆動し
て、Ｔ２をターンオンさせることができる。以後、前記
３端子装置はＩＧＤとして動作し、その動作点は、Ｔ２
の出力抵抗に支配される低抵抗領域に移る。
わちＶCEが、ＶＲＥＦによって発生した基準電圧の値Ｖ
を越えた場合、前記コンパレータが切り換わってＴ３を
オフにし、Ｔ１の第１ソース電極Ｓ１１における電圧
を、前記コレクタ端子Ｃにおける電圧に近づけさせる。
基準電源ＶＲＥＦが、Ｔ２のベース−エミッタ間のター
ンオン電圧ＶBEON（代表的に６５０ｍＶ）と等しい、ま
たはそれより高い基準電圧Ｖを発生するように設計され
ている場合、Ｔ１は、Ｔ２のベース電極Ｂ２を駆動し
て、Ｔ２をターンオンさせることができる。以後、前記
３端子装置はＩＧＤとして動作し、その動作点は、Ｔ２
の出力抵抗に支配される低抵抗領域に移る。
【００１５】前記３端子装置のコレクタ端子Ｃに流れる
電流Ｉが減少すると、電圧ＶCEもまた減少する。ＶCEが
電圧値Ｖ以下に低下すると、前記コンパレータＨが切り
換わって、すでに記述したように、Ｔ１よりかなり低い
オン抵抗値を有するＴ３をターンオンし、Ｔ２のベース
電圧を前記エミッタ端子Ｅにおける電圧に近づけ、した
がってＴ２をターンオフする。前記３端子装置の出力特
性は、再びＴ１のオン抵抗によって支配される。
電流Ｉが減少すると、電圧ＶCEもまた減少する。ＶCEが
電圧値Ｖ以下に低下すると、前記コンパレータＨが切り
換わって、すでに記述したように、Ｔ１よりかなり低い
オン抵抗値を有するＴ３をターンオンし、Ｔ２のベース
電圧を前記エミッタ端子Ｅにおける電圧に近づけ、した
がってＴ２をターンオフする。前記３端子装置の出力特
性は、再びＴ１のオン抵抗によって支配される。
【００１６】前記ダイオードＤを設けることによって、
前記３端子装置のスイッチング速度が上昇する。その理
由は、前記ゲート端子Ｇに印加された電圧が前記エミッ
タ端子Ｅに対して負になる場合、ダイオードはＴ２をタ
ーンオフするのを促進するからである。
前記３端子装置のスイッチング速度が上昇する。その理
由は、前記ゲート端子Ｇに印加された電圧が前記エミッ
タ端子Ｅに対して負になる場合、ダイオードはＴ２をタ
ーンオフするのを促進するからである。
【００１７】図２の３端子装置の出力電流−電圧特性を
図３に示す。この図では、本３端子装置は、前記基準電
圧Ｖより低いＶCE、すなわち小さい電流に対する出力抵
抗は、Ｖより高いＶCE、すなわち大きい電流に対する出
力抵抗よりも高いことがわかる。しかしながらこのよう
な抵抗は、一般のＩＧＤによって示されるもの（図３に
おいては一点鎖線によって示される）より低い。先行技
術によるベース−エミッタ抵抗を有するＩＧＤと比較し
て、本発明による３端子装置の小電流に対する電圧降下
は、より低い。さらに、Ｔ３がターンオフした後、前記
バイポーラ電力用トランジスタのベースおよび前記ベー
ス−エミッタ抵抗間が分離される代わりに、Ｔ１の前ド
レイン電流がＴ２のベースに流れ込むので、前記バイポ
ーラ電力用トランジスタＴ２が、より良く駆動される。
図３に示す。この図では、本３端子装置は、前記基準電
圧Ｖより低いＶCE、すなわち小さい電流に対する出力抵
抗は、Ｖより高いＶCE、すなわち大きい電流に対する出
力抵抗よりも高いことがわかる。しかしながらこのよう
な抵抗は、一般のＩＧＤによって示されるもの（図３に
おいては一点鎖線によって示される）より低い。先行技
術によるベース−エミッタ抵抗を有するＩＧＤと比較し
て、本発明による３端子装置の小電流に対する電圧降下
は、より低い。さらに、Ｔ３がターンオフした後、前記
バイポーラ電力用トランジスタのベースおよび前記ベー
ス−エミッタ抵抗間が分離される代わりに、Ｔ１の前ド
レイン電流がＴ２のベースに流れ込むので、前記バイポ
ーラ電力用トランジスタＴ２が、より良く駆動される。
【００１８】図４は、本発明による３端子装置の他の実
用的な実施例を示す。前記コンパレータＨと前記基準電
源ＶＲＥＦとは、Ｔ１の第２ソース電極Ｓ１２に接続さ
れたベース電極Ｂ４と、前記外部エミッタ電極Ｅに接続
されたエミッタ電極Ｅ４とを有するＮＰＮバイポーラト
ランジスタＴ４で置き換えられている。Ｔ４のコレクタ
電極Ｃ４を、Ｔ３のゲート電極Ｇ３に接続し、且つバイ
アス抵抗Ｒ１を経て前記外部ゲート端子Ｇに接続する。
本実施例において、本装置の前記外部ゲート端子Ｇに正
の電圧が印加され、且つ前記外部コレクタ端子Ｃに印加
された電圧が前記トランジスタＴ４のベース−エミッタ
間のターンオン電圧ＶBEON（６５０ｍＶ程度）を越えた
場合、Ｔ４はターンオンし、Ｔ３はターンオフする。実
際には、前記電圧ＶCEがＶBEONより低い間は、Ｔ１の第
２ソース電極Ｓ１２から電流が供給されず、Ｓ１２にお
ける電圧は、Ｃにおける電圧と等しい。前記電圧ＶCEが
Ｖ BEONと等しい場合、Ｔ４がターンオンする。前述した
実施例におけるように、この時Ｔ１は、Ｔ２のベース電
極Ｂ２を駆動して、Ｔ２をターンオンさせ、動作点は図
３のバイポーラ型の低抵抗領域に移る。
用的な実施例を示す。前記コンパレータＨと前記基準電
源ＶＲＥＦとは、Ｔ１の第２ソース電極Ｓ１２に接続さ
れたベース電極Ｂ４と、前記外部エミッタ電極Ｅに接続
されたエミッタ電極Ｅ４とを有するＮＰＮバイポーラト
ランジスタＴ４で置き換えられている。Ｔ４のコレクタ
電極Ｃ４を、Ｔ３のゲート電極Ｇ３に接続し、且つバイ
アス抵抗Ｒ１を経て前記外部ゲート端子Ｇに接続する。
本実施例において、本装置の前記外部ゲート端子Ｇに正
の電圧が印加され、且つ前記外部コレクタ端子Ｃに印加
された電圧が前記トランジスタＴ４のベース−エミッタ
間のターンオン電圧ＶBEON（６５０ｍＶ程度）を越えた
場合、Ｔ４はターンオンし、Ｔ３はターンオフする。実
際には、前記電圧ＶCEがＶBEONより低い間は、Ｔ１の第
２ソース電極Ｓ１２から電流が供給されず、Ｓ１２にお
ける電圧は、Ｃにおける電圧と等しい。前記電圧ＶCEが
Ｖ BEONと等しい場合、Ｔ４がターンオンする。前述した
実施例におけるように、この時Ｔ１は、Ｔ２のベース電
極Ｂ２を駆動して、Ｔ２をターンオンさせ、動作点は図
３のバイポーラ型の低抵抗領域に移る。
【００１９】本発明の双方の実施例による３端子装置
は、別個の構成要素によっても、好適には１つのシリコ
ンチップ上に集積された１つの装置によっても、ＩＧＤ
装置の製造に適合した、どのような既知の製造方法を使
用しても実現することができる。ある好適な方法は、例
えば欧州特許出願公開明細書第９３８３０２５５．１号
に記述されている。
は、別個の構成要素によっても、好適には１つのシリコ
ンチップ上に集積された１つの装置によっても、ＩＧＤ
装置の製造に適合した、どのような既知の製造方法を使
用しても実現することができる。ある好適な方法は、例
えば欧州特許出願公開明細書第９３８３０２５５．１号
に記述されている。
【図１】本発明による２つの３端子装置を使用して製造
したランプ安定回路の回路図である。
したランプ安定回路の回路図である。
【図２】本発明による３端子装置の第１の実施例の回路
図である。
図である。
【図３】図２の装置に関する出力電流−電圧特性曲線を
示すグラフである。
示すグラフである。
【図４】本発明による３端子回路の第２の実用的な実施
例の回路図である。
例の回路図である。
１ ３端子装置 ２ １次コイル ２′ 第１の２次コイル ２″ 第２の２次コイル ３ １次コイル２の一方の端部 Ｃ、Ｅ 電源端子 Ｄ ダイオード Ｇ 駆動端子 Ｈ コンパレータ Ｉ 電流 Ｌ ランプ Ｔ１ 絶縁ゲートトランジスタ Ｔ２ バイポーラ電力用トランジスタ Ｔ３ スイッチング手段
Claims (14)
- 【請求項１】 ダーリントン対を形成する第１バイポー
ラ電力用トランジスタ（Ｔ２）と、第２絶縁ゲートトラ
ンジスタ（Ｔ１）とを具える３端子絶縁ゲート型電力電
子装置あって、前記バイポーラ電力用トランジスタ（Ｔ
２）が、前記絶縁ゲートトランジスタ（Ｔ１）の第１電
極（Ｄ１）および前記３端子装置の第１外部端子（Ｃ）
と、前記３端子装置の第２外部端子（Ｅ）と、前記絶縁
ゲートトランジスタ（Ｔ１）の一方の第２電極（Ｓ１
１）とに各々接続された第１電極（Ｃ２）と、第２電極
（Ｅ２）と、制御電極（Ｂ２）とを有する３端子絶縁ゲ
ート型電力電子装置において、前記バイポーラ電力用ト
ランジスタ（Ｔ２）の制御電極（Ｂ２）および第２電極
（Ｅ２）間に接続されたスイッチング手段（Ｔ３）と、
前記絶縁ゲートトランジスタ（Ｔ１）の他方の第２電極
（Ｓ１２）に接続され、前記スイッチング手段（Ｔ３）
を制御し、前記第１（Ｃ）および第２外部端子（Ｅ）を
流れる電流（Ｉ）の低い値に対する高導電性状態と、前
記第１（Ｃ）および第２外部端子（Ｅ）を流れる電流
（Ｉ）の高い値に対する非導電性状態とを切り換える制
御回路手段（Ｈ；Ｔ４）とを具えることを特徴とする３
端子絶縁ゲート型電力電子装置。 - 【請求項２】 請求項１に記載の３端子装置において、
前記制御回路手段（Ｈ；Ｔ４）が前記スイッチング手段
（Ｔ３）を、前記第１（Ｃ）および第２（Ｅ）外部端子
間に印加された電圧が規定された値（Ｖ；ＶBEON）に等
しくなった場合に、高導電状態から非導電状態に切り換
えさせることを特徴とする３端子装置。 - 【請求項３】 請求項２に記載の３端子装置において、
前記規定された値（Ｖ；ＶBEON）を、バイポーラトラン
ジスタのベース−エミッタ間のターンオン電圧
（ＶBEON）に少なくとも等しくしたことを特徴とする３
端子装置。 - 【請求項４】 請求項１に記載の３端子装置において、
前記制御回路手段（Ｈ；Ｔ４）が、前記絶縁ゲートトラ
ンジスタ（Ｔ１）の他方の第２電極（Ｓ１２）に接続さ
れた第１入力端子と、基準しきい値電圧（Ｖ）を印加さ
れる第２入力端子と、前記スイッチング手段（Ｔ３）を
制御する出力端子とを有するコンパレータ（Ｈ）を具え
ることを特徴とする３端子装置。 - 【請求項５】 請求項４に記載の３端子装置において、
前記基準しきい値電圧（Ｖ）を、バイポーラトランジス
タのベースエミッタ間のターンオン電圧（Ｖ BEON）に等
しくしたことを特徴とする３端子装置。 - 【請求項６】 請求項１に記載の３端子装置において、
前記制御回路手段（Ｈ；Ｔ４）が、前記スイッチング手
段（Ｔ３）を制御する第１電極（Ｃ４）と、前記第２外
部端子（Ｅ）に接続された第２電極と、前記絶縁ゲート
トランジスタ（Ｔ１）の前記他方の第２電極（Ｓ１２）
に接続された制御電極とを有する第３トランジスタ（Ｔ
４）を具えることを特徴とする３端子装置。 - 【請求項７】 請求項４に記載の３端子装置において、
前記スイッチング手段が、前記コンパレータ（Ｈ）の出
力端子に接続された制御電極（Ｇ３）を有する第４トラ
ンジスタ（Ｔ３）を具えることを特徴とする３端子装
置。 - 【請求項８】 請求項６に記載の３端子装置において、
前記スイッチング手段が、前記第３トランジスタ（Ｔ
４）の第１電極（Ｃ４）に接続された制御電極（Ｇ３）
を有する第４トランジスタ（Ｔ３）を具えることを特徴
とする３端子装置。 - 【請求項９】 請求項１から８のいずれか１項に記載の
３端子装置において、前記バイポーラ電力用トランジス
タ（Ｔ２）をＮＰＮ型としたことを特徴とする３端子装
置。 - 【請求項１０】 請求項１から９のいずれか１項に記載
の３端子装置において、前記絶縁ゲートトランジスタ
（Ｔ１）を高電圧ＮチャネルＭＯＳＦＥＴとしたことを
特徴とする３端子装置。 - 【請求項１１】 請求項１０に記載の３端子装置におい
て、前記絶縁ゲートトランジスタ（Ｔ１）が、複数の基
本的なトランジスタセルを具え、前記複数のセルの第１
の組を前記一方の第２電極（Ｓ１１）に接続し、前記複
数のセルの第２の組を前記絶縁ゲートトランジスタの他
方の第２電極（Ｓ１２）に接続したことを特徴とする３
端子装置。 - 【請求項１２】 請求項７に記載の３端子装置におい
て、前記第４トランジスタ（Ｔ３）を低電圧Ｎチャネル
ＭＯＳＦＥＴとしたことを特徴とする３端子装置。 - 【請求項１３】 請求項６に記載の３端子装置におい
て、前記第３トランジスタ（Ｔ４）をＮＰＮバイポーラ
トランジスタとしたことを特徴とする３端子装置。 - 【請求項１４】 請求項１から１３のいずれか１項に記
載の３端子装置において、全体を１つのシリコンチップ
上に集積したことを特徴とする３端子装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP94830168A EP0677925B1 (en) | 1994-04-12 | 1994-04-12 | Three-terminal insulated-gate power electronic device with a variable-slope saturated output characteristic depending in a discontinuous way on the output current |
| IT94830168:4 | 1994-04-12 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08107340A true JPH08107340A (ja) | 1996-04-23 |
| JP2746545B2 JP2746545B2 (ja) | 1998-05-06 |
Family
ID=8218422
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7087096A Expired - Fee Related JP2746545B2 (ja) | 1994-04-12 | 1995-04-12 | ３端子絶縁ゲート型電力電子装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5570057A (ja) |
| EP (1) | EP0677925B1 (ja) |
| JP (1) | JP2746545B2 (ja) |
| DE (1) | DE69413798T2 (ja) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69534839D1 (de) * | 1995-07-31 | 2006-05-04 | Sgs Thomson Microelectronics | Schaltung zum gesteuerten unabhängigen Verbrauchen von gespeicherter induktiver Energie mehrerer induktiver Lasten |
| US5892378A (en) * | 1996-01-17 | 1999-04-06 | Texas Instruments Incorporated | High-side physical interface driver circuit for microcomputer data transmission applications |
| US5982639A (en) * | 1997-11-04 | 1999-11-09 | Power Integrations, Inc. | Two switch off-line switching converter |
| US6226190B1 (en) | 1998-02-27 | 2001-05-01 | Power Integrations, Inc. | Off-line converter with digital control |
| US6876181B1 (en) * | 1998-02-27 | 2005-04-05 | Power Integrations, Inc. | Off-line converter with digital control |
| US6107851A (en) * | 1998-05-18 | 2000-08-22 | Power Integrations, Inc. | Offline converter with integrated softstart and frequency jitter |
| US6242967B1 (en) * | 1998-06-15 | 2001-06-05 | Fuji Electric Co., Ltd. | Low on resistance high speed off switching device having unipolar transistors |
| KR100354907B1 (ko) * | 2000-04-26 | 2002-09-30 | 페어차일드코리아반도체 주식회사 | 구동신호 입력단자 분리형 스위칭 소자와 그 구동회로 |
| US6525514B1 (en) | 2000-08-08 | 2003-02-25 | Power Integrations, Inc. | Method and apparatus for reducing audio noise in a switching regulator |
| US20040183769A1 (en) * | 2000-09-08 | 2004-09-23 | Earl Schreyer | Graphics digitizer |
| US7233504B2 (en) | 2005-08-26 | 2007-06-19 | Power Integration, Inc. | Method and apparatus for digital control of a switching regulator |
| US20080106917A1 (en) * | 2006-11-02 | 2008-05-08 | James Holt | Variable edge modulation in a switching regulator |
| US8018694B1 (en) | 2007-02-16 | 2011-09-13 | Fairchild Semiconductor Corporation | Over-current protection for a power converter |
| US7719243B1 (en) | 2007-11-21 | 2010-05-18 | Fairchild Semiconductor Corporation | Soft-start system and method for power converter |
| US7872883B1 (en) | 2008-01-29 | 2011-01-18 | Fairchild Semiconductor Corporation | Synchronous buck power converter with free-running oscillator |
| US7723972B1 (en) | 2008-03-19 | 2010-05-25 | Fairchild Semiconductor Corporation | Reducing soft start delay and providing soft recovery in power system controllers |
| WO2014198734A1 (en) | 2013-06-14 | 2014-12-18 | Alstom Technology Ltd | Semiconductor switching string |
| US9653455B1 (en) * | 2015-11-10 | 2017-05-16 | Analog Devices Global | FET—bipolar transistor combination |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4189651A (en) * | 1975-06-20 | 1980-02-19 | Mitsubishi Denki Kabushiki Kaisha | Transistor switch device |
| DE2654419C2 (de) * | 1976-12-01 | 1983-06-09 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Schaltungsanordnung zur Spannungsbegrenzung |
| FR2470484A1 (fr) * | 1979-11-23 | 1981-05-29 | Thomson Csf | Procede de commande d'un montage darlington et montage darlington a faibles pertes |
| US4366522A (en) * | 1979-12-10 | 1982-12-28 | Reliance Electric Company | Self-snubbing bipolar/field effect (biofet) switching circuits and method |
| JPS61107813A (ja) * | 1984-10-30 | 1986-05-26 | Mitsubishi Electric Corp | 半導体装置 |
| US4680483A (en) * | 1986-02-28 | 1987-07-14 | Rca Corporation | Comparator circuit |
| US5061863A (en) * | 1989-05-16 | 1991-10-29 | Kabushiki Kaisha Toyoda Jidoshokki Seisakusho | Transistor provided with a current detecting function |
| JP3059737B2 (ja) * | 1989-12-25 | 2000-07-04 | シャープ株式会社 | 半導体記憶装置 |
-
1994
- 1994-04-12 EP EP94830168A patent/EP0677925B1/en not_active Expired - Lifetime
- 1994-04-12 DE DE69413798T patent/DE69413798T2/de not_active Expired - Fee Related
-
1995
- 1995-04-12 JP JP7087096A patent/JP2746545B2/ja not_active Expired - Fee Related
- 1995-04-12 US US08/420,756 patent/US5570057A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0677925A1 (en) | 1995-10-18 |
| JP2746545B2 (ja) | 1998-05-06 |
| DE69413798D1 (de) | 1998-11-12 |
| DE69413798T2 (de) | 1999-04-22 |
| EP0677925B1 (en) | 1998-10-07 |
| US5570057A (en) | 1996-10-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2746545B2 (ja) | ３端子絶縁ゲート型電力電子装置 | |
| US20080303580A1 (en) | Control circuit for a high-side semiconductor switch for switching a supply voltage | |
| US9595950B1 (en) | High-voltage stacked transistor circuit | |
| US4547686A (en) | Hybrid power semiconductor switch | |
| JP5407618B2 (ja) | ゲート駆動回路及び電力変換回路 | |
| CN111869068B (zh) | 开关装置以及开关装置的控制方法 | |
| JPH0220116A (ja) | 半導体デバイスの過熱検出回路装置 | |
| CN115940642B (zh) | 一种开关管导通速度控制电路 | |
| JPS59172B2 (ja) | 電界効果トランジスタの駆動回路 | |
| JP3964912B2 (ja) | 突入電流低減回路 | |
| JPH06252727A (ja) | Ｍｏｓ半導体素子の制御回路 | |
| JP2008147786A (ja) | 絶縁ゲートトランジスタの駆動回路 | |
| JPS60107917A (ja) | 複合形半導体スイッチ | |
| JP2001251846A (ja) | 電力用半導体装置 | |
| EP0606746B1 (en) | A circuit for increasing the breakdown voltage of a bipolar transistor | |
| US7057355B2 (en) | Drive circuit for operating at least one lamp in an associated load circuit | |
| JP2002111463A (ja) | Ｆｅｔの駆動回路およびスイッチング装置 | |
| EP0533354A1 (en) | Driver circuit | |
| JP2000152606A (ja) | 制御回路 | |
| JPH0430821Y2 (ja) | ||
| JPH0317471Y2 (ja) | ||
| CN115102376A (zh) | 一种低压输入的高低压驱动电路 | |
| JP2004072811A (ja) | Ｍｏｓｆｅｔ並列接続回路を有する制御回路 | |
| JP2006353040A (ja) | 擬似キャパシタンス回路 | |
| JP2001211058A (ja) | 電子スイッチ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |