JP2004072811A - Mosfet並列接続回路を有する制御回路 - Google Patents
Mosfet並列接続回路を有する制御回路 Download PDFInfo
- Publication number
- JP2004072811A JP2004072811A JP2002224447A JP2002224447A JP2004072811A JP 2004072811 A JP2004072811 A JP 2004072811A JP 2002224447 A JP2002224447 A JP 2002224447A JP 2002224447 A JP2002224447 A JP 2002224447A JP 2004072811 A JP2004072811 A JP 2004072811A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- circuit
- mosfet
- mosfets
- diodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Protection Of Static Devices (AREA)
- Dc-Dc Converters (AREA)
- Power Conversion In General (AREA)
Abstract
【課題】MOSFET並列接続時の回り込みによるMOSFETの全故障を回避し、MOSFETの故障を最小限に止めること。
【解決手段】N個のダイオード15j (j=1、2、・・・、N)を介してN個のMOSFET4j (j=1、2、・・・、N)のゲートにPNP形トランジスタ14からゲートオン電流IONを吐き出すとともに、故障したMOSFETからの回り込みをN個のダイオード15j により阻止し、N個のNPN形トランジスタ16j (j=1、2、・・・、N)によりN個のMOSFET4j (j=1、2、・・・、N)のゲートからゲートオフ電流IOFF を吸い込む。
【選択図】 図5
【解決手段】N個のダイオード15j (j=1、2、・・・、N)を介してN個のMOSFET4j (j=1、2、・・・、N)のゲートにPNP形トランジスタ14からゲートオン電流IONを吐き出すとともに、故障したMOSFETからの回り込みをN個のダイオード15j により阻止し、N個のNPN形トランジスタ16j (j=1、2、・・・、N)によりN個のMOSFET4j (j=1、2、・・・、N)のゲートからゲートオフ電流IOFF を吸い込む。
【選択図】 図5
Description
【0001】
【発明の属する技術分野】
本発明はMOSFET並列接続回路を有する制御回路において、1個のMOSFETが故障した場合の回り込みによる全故障を防止する技術に関し、例えば、電動車両の走行主回路(モータ駆動回路)に適用して有用なものである。
【0002】
【従来の技術】
図1に、電動車両の走行主回路の例として、バッテリによる直巻モータ駆動回路を示す。図1に示す走行主回路は、バッテリ1とモータ2とスイッチング素子3とを直列に接続したものであり、スイッチング素子3の或る周期におけるオン時間(以下、デューティ)を変化させることにより、モータ2を制御する。図1中、IMはモータ電流を示す。
【0003】
スイッチング素子3として、従来はトランジスタやIGBTが使用されていたが、近年では電流容量の小さなMOSFET(メタル・オキサイド・セミコンダクタ形電界効果トランジスタ)を多数個並列接続して使用することが多くなった。
【0004】
図2に、複数のMOSFETを並列接続してなる回路(以下、MOSFET並列接続回路)の概略図を示す。MOSFET並列接続回路4は複数N個のMOSFET4j (j=1、2、・・・、N)からなり、個々のゲートGは互いに独立しているが、ドレインDどうし、及び、ソースSどうしはそれぞれ全て並列接続されており、全体として、トランジスタなどの1個のスイッチング素子3に対応している。
【0005】
図3に、MOSFET並列接続回路4を用いた走行主回路とそのゲート駆動回路とを示す。
【0006】
走行主回路は、バッテリ1とモータ2とMOSFET並列接続回路4とを直列に接続したものであり、個々のMOSFET4j (j=1、2、・・・、N)のデューティ(或る周期におけるオン時間)を変化させることにより、モータ2を制御するようになっている。
【0007】
ゲート駆動回路は、N個のゲート抵抗5j (j=1、2、・・・、N)と、1個のゲート駆動IC(GIC)6からなる。ゲート駆動IC6は、上下に直列接続された2つのFET7、8と、1つの非反転ゲート回路9と、1つの反転ゲート回路10とを含み、MOSFET並列接続回路4を制御するために外部から与えられる信号(ゲート信号)11を非反転ゲート回路9はそのまま上側のFET7に与え、反転ゲート回路10は反転して下側のFET8に与えるように構成されている。直列接続された2つのFET7、8はゲート電源12に接続される。そして、2つのFET7、8の接続点13がゲート駆動IC6の入出力端であり、この接続点13にN個のゲート抵抗5j (j=1、2、・・・、N)の一端が共通に接続され、各ゲート抵抗5j (j=1、2、・・・、N)の他端は独立にN個のMOSFET4j (j=1、2、・・・、N)の個々のゲートに接続される。
【0008】
図3に示したゲート駆動回路の動作を説明する。ゲート信号11がゲート駆動IC(GIC)6に取り込まれると、ゲート信号11がハイの時は上側のFET7のみがオンで下側のFET8はオフとなり、逆に、ゲート信号11がローの時は上側のFET7はオフで下側のFET8のみがオフとなる。従って、ゲート駆動IC6は、MOSFET並列接続回路4がオンの場合は、上側のFET7からゲートオン電流IONを吐き出すことによりゲート抵抗5j (j=1、2、・・・、N)を介して全てのMOSFET4j (j=1、2、・・・、N)のゲート・ソース間コンデンサを充電し、全てのMOSFET4j (j=1、2、・・・、N)をオンさせる。逆に、MOSFET並列接続回路4がオフの場合は、下側のFET8からゲートオフ電流IOFF を吸い込むことによりゲート抵抗5j (j=1、2、・・・、N)を介して全てのMOSFET4j (j=1、2、・・・、N)のゲート・ソース間コンデンサを放電させ、全てのMOSFET4j (j=1、2、・・・、N)をオフさせる。
【0009】
【課題を解決するための手段】
詳細は図4を参照して後述するが、N個のMOSFET4j (j=1、2、・・・、N)のうち、1個のMOSFETが何らかの理由で故障した場合、回り込みによって残りN−1個のMOSFETも同時に連鎖的に故障し、制御不能となる。
【0010】
一般的に、MOSFETは故障直後はショート(短絡)モードで故障する。そのため、図4に示すように、任意の1つのMOSFET例えばMOSFET41 のドレイン・ゲート間がショートすると、バッテリ電圧VB が故障したMOSFET41 のドレイン・ゲート間及びそこのゲート抵抗41 と別のゲート抵抗4i (i=2、・・・、N)とを通って正常なN−1個のMOSFET4i (i=2、・・・、N)のゲート・ソース間に印加される。そのため、各MOSFET4j (j=1、2、・・・、N)のゲート・ソース間絶対最大定格VGSS がバッテリ電圧VB よりも低い(VGSS <VB )ならば、N−1個のMOSFET4i (i=2、・・・、N)も同時に故障し、従って、N個のMOSFET4j (j=1、2、・・・、N)の全故障となり、結果的に制御が不能となる。
【0011】
本発明は、上述したMOSFET並列接続回路を有する制御回路において、回り込みによるMOSFETの全故障を回避し、MOSFETの故障を最小限に止めることを目的とする。
【0012】
【課題を解決するための手段】
本発明は上記課題を解決するMOSFET並列接続回路を有する制御回路であり、
複数N個のMOSFETからなり、個々のゲートは互いに独立し、ドレインどうし及びソースどうしがそれぞれ並列接続されており、デューティ(或る周期におけるオン時間)の変化により電気機器を制御する回路と、N個のゲート抵抗と、ゲート電源と、PNP形トランジスタと、N個のダイオードと、N個のNPN形トランジスタとを具備すること、
ゲート信号が前記PNP形トランジスタのベースと前記N個のNPN形トランジスタのベースとに共通に与えられるようにされており、前記PNP形トランジスタのエミッタは前記ゲート電源の正極に接続され、前記PNP形トランジスタのコレクタに前記N個のダイオードのアノードが共通に接続されており、前記N個のダイオードの個々のカソードに前記N個のゲート抵抗の個々の一端が接続され、前記N個のゲート抵抗の個々の他端が前記N個のMOSFETの個々のゲートに接続されており、前記N個のNPN形トランジスタの個々のコレクタが前記N個のダイオードの個々のカソードに接続され、前記N個のNPN形トランジスタの個々のエミッタが前記ゲート電源の負極に共通に接続されていること
を特徴とする。
【0013】
【発明の実施の形態】
以下、図面を参照して、本発明の実施の形態を説明する。図5〜図6中で、図1〜図4と同じ機能の部分には同じ符号を付している。
【0014】
図5に示す例では、MOSFET並列接続回路4は、デューティ(或る周期におけるオン時間)を変化させることで電動車両のモータ2を制御するために用いられている。言い換えれば、バッテリ1とモータ2とMOSFET並列接続回路4とが直列に接続されて、電動車両の走行主回路(直巻モータ駆動回路)を構成している。MOSFET並列接続回路4のドレイン側はモータ2の巻線を介してバッテリ1の正極に接続されている。MOSFET並列接続回路4のソース側はバッテリ1の負極に接続されている。
【0015】
MOSFET並列接続回路4は、先に図2を参照して説明したように、複数N個のMOSFET4j (j=1、2、・・・、N)からなり、個々のゲートGは互いに独立しているが、ドレインDどうし、及び、ソースSどうしは全て並列接続されたものである。
【0016】
このようなMOSFET並列接続回路4に対して、ゲート駆動回路は、N個のゲート抵抗5j (j=1、2、・・・、N)と、1つの反転ゲート回路10と、ゲート電源12と、1つのPNP形トランジスタ14と、N個のダイオード15j (j=1、2、・・・、N)と、N個のNPN形トランジスタ16j (j=1、2、・・・、N)とで構成されている。N個のダイオード15j (j=1、2、・・・、N)としては、素子耐圧がバッテリ電圧VB よりも大きいものが選定されている。ゲート電源12の負極はバッテリ1の負極と共通の電位にされている。
【0017】
PNP形トランジスタ14のベースとN個のNPN形トランジスタ16j (j=1、2、・・・、N)の個々のベースとには、ゲート信号11が共通に与えられるようにされている。本例では、PNP形トランジスタ14のベースとN個のNPN形トランジスタ16j (j=1、2、・・・、N)の個々のベースとにバッファとして反転ゲート回路10の出力端を共通に接続し、反転ゲート回路10の入力端にゲート信号11を与えている。
【0018】
PNP形トランジスタ14はゲートオン電流IONを吐き出すために用いられており、そのエミッタはゲート電源12の正極に接続され、コレクタにはN個のダイオード15j (j=1、2、・・・、N)の個々のアノードが共通に接続されている。
【0019】
N個のダイオード15j (j=1、2、・・・、N)は回り込み防止用に用いられており、個々のカソードにN個のゲート抵抗5j (j=1、2、・・・、N)の個々の一端が接続されている。これらN個のゲート抵抗5j (j=1、2、・・・、N)の個々の他端は、N個のMOSFET4j (j=1、2、・・・、N)の個々のゲートに接続されている。言い換えれば、各ダイオード15j (j=1、2、・・・、N)はMOSFET4j (j=1、2、・・・、N)の個々のゲート部分において、故障したMOSFETのドレイン・ゲート間から侵入してくるバッテリ電圧VB に対して逆向きとなるように挿入されている。
【0020】
N個のNPN形トランジスタ16j (j=1、2、・・・、N)はゲートオフ電流IOFF を吸い込むために用いられており、個々のコレクタはN個のダイオード15j (j=1、2、・・・、N)の個々のカソードに接続されている。個々のエミッタはゲート電源12の負極に共通に接続されている。
【0021】
図5に示したゲート駆動回路の動作を説明する。
【0022】
ゲート信号11がハイ電位の時は、反転ゲート回路10の出力がロー電位なので、PNP形トランジスタ14のみがオンで、N個のNPN形トランジスタ16j (j=1、2、・・・、N)は全てオフとなる。従って、MOSFET並列接続回路4をオンにするゲートオン電流IONは、ゲート電源12からオンしたPNP形トランジスタ14を通り、更に、ダイオード15j とゲート抵抗5j との直列回路をこの順に通ってN個のMOSFET4j の個々のゲートに吐き出され、全てのMOSFET4j (j=1、2、・・・、N)のゲート・ソース間コンデンサを充電する。ゲートオン電流IONは、近似的にION=VG ・N/rg [A]で与えられる。VG はゲート電圧、rg は個々のゲート抵抗5j の抵抗値とする。
【0023】
逆に、ゲート信号11がロー電位の時は、反転ゲート回路10の出力がハイ電位なので、PNP形トランジスタ14のみがオフで、N個のNPN形トランジスタ16j (j=1、2、・・・、N)は全てオンとなる。従って、MOSFET並列接続回路4をオフにするゲートオフ電流IOFF は、N個のMOSFET4j の個々のゲートからゲート抵抗5j を通ってN個のNPN形トランジスタ16j に個々に吸い込まれ、全てのMOSFET4j (j=1、2、・・・、N)のゲート・ソース間コンデンサを放電させる。
【0024】
今、N個のMOSFET4j (j=1、2、・・・、N)のうち、任意の1つのMOSFETが何らかの原因で故障し、図6に示すようにドレイン・ゲート間がショートしたとする。
【0025】
この場合、故障したMOSFET4j のドレイン・ゲート間からバッテリ電圧VB が侵入してきても、各ゲートに挿入されているバッテリ電圧VB に対して逆向きのダイオード15j によりカットされる(図6中の×印17参照)。従って、各MOSFET4j (j=1、2、・・・、N)のゲート・ソース間絶対最大定格VGSS がバッテリ電圧VB より低く(VGSS <VB )ても、残りN−1個のMOSFETは故障することなく正常に動作し、モータ2を制御することができる。
【0026】
上記の説明では制御対象が電動車両のモータ2であるが、これに限らず、MOSFET並列接続回路4のデューティ(或る周期におけるオン時間)の変化で制御可能な電気機器であれば何でも良い。
【0027】
なお、図2〜図6において、MOSFET4j (j=1、2、・・・、N)のドレイン・ソース間に並列で接続されているダイオードは、サージ吸収用のものである。
【0028】
【発明の効果】
以上詳細に説明したように、本発明によれば、MOSFET並列接続回路を構成するN個のMOSFETのゲート部にN個のダイオードとN個のNPN形トランジスタを配置し、N個のダイオードを介してN個のMOSFETのゲートにPNP形トランジスタからゲートオン電流を吐き出すとともに、故障したMOSFETからの回り込みをN個のダイオードにより阻止し、N個のNPN形トランジスタによりN個のMOSFETのゲートからゲートオフ電流を吸い込むように制御回路を構成したので、たとえ1個のMOSFETが故障しても、残りN−1個のMOSFETは連鎖的に故障(全故障)することなく、正常に機能させることができる。
【図面の簡単な説明】
【図1】電動車両の走行主回路(直巻モータ駆動回路)を示す図。
【図2】MOSFET並列接続回路の例を示す図。
【図3】従来のMOSFET並列接続回路を用いた走行主回路とそのゲート駆動回路とを示す図。
【図4】従来のMOSFET並列接続時の回り込みによる全故障を示す図。
【図5】本発明の実施の形態(MOSFET並列接続回路有する制御回路)を示す図。
【図6】本発明の実施の形態によるMOSFET並列接続時の回り込み防止を示す図。
【符号の説明】
1 バッテリ
2 モータ(制御対象の電気機器)
3 スイッチング素子
4 MOSFET並列接続回路
4j (j=1、2、・・・、N) MOSFET
5j (j=1、2、・・・、N) ゲート抵抗
10 反転ゲート回路
11 ゲート信号
12 ゲート電源
14 PNP形トランジスタ
15j (j=1、2、・・・、N) ダイオード
16j (j=1、2、・・・、N) NPN形トランジスタ
17 バッテリ電圧侵入阻止を示す印
ION ゲートオン電流
IOFF ゲートオフ電流
D ドレイン
G ゲート
S ソース
【発明の属する技術分野】
本発明はMOSFET並列接続回路を有する制御回路において、1個のMOSFETが故障した場合の回り込みによる全故障を防止する技術に関し、例えば、電動車両の走行主回路(モータ駆動回路)に適用して有用なものである。
【0002】
【従来の技術】
図1に、電動車両の走行主回路の例として、バッテリによる直巻モータ駆動回路を示す。図1に示す走行主回路は、バッテリ1とモータ2とスイッチング素子3とを直列に接続したものであり、スイッチング素子3の或る周期におけるオン時間(以下、デューティ)を変化させることにより、モータ2を制御する。図1中、IMはモータ電流を示す。
【0003】
スイッチング素子3として、従来はトランジスタやIGBTが使用されていたが、近年では電流容量の小さなMOSFET(メタル・オキサイド・セミコンダクタ形電界効果トランジスタ)を多数個並列接続して使用することが多くなった。
【0004】
図2に、複数のMOSFETを並列接続してなる回路(以下、MOSFET並列接続回路)の概略図を示す。MOSFET並列接続回路4は複数N個のMOSFET4j (j=1、2、・・・、N)からなり、個々のゲートGは互いに独立しているが、ドレインDどうし、及び、ソースSどうしはそれぞれ全て並列接続されており、全体として、トランジスタなどの1個のスイッチング素子3に対応している。
【0005】
図3に、MOSFET並列接続回路4を用いた走行主回路とそのゲート駆動回路とを示す。
【0006】
走行主回路は、バッテリ1とモータ2とMOSFET並列接続回路4とを直列に接続したものであり、個々のMOSFET4j (j=1、2、・・・、N)のデューティ(或る周期におけるオン時間)を変化させることにより、モータ2を制御するようになっている。
【0007】
ゲート駆動回路は、N個のゲート抵抗5j (j=1、2、・・・、N)と、1個のゲート駆動IC(GIC)6からなる。ゲート駆動IC6は、上下に直列接続された2つのFET7、8と、1つの非反転ゲート回路9と、1つの反転ゲート回路10とを含み、MOSFET並列接続回路4を制御するために外部から与えられる信号(ゲート信号)11を非反転ゲート回路9はそのまま上側のFET7に与え、反転ゲート回路10は反転して下側のFET8に与えるように構成されている。直列接続された2つのFET7、8はゲート電源12に接続される。そして、2つのFET7、8の接続点13がゲート駆動IC6の入出力端であり、この接続点13にN個のゲート抵抗5j (j=1、2、・・・、N)の一端が共通に接続され、各ゲート抵抗5j (j=1、2、・・・、N)の他端は独立にN個のMOSFET4j (j=1、2、・・・、N)の個々のゲートに接続される。
【0008】
図3に示したゲート駆動回路の動作を説明する。ゲート信号11がゲート駆動IC(GIC)6に取り込まれると、ゲート信号11がハイの時は上側のFET7のみがオンで下側のFET8はオフとなり、逆に、ゲート信号11がローの時は上側のFET7はオフで下側のFET8のみがオフとなる。従って、ゲート駆動IC6は、MOSFET並列接続回路4がオンの場合は、上側のFET7からゲートオン電流IONを吐き出すことによりゲート抵抗5j (j=1、2、・・・、N)を介して全てのMOSFET4j (j=1、2、・・・、N)のゲート・ソース間コンデンサを充電し、全てのMOSFET4j (j=1、2、・・・、N)をオンさせる。逆に、MOSFET並列接続回路4がオフの場合は、下側のFET8からゲートオフ電流IOFF を吸い込むことによりゲート抵抗5j (j=1、2、・・・、N)を介して全てのMOSFET4j (j=1、2、・・・、N)のゲート・ソース間コンデンサを放電させ、全てのMOSFET4j (j=1、2、・・・、N)をオフさせる。
【0009】
【課題を解決するための手段】
詳細は図4を参照して後述するが、N個のMOSFET4j (j=1、2、・・・、N)のうち、1個のMOSFETが何らかの理由で故障した場合、回り込みによって残りN−1個のMOSFETも同時に連鎖的に故障し、制御不能となる。
【0010】
一般的に、MOSFETは故障直後はショート(短絡)モードで故障する。そのため、図4に示すように、任意の1つのMOSFET例えばMOSFET41 のドレイン・ゲート間がショートすると、バッテリ電圧VB が故障したMOSFET41 のドレイン・ゲート間及びそこのゲート抵抗41 と別のゲート抵抗4i (i=2、・・・、N)とを通って正常なN−1個のMOSFET4i (i=2、・・・、N)のゲート・ソース間に印加される。そのため、各MOSFET4j (j=1、2、・・・、N)のゲート・ソース間絶対最大定格VGSS がバッテリ電圧VB よりも低い(VGSS <VB )ならば、N−1個のMOSFET4i (i=2、・・・、N)も同時に故障し、従って、N個のMOSFET4j (j=1、2、・・・、N)の全故障となり、結果的に制御が不能となる。
【0011】
本発明は、上述したMOSFET並列接続回路を有する制御回路において、回り込みによるMOSFETの全故障を回避し、MOSFETの故障を最小限に止めることを目的とする。
【0012】
【課題を解決するための手段】
本発明は上記課題を解決するMOSFET並列接続回路を有する制御回路であり、
複数N個のMOSFETからなり、個々のゲートは互いに独立し、ドレインどうし及びソースどうしがそれぞれ並列接続されており、デューティ(或る周期におけるオン時間)の変化により電気機器を制御する回路と、N個のゲート抵抗と、ゲート電源と、PNP形トランジスタと、N個のダイオードと、N個のNPN形トランジスタとを具備すること、
ゲート信号が前記PNP形トランジスタのベースと前記N個のNPN形トランジスタのベースとに共通に与えられるようにされており、前記PNP形トランジスタのエミッタは前記ゲート電源の正極に接続され、前記PNP形トランジスタのコレクタに前記N個のダイオードのアノードが共通に接続されており、前記N個のダイオードの個々のカソードに前記N個のゲート抵抗の個々の一端が接続され、前記N個のゲート抵抗の個々の他端が前記N個のMOSFETの個々のゲートに接続されており、前記N個のNPN形トランジスタの個々のコレクタが前記N個のダイオードの個々のカソードに接続され、前記N個のNPN形トランジスタの個々のエミッタが前記ゲート電源の負極に共通に接続されていること
を特徴とする。
【0013】
【発明の実施の形態】
以下、図面を参照して、本発明の実施の形態を説明する。図5〜図6中で、図1〜図4と同じ機能の部分には同じ符号を付している。
【0014】
図5に示す例では、MOSFET並列接続回路4は、デューティ(或る周期におけるオン時間)を変化させることで電動車両のモータ2を制御するために用いられている。言い換えれば、バッテリ1とモータ2とMOSFET並列接続回路4とが直列に接続されて、電動車両の走行主回路(直巻モータ駆動回路)を構成している。MOSFET並列接続回路4のドレイン側はモータ2の巻線を介してバッテリ1の正極に接続されている。MOSFET並列接続回路4のソース側はバッテリ1の負極に接続されている。
【0015】
MOSFET並列接続回路4は、先に図2を参照して説明したように、複数N個のMOSFET4j (j=1、2、・・・、N)からなり、個々のゲートGは互いに独立しているが、ドレインDどうし、及び、ソースSどうしは全て並列接続されたものである。
【0016】
このようなMOSFET並列接続回路4に対して、ゲート駆動回路は、N個のゲート抵抗5j (j=1、2、・・・、N)と、1つの反転ゲート回路10と、ゲート電源12と、1つのPNP形トランジスタ14と、N個のダイオード15j (j=1、2、・・・、N)と、N個のNPN形トランジスタ16j (j=1、2、・・・、N)とで構成されている。N個のダイオード15j (j=1、2、・・・、N)としては、素子耐圧がバッテリ電圧VB よりも大きいものが選定されている。ゲート電源12の負極はバッテリ1の負極と共通の電位にされている。
【0017】
PNP形トランジスタ14のベースとN個のNPN形トランジスタ16j (j=1、2、・・・、N)の個々のベースとには、ゲート信号11が共通に与えられるようにされている。本例では、PNP形トランジスタ14のベースとN個のNPN形トランジスタ16j (j=1、2、・・・、N)の個々のベースとにバッファとして反転ゲート回路10の出力端を共通に接続し、反転ゲート回路10の入力端にゲート信号11を与えている。
【0018】
PNP形トランジスタ14はゲートオン電流IONを吐き出すために用いられており、そのエミッタはゲート電源12の正極に接続され、コレクタにはN個のダイオード15j (j=1、2、・・・、N)の個々のアノードが共通に接続されている。
【0019】
N個のダイオード15j (j=1、2、・・・、N)は回り込み防止用に用いられており、個々のカソードにN個のゲート抵抗5j (j=1、2、・・・、N)の個々の一端が接続されている。これらN個のゲート抵抗5j (j=1、2、・・・、N)の個々の他端は、N個のMOSFET4j (j=1、2、・・・、N)の個々のゲートに接続されている。言い換えれば、各ダイオード15j (j=1、2、・・・、N)はMOSFET4j (j=1、2、・・・、N)の個々のゲート部分において、故障したMOSFETのドレイン・ゲート間から侵入してくるバッテリ電圧VB に対して逆向きとなるように挿入されている。
【0020】
N個のNPN形トランジスタ16j (j=1、2、・・・、N)はゲートオフ電流IOFF を吸い込むために用いられており、個々のコレクタはN個のダイオード15j (j=1、2、・・・、N)の個々のカソードに接続されている。個々のエミッタはゲート電源12の負極に共通に接続されている。
【0021】
図5に示したゲート駆動回路の動作を説明する。
【0022】
ゲート信号11がハイ電位の時は、反転ゲート回路10の出力がロー電位なので、PNP形トランジスタ14のみがオンで、N個のNPN形トランジスタ16j (j=1、2、・・・、N)は全てオフとなる。従って、MOSFET並列接続回路4をオンにするゲートオン電流IONは、ゲート電源12からオンしたPNP形トランジスタ14を通り、更に、ダイオード15j とゲート抵抗5j との直列回路をこの順に通ってN個のMOSFET4j の個々のゲートに吐き出され、全てのMOSFET4j (j=1、2、・・・、N)のゲート・ソース間コンデンサを充電する。ゲートオン電流IONは、近似的にION=VG ・N/rg [A]で与えられる。VG はゲート電圧、rg は個々のゲート抵抗5j の抵抗値とする。
【0023】
逆に、ゲート信号11がロー電位の時は、反転ゲート回路10の出力がハイ電位なので、PNP形トランジスタ14のみがオフで、N個のNPN形トランジスタ16j (j=1、2、・・・、N)は全てオンとなる。従って、MOSFET並列接続回路4をオフにするゲートオフ電流IOFF は、N個のMOSFET4j の個々のゲートからゲート抵抗5j を通ってN個のNPN形トランジスタ16j に個々に吸い込まれ、全てのMOSFET4j (j=1、2、・・・、N)のゲート・ソース間コンデンサを放電させる。
【0024】
今、N個のMOSFET4j (j=1、2、・・・、N)のうち、任意の1つのMOSFETが何らかの原因で故障し、図6に示すようにドレイン・ゲート間がショートしたとする。
【0025】
この場合、故障したMOSFET4j のドレイン・ゲート間からバッテリ電圧VB が侵入してきても、各ゲートに挿入されているバッテリ電圧VB に対して逆向きのダイオード15j によりカットされる(図6中の×印17参照)。従って、各MOSFET4j (j=1、2、・・・、N)のゲート・ソース間絶対最大定格VGSS がバッテリ電圧VB より低く(VGSS <VB )ても、残りN−1個のMOSFETは故障することなく正常に動作し、モータ2を制御することができる。
【0026】
上記の説明では制御対象が電動車両のモータ2であるが、これに限らず、MOSFET並列接続回路4のデューティ(或る周期におけるオン時間)の変化で制御可能な電気機器であれば何でも良い。
【0027】
なお、図2〜図6において、MOSFET4j (j=1、2、・・・、N)のドレイン・ソース間に並列で接続されているダイオードは、サージ吸収用のものである。
【0028】
【発明の効果】
以上詳細に説明したように、本発明によれば、MOSFET並列接続回路を構成するN個のMOSFETのゲート部にN個のダイオードとN個のNPN形トランジスタを配置し、N個のダイオードを介してN個のMOSFETのゲートにPNP形トランジスタからゲートオン電流を吐き出すとともに、故障したMOSFETからの回り込みをN個のダイオードにより阻止し、N個のNPN形トランジスタによりN個のMOSFETのゲートからゲートオフ電流を吸い込むように制御回路を構成したので、たとえ1個のMOSFETが故障しても、残りN−1個のMOSFETは連鎖的に故障(全故障)することなく、正常に機能させることができる。
【図面の簡単な説明】
【図1】電動車両の走行主回路(直巻モータ駆動回路)を示す図。
【図2】MOSFET並列接続回路の例を示す図。
【図3】従来のMOSFET並列接続回路を用いた走行主回路とそのゲート駆動回路とを示す図。
【図4】従来のMOSFET並列接続時の回り込みによる全故障を示す図。
【図5】本発明の実施の形態(MOSFET並列接続回路有する制御回路)を示す図。
【図6】本発明の実施の形態によるMOSFET並列接続時の回り込み防止を示す図。
【符号の説明】
1 バッテリ
2 モータ(制御対象の電気機器)
3 スイッチング素子
4 MOSFET並列接続回路
4j (j=1、2、・・・、N) MOSFET
5j (j=1、2、・・・、N) ゲート抵抗
10 反転ゲート回路
11 ゲート信号
12 ゲート電源
14 PNP形トランジスタ
15j (j=1、2、・・・、N) ダイオード
16j (j=1、2、・・・、N) NPN形トランジスタ
17 バッテリ電圧侵入阻止を示す印
ION ゲートオン電流
IOFF ゲートオフ電流
D ドレイン
G ゲート
S ソース
Claims (1)
- 複数N個のMOSFETからなり、個々のゲートは互いに独立し、ドレインどうし及びソースどうしがそれぞれ並列接続されており、デューティ(或る周期におけるオン時間)の変化により電気機器を制御する回路と、N個のゲート抵抗と、ゲート電源と、PNP形トランジスタと、N個のダイオードと、N個のNPN形トランジスタとを具備すること、
ゲート信号が前記PNP形トランジスタのベースと前記N個のNPN形トランジスタのベースとに共通に与えられるようにされており、前記PNP形トランジスタのエミッタは前記ゲート電源の正極に接続され、前記PNP形トランジスタのコレクタに前記N個のダイオードのアノードが共通に接続されており、前記N個のダイオードの個々のカソードに前記N個のゲート抵抗の個々の一端が接続され、前記N個のゲート抵抗の個々の他端が前記N個のMOSFETの個々のゲートに接続されており、前記N個のNPN形トランジスタの個々のコレクタが前記N個のダイオードの個々のカソードに接続され、前記N個のNPN形トランジスタの個々のエミッタが前記ゲート電源の負極に共通に接続されていること
を特徴とするMOSFET並列接続回路用防止ゲート駆動回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002224447A JP2004072811A (ja) | 2002-08-01 | 2002-08-01 | Mosfet並列接続回路を有する制御回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002224447A JP2004072811A (ja) | 2002-08-01 | 2002-08-01 | Mosfet並列接続回路を有する制御回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004072811A true JP2004072811A (ja) | 2004-03-04 |
Family
ID=32012401
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002224447A Withdrawn JP2004072811A (ja) | 2002-08-01 | 2002-08-01 | Mosfet並列接続回路を有する制御回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004072811A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008035519A1 (fr) * | 2006-09-22 | 2008-03-27 | Panasonic Corporation | Climatiseur |
JP2012256987A (ja) * | 2011-06-07 | 2012-12-27 | Toyota Industries Corp | スイッチング回路 |
CN110957896A (zh) * | 2019-08-07 | 2020-04-03 | 郑州嘉晨电器有限公司 | 一种便于检测的多个mosfet管并联电路 |
-
2002
- 2002-08-01 JP JP2002224447A patent/JP2004072811A/ja not_active Withdrawn
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008035519A1 (fr) * | 2006-09-22 | 2008-03-27 | Panasonic Corporation | Climatiseur |
JPWO2008035519A1 (ja) * | 2006-09-22 | 2010-01-28 | パナソニック株式会社 | 空気調和機 |
JP2012256987A (ja) * | 2011-06-07 | 2012-12-27 | Toyota Industries Corp | スイッチング回路 |
US9083333B2 (en) | 2011-06-07 | 2015-07-14 | Kabushiki Kaisha Toyota Jidoshokki | Switching circuit |
CN110957896A (zh) * | 2019-08-07 | 2020-04-03 | 郑州嘉晨电器有限公司 | 一种便于检测的多个mosfet管并联电路 |
CN110957896B (zh) * | 2019-08-07 | 2022-03-29 | 河南嘉晨智能控制股份有限公司 | 一种便于检测的多个mosfet管并联电路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6819149B2 (en) | Gate drive device for reducing a surge voltage and switching loss | |
KR900006046B1 (ko) | 도전변조형 mosfet의 과전류보호회로 | |
JP4432215B2 (ja) | 半導体スイッチング素子のゲート駆動回路 | |
US9570905B2 (en) | Semiconductor drive apparatus | |
JP4536108B2 (ja) | 負荷駆動回路 | |
JP4779549B2 (ja) | 電圧駆動型半導体素子のゲート駆動回路。 | |
WO2001022584A1 (fr) | Circuit anti-surtension pour semi-conducteur de puissance | |
WO2017086113A1 (ja) | スイッチ回路及び電源システム | |
JP2017079534A (ja) | ゲート制御回路 | |
CN111030431B (zh) | 半导体装置 | |
JP2009194514A (ja) | パワー半導体のゲート駆動回路 | |
CN105471417A (zh) | 用于反向导通的igbt的控制电路 | |
CN111869068B (zh) | 开关装置以及开关装置的控制方法 | |
JP4727360B2 (ja) | 絶縁ゲート型半導体素子のゲート回路 | |
US20130328537A1 (en) | Buck converter with reverse current protection, and a photovoltaic system | |
JP2004072811A (ja) | Mosfet並列接続回路を有する制御回路 | |
JP4192650B2 (ja) | パワースイッチング素子の駆動回路 | |
JP2009095166A (ja) | 電圧制御形スイッチングデバイスのゲート駆動装置 | |
JP2003133926A (ja) | 突入電流抑止回路 | |
JP2001177387A (ja) | 負荷駆動装置 | |
US20120256493A1 (en) | Switching device and switching module | |
EP2161761A2 (en) | Relay circuit | |
JPS60107917A (ja) | 複合形半導体スイッチ | |
WO2020035712A1 (ja) | スイッチング回路 | |
JP3918778B2 (ja) | 保護回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20051004 |