JPS6140136B2 - - Google Patents

Info

Publication number
JPS6140136B2
JPS6140136B2 JP54111233A JP11123379A JPS6140136B2 JP S6140136 B2 JPS6140136 B2 JP S6140136B2 JP 54111233 A JP54111233 A JP 54111233A JP 11123379 A JP11123379 A JP 11123379A JP S6140136 B2 JPS6140136 B2 JP S6140136B2
Authority
JP
Japan
Prior art keywords
semiconductors
rubber
elastic body
plate
tab
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP54111233A
Other languages
English (en)
Other versions
JPS5635446A (en
Inventor
Shinichi Oota
Mitsuyoshi Nakatsuka
Keiji Hazama
Fumio Yoshida
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Resonac Corp
Original Assignee
Hitachi Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Chemical Co Ltd filed Critical Hitachi Chemical Co Ltd
Priority to JP11123379A priority Critical patent/JPS5635446A/ja
Publication of JPS5635446A publication Critical patent/JPS5635446A/ja
Publication of JPS6140136B2 publication Critical patent/JPS6140136B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

【発明の詳細な説明】 本発明はダイオードやトランジスターのような
半導体素子やこれら半導体の集積回路(以下半導
体類と称す)を気密収納するためのパツケージに
関するものであり、更に詳しくは半導体類を装着
したリードフレームを予め成形された少なくとも
1個が半導体類及び金属細線を収納するための窪
みを有する2個の熱可塑性樹脂板状成形品(以下
板状体と称す)により挾んだ状態で一体気密化す
ることを特徴とする熱可塑性樹脂製のフラツトパ
ツケージ及びデユアルインラインパツケージに関
するものである。
従来、半導体類のパツケージ方式には金属、セ
ラミツクス及びガラス等で気密シールを行うパツ
ケージ方式とプラスチツクによるパツケージ方式
とがあり、半導体類の保護技術の進歩による信頼
性の向上により最近は廉価なプラスチツクパツケ
ージが主流となつている。
現在実用に供せられているプラスチツクパツケ
ージにはその製造方式によりいわゆるモールド法
と注入法の2種類がある。
中でも金属との密着性、耐湿性、電気及び機械
特性などに優れたエポキシ樹脂のトランスフアー
成形法によるプラスチツクパツケージが最も多く
使用されている。
この成形法は第1図に示すようにタブ1上の半
導体類2に設けられた電極とリード4を金やアル
ミニウム等の金属細線3により結線した状態のリ
ードフレーム5を上型6及び下型7の間に挾み、
図示はしていないがスプルー、ランナ、ゲートを
介してトランスフアー成形機より成形樹脂材料を
キヤビテイ8に充填成形する方法である。
このトランスフアー成形法はリードフレームの
厚みのバラツキ、金型加工の精度及び使用にとも
なう摩耗、寸法の狂い等により金型とリードフレ
ーム間に隙間ができ、この部分およびその周辺に
フラツシユの出る場合が多くこれらリード上のフ
ラツシユはリードとソケツトとの接触不良や半田
づけ作業の妨げの原因となるため除去作業が必要
となる等の欠点を有していた。
更にこの方法ではリードフレームや金属細線あ
るいは半導体類と封止に供する樹脂材料の熱膨脹
係数の差による熱応力の発生により、場合によつ
ては、半導体類の割れや金属細線の断線をおこす
等の欠点もあつた。
また、半導体類および金属細線が直接樹脂と接
しているため、樹脂中に含まれる塩素イオン、ナ
トリウムイオンなどのイオン性不純物が半導体類
に拡散し、電食を起こし、不良の原因となること
が多かつた。
かかる欠点を補うため、第2図に示すように、
予め成形された少なくとも一個が半導体類及び金
属細線を収納するための窪みを有する2個の板状
体9,9′により半導体類を装着したリードフレ
ーム5を挾み、超音波振動法、熱融着法あるいは
界面に接着剤を介在させた形により三者を一体化
させ、リード部にフラツシユが少なく熱応力の発
生による半導体類の割れや金属細線の断線のな
い、またイオン性不純物による電食のおそれのな
い半導体類のパツケージが提案されている。
上記のような少なくとも1個が半導体類及び金
属細線を収納するための窪みを有する2個の板状
体により、半導体類を気密封止する構造を有する
半導体類のパツケージでは、熱応力の発生による
半導体類の割れや金属細線の断線およびイオン性
不純物による電食は防止できるが、反面、半導体
類は周囲を気体に囲まれた状態であるために、熱
伝導性が悪く、半導体類を動作させたときに発生
する熱の板状体を通しての放散性が悪くなり、動
作特性に影響を与えるという問題が内在してい
た。
本発明は、このような欠点に鑑みてなされたも
のであり、以下本発明を実施例にもとづき図面を
用いて説明する。
第3図〜第6図はそれぞれ本発明の実施例を示
すものであり、第3図においてリードフレーム5
には半導体類2がタブ1上に装着され、半導体類
及びリード4は金属細線3により結線されてお
り、さらにリードフレームは予め成形された半導
体類および金属細線を収納するための窪み11,
11′を有する2個の板状体9,9′により気密封
止されている。その際、板状体9′に設けられた
窪み11′にはゴム状弾性体10が充填されてお
り、該ゴム状弾性体はタブの下面および窪みの壁
面に接触した構造を有している。この場合、ゴム
状弾性体の弾性力により、ゴム状弾性体はタブの
下面および窪みの壁面に密着した構造となつてい
る。
本発明で用いるゴム状弾性体は柔軟性に富んで
いるため、合体時の板状体あるいはタブの高低差
に容易に追随することができる。
ゴム状弾性体の熱伝導率は金属等に比較して小
さいが電力損失の小さな半導体類に対しては放熱
特性は十分である。
ゴム状弾性体の板状体の窪みへの充填のしかた
は他にも種々のものが考えられるが、第4図はゴ
ム状弾性体がタブの下側及び窪みの壁面に接触し
ているが完全に窪みを充満していない構造のもの
である。
第5図はタブの裏面に対向する板状体が平板状
で窪みを有していない場合であり板状体とタブの
裏面の僅かの間隙にゴム状弾性体10を介在させ
た構造を有している。
第6図は半導体類がチツプコート剤12により
チツプコートされたものを用いており、ゴム状弾
性体はタブ及び窪み11′の壁面に接触した構造
を有している。
以上代表的な例を挙げ説明したが、本発明はこ
れらに限定されるものではなく、放熱性の向上を
目的とするゴム状弾性体をタブの裏面と該裏面に
対向せる板状体の内面との間に介在させる限りに
於いて種々の形態をとりうるものである。またゴ
ム状弾性体の供給方法としては、適宜な方法、例
えば注射器による点滴などによればよい。
本発明に用いられる熱可塑性樹脂としては、そ
れぞれの半導体類のパツケージに対する要求特性
に応じて種々の種類のものが用いられるが、高い
耐熱性(耐熱変形性及び耐熱劣化性)と低い透湿
性及び一定水準以上の成形性を有することが必要
である。
代表的な例としては、ポリフエニレンサルフア
イドや、ポリフエニレンオキサイド、ポリエーテ
ルサルフオン、ポリスルフオン、フエノキシ樹脂
及びポリアセタール等のエーテル系樹脂、ポリエ
チレンテレフタレート、ポリブチレンテレフタレ
ート及びポリアリレート等のエステル系樹脂、ポ
リアミド系樹脂の中でも吸水率の低いグレード等
の樹脂及びこれらの混合系更にはこれら樹脂とガ
ラス繊維を中心とした無機充填剤との組み合わせ
等をあげることができる。
本発明に使用されるゴム状弾性体としては、ゴ
ム状弾性体の弾性力により、タブの下面および窪
みの壁面に密着したものであれば、すべて使用可
能であるが、例えばシリコーンゴムのうち二液型
RTVゴムコンパウンド、KE102RTV、
KE103RTV、KE106LTV、KE104GEL(以上信
越化学(株)製)や、半導体の表面処理用のレジン、
KJR4010、KJR4020、KJR4050、KJR9010(以上
信越化学(株)製)、あるいはポリプタジエンゴム等
があげられる。
実施例 1 第3図に示すような形態に、リードフレーム及
び2個の板状体を合体した。板状体はポリフエニ
レンサルフアイド(フイリツプス社製ライトン
PPS、R−4)であり、ゴム状弾性体は、信越化
学(株)製シリコーンゴムKJR4010である。またゴム
状弾性体を使用しないことを除いては、上記とま
つたく同様の方法で、リードフレーム及び2個の
板状体を合体した。
以上により得られた封止品を動作させ、予め温
度測定の為にタブにとりつけた熱電対によりタブ
部の温度を測定した。その結果、第3図に示す構
造では平衝状態において、KJR4010を使用した封
止品では、90℃、KJR4010を用いないものでは
150℃となつた。
実施例 2 第5図に示すような形態に、リードフレーム及
び2個の板状体を合体した。板状体及びゴム状弾
性体は、実施例1と同様のものを使用した。実施
例1と同様に動作させた結果、タブ部の温度は平
衝状態において80℃であつた。
本発明によれば次の効果が達成される。
窪みを有する板状体による気密封止で問題とな
る気体層介在による熱放散の低下が、ゴム状弾性
体を使用することにより、半導体類→タブ→ゴム
状弾性体→板状体という径路により熱が放散され
るため、熱放散性に優れ動作信頼性の高い半導体
パツケージが得られる。
【図面の簡単な説明】
第1図は従来の半導体類の成形方法を示す断面
図、第2図は窪みを有するパツケージの合体方式
を示す断面図、第3図〜第6図は本発明の実施例
を示すもので、いずれも半導体類を装着した状態
のパツケージの断面図である。 符号の説明、1……タブ、2……半導体類、3
……金属細線、4……リード、5……リードフレ
ーム、6……上型、7……下型、8……キヤビテ
イ、9,9′……板状体、10……ゴム状弾性
体、11,11′……窪み、12……チツプコー
ト剤。

Claims (1)

  1. 【特許請求の範囲】 1 少なくとも1個が半導体類を収納するための
    窪みを有する2個の熱可塑性樹脂板状成形品によ
    り、半導体類をタブ上に装着したリードフレーム
    を挟み、加熱加圧により一体化させる半導体類の
    パツケージ成形方法において、半導体類を装着し
    たタブの裏面と該裏面に対抗せる熱可塑性板状成
    形品の内面との間に、ゴム状弾性体を介在させる
    ことを特徴とする半導体類のパツケージ法。 2 ゴム状弾性体がシリコーンゴムである特許請
    求の範囲第1項記載の半導体類のパツケージ法。
JP11123379A 1979-08-30 1979-08-30 Package for semiconductors Granted JPS5635446A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11123379A JPS5635446A (en) 1979-08-30 1979-08-30 Package for semiconductors

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11123379A JPS5635446A (en) 1979-08-30 1979-08-30 Package for semiconductors

Publications (2)

Publication Number Publication Date
JPS5635446A JPS5635446A (en) 1981-04-08
JPS6140136B2 true JPS6140136B2 (ja) 1986-09-08

Family

ID=14555928

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11123379A Granted JPS5635446A (en) 1979-08-30 1979-08-30 Package for semiconductors

Country Status (1)

Country Link
JP (1) JPS5635446A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5998805U (ja) * 1982-12-24 1984-07-04 斉藤 政夫 髪型型紙

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4969271A (ja) * 1972-11-09 1974-07-04

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4969271A (ja) * 1972-11-09 1974-07-04

Also Published As

Publication number Publication date
JPS5635446A (en) 1981-04-08

Similar Documents

Publication Publication Date Title
JPH05291590A (ja) 半導体圧力センサ
TW546790B (en) Semiconductor package having a resin cap member
JPS6140136B2 (ja)
JP2004118511A (ja) メモリカード及びその製造方法
GB2432457A (en) Sensor arrangement and method for fabricating a sensor arrangement
JP2001116639A (ja) 半導体圧力センサおよびその製造方法
JPH0317220B2 (ja)
KR920018880A (ko) 유리봉지형 세라믹 패키지
JPH0451991B2 (ja)
KR100225597B1 (ko) 반도체 패키지의 히트싱크 제조방법
JPH01228152A (ja) 半導体装置の製造方法
JP2003347447A (ja) 半導体素子収納用パッケージ
JPS58147143A (ja) プラスチツクicチツプパツケ−ジ
JP2617236B2 (ja) 半導体レーザ装置
JPS5851423B2 (ja) 半導体類のパッケ−ジ成形方法
KR0182505B1 (ko) 본딩 와이어 보호용 히트 싱크를 구비한 고방열형 패키지
JPS647643A (en) Semiconductor device
KR100426499B1 (ko) 반도체패키지의구조
JPS5998540A (ja) 半導体装置
JPH0266963A (ja) 半導体装置の製造方法
JPH05129731A (ja) モールド型半導体レーザ装置の製造方法
JPH0312467B2 (ja)
JPS63104382A (ja) 半導体用ステム
JPS6155946A (ja) 半導体類のパツケ−ジ構造
CN113345862A (zh) 钉架结构及半导体结构