JPS6136948A - 集積回路装置 - Google Patents
集積回路装置Info
- Publication number
- JPS6136948A JPS6136948A JP15981784A JP15981784A JPS6136948A JP S6136948 A JPS6136948 A JP S6136948A JP 15981784 A JP15981784 A JP 15981784A JP 15981784 A JP15981784 A JP 15981784A JP S6136948 A JPS6136948 A JP S6136948A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- layer
- opening
- integrated circuit
- wirings
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（技術分野）
本発明はモノリシック大規模集積回路装置に関し、と＜
ＶＣ３層以上の配線層をもったマスタースライス型集積
回路のレイアウト構造に関する。
ＶＣ３層以上の配線層をもったマスタースライス型集積
回路のレイアウト構造に関する。
（従来技術）
近年、大規模化、多様化しつつある論理集積回路におい
てマスタースライス構造を用いることが多い。すなわち
、テ、グ内に論理回路を構成するに十分なトランジスタ
及び抵抗からなるセルが７レイ状に配列された構造を有
するウェハー基板（以下マスク基板という）をメタライ
ゼーショの前の工程迄終了した形で準備しておく。この
メタライゼーション工程においては、アルξ等の金鳥配
線を用いて複数個のセル内の素子を結線し、回路フロッ
クを構成すると共に、さらに回路プロ。
てマスタースライス構造を用いることが多い。すなわち
、テ、グ内に論理回路を構成するに十分なトランジスタ
及び抵抗からなるセルが７レイ状に配列された構造を有
するウェハー基板（以下マスク基板という）をメタライ
ゼーショの前の工程迄終了した形で準備しておく。この
メタライゼーション工程においては、アルξ等の金鳥配
線を用いて複数個のセル内の素子を結線し、回路フロッ
クを構成すると共に、さらに回路プロ。
り間の結線を行うこと罠より所望の機能を有するＬＳＩ
を構成している。このマスク基板を準備しておくこと罠
より、個々の品種の設計及び製造に資する手間及び時間
は、メタライゼーション工程に係わる部分のみが必要で
あり、初期工程段階から伽々の品種に専用の基板を準備
する場合に比較して、大幅に低減することが出来る。
を構成している。このマスク基板を準備しておくこと罠
より、個々の品種の設計及び製造に資する手間及び時間
は、メタライゼーション工程に係わる部分のみが必要で
あり、初期工程段階から伽々の品種に専用の基板を準備
する場合に比較して、大幅に低減することが出来る。
このマスタスライス型集積回路においては、多様な品種
を実現する為に５回路プロ、り内配線及び回路プロ、り
間配線の為に十分な配、Ｓｉ領域を設ける必要がある。
を実現する為に５回路プロ、り内配線及び回路プロ、り
間配線の為に十分な配、Ｓｉ領域を設ける必要がある。
例えば、マスタ基板テップに設定する必要のおる回路プ
ロ、り間結線の為の配線通過＋３１４ｅ通路（以下配薯
トラックという）の一方向当りの本数Ｎとマスタスライ
スが実現しようとする論理回路のゲート数Ｇとの関係は
次式のように表される。
ロ、り間結線の為の配線通過＋３１４ｅ通路（以下配薯
トラックという）の一方向当りの本数Ｎとマスタスライ
スが実現しようとする論理回路のゲート数Ｇとの関係は
次式のように表される。
Ｎ＝ａＧｂ
ここで、ａ、ｂはマスタスライスの構造及び回路形式！
８＃に固有な正の係数であり、ｂは一般に０．５より大
きい。一方、配線領域の面積は配線に関するデザインル
ールが不変の場合、Ｎの２乗に比例することから、配線
領域面積のす、グに占める割合はゲート数の増大ととも
に大きくなると言われている。この配線領域面積の増大
に伴うチップサイズの拡大はテッグ夷造における歩留り
の低下、ゲート間配線長の伸長に依る遅延時間の増大を
もたらす。従って、十分なる配線トラック数を確保しつ
つ配線領域面積の増大を防ぐことが萬性能、高集積マス
タースライス実現の為の沖要な条件であると言える。
８＃に固有な正の係数であり、ｂは一般に０．５より大
きい。一方、配線領域の面積は配線に関するデザインル
ールが不変の場合、Ｎの２乗に比例することから、配線
領域面積のす、グに占める割合はゲート数の増大ととも
に大きくなると言われている。この配線領域面積の増大
に伴うチップサイズの拡大はテッグ夷造における歩留り
の低下、ゲート間配線長の伸長に依る遅延時間の増大を
もたらす。従って、十分なる配線トラック数を確保しつ
つ配線領域面積の増大を防ぐことが萬性能、高集積マス
タースライス実現の為の沖要な条件であると言える。
この条件を満す為Ｋｌ’を通常％ ２通りのカニが考え
られている。１つは配線幅や配線間隔を微細化する方法
であり、他の１′）は配線層を多／ｉ［する方法である
。
られている。１つは配線幅や配線間隔を微細化する方法
であり、他の１′）は配線層を多／ｉ［する方法である
。
以下、この多層配線に関して説明する０この多層配線の
配線１０間の４通の為に絶縁層Ｖｒ設りる開口部（以下
単に＝口部という）の形状及び配置がチックＭ小化の効
果に大きな影４−をもつ。
配線１０間の４通の為に絶縁層Ｖｒ設りる開口部（以下
単に＝口部という）の形状及び配置がチックＭ小化の効
果に大きな影４−をもつ。
第２図は従来のマスタースライスブ、グ内の３層からな
る配線相互の結線の様子を示す平面図である。図におい
て、１層配線１から１層と２１１１１０の開口部２を介
して２層配線３１Ｃ，史に２層と３層間の開口部４を介
して３層配線５に電気的に接続されている様子を示して
いる０まだ、１１〜１９け１層配線１のトラ、り（配線
可能通路）、２１〜２９は２層配線３のトラック、３１
〜３６は３層配？ａ５のトラックを各々示す０通常マス
タスライスにおいては、配線設計の簡単化延いては自動
化のために、第２図に示されるように、配線領域の少く
とも一部分において、配線トラックが一定のピッチで固
定位置に配列される構造を有する。
る配線相互の結線の様子を示す平面図である。図におい
て、１層配線１から１層と２１１１１０の開口部２を介
して２層配線３１Ｃ，史に２層と３層間の開口部４を介
して３層配線５に電気的に接続されている様子を示して
いる０まだ、１１〜１９け１層配線１のトラ、り（配線
可能通路）、２１〜２９は２層配線３のトラック、３１
〜３６は３層配？ａ５のトラックを各々示す０通常マス
タスライスにおいては、配線設計の簡単化延いては自動
化のために、第２図に示されるように、配線領域の少く
とも一部分において、配線トラックが一定のピッチで固
定位置に配列される構造を有する。
このビ、テは、許容される配線幅寸法、配線間隔寸法、
開口部寸法及び開口部に対する配線層の被覆寸法等の最
小値によって決定される０第１図において、２層配線の
配線トラ、クビッチは、１層−２層間間口部１が占有す
る２層配線トラック２５の隣接２層配線トラック２４．
２６に２層配線が配置出来るよう設定されている。−′
５．２層−３層間開ロ部４は１１ＷＩ−２層間間口部に
比較しそのサイズが大きい為に隣接２層配線トラックに
２ＩｉＩｉ配線を配置することが出来ない０従って、図
のように２層配線６．７は、開口部４の近傍で配線トラ
、り２３．２７に迂回して配置されている。
開口部寸法及び開口部に対する配線層の被覆寸法等の最
小値によって決定される０第１図において、２層配線の
配線トラ、クビッチは、１層−２層間間口部１が占有す
る２層配線トラック２５の隣接２層配線トラック２４．
２６に２層配線が配置出来るよう設定されている。−′
５．２層−３層間開ロ部４は１１ＷＩ−２層間間口部に
比較しそのサイズが大きい為に隣接２層配線トラックに
２ＩｉＩｉ配線を配置することが出来ない０従って、図
のように２層配線６．７は、開口部４の近傍で配線トラ
、り２３．２７に迂回して配置されている。
このようにｌｌ舎−２，１間の開口部と２層−３層間の
開口部のサイズに整合性がない場合、２層配線トラ、り
の有効利用が阻げられ、多層化の効果が十分に得られな
いという欠点があった０（発明の目的） 本発明の目的は、このような欠点を除き、多層配線によ
るチ、グ縮小の効果を防げることなく、配線層間の開口
部を耐雪した構造を有する集積回路装置を掃供するとと
Ｋある。
開口部のサイズに整合性がない場合、２層配線トラ、り
の有効利用が阻げられ、多層化の効果が十分に得られな
いという欠点があった０（発明の目的） 本発明の目的は、このような欠点を除き、多層配線によ
るチ、グ縮小の効果を防げることなく、配線層間の開口
部を耐雪した構造を有する集積回路装置を掃供するとと
Ｋある。
（発明の構成）
本発明の構１！、は、第１．第２の各絶縁層を向に介し
てそれぞｔ重畳された第１．第２および第３の配線層を
少くとも有するマスタースライス型集積回路装置におい
て、前記第１および第２の配線層の間にあり前記第１の
絶縁層に設けられた第１の開口部の中心と、前記第２と
第３の配線層の間にある第２の絶縁層に設けられた第２
の開口部の中心が象積回路チ、グの何れかの選民平行な
同一直線上に有り、かつ前記第１と第２の各開口部をそ
ねそれ被う第４．第５の配線層の配線方向の幅がほぼ等
しいととを特徴とする。
てそれぞｔ重畳された第１．第２および第３の配線層を
少くとも有するマスタースライス型集積回路装置におい
て、前記第１および第２の配線層の間にあり前記第１の
絶縁層に設けられた第１の開口部の中心と、前記第２と
第３の配線層の間にある第２の絶縁層に設けられた第２
の開口部の中心が象積回路チ、グの何れかの選民平行な
同一直線上に有り、かつ前記第１と第２の各開口部をそ
ねそれ被う第４．第５の配線層の配線方向の幅がほぼ等
しいととを特徴とする。
（作用）
本発明の構造をとることＫより、第１の開口部と第２の
開口部が一直線上にある場合、この直線に平行な第４．
第５の配線層からなる配線を第２の開口部の存在Ｋｔ３
げられることなく、設計ルール上許容される間隔迄、第
１の開口部に接近させることが可能となり、第２の配線
層の配線領域が有効に使用されることＫなり、多層化の
効果が十分に発揮される。
開口部が一直線上にある場合、この直線に平行な第４．
第５の配線層からなる配線を第２の開口部の存在Ｋｔ３
げられることなく、設計ルール上許容される間隔迄、第
１の開口部に接近させることが可能となり、第２の配線
層の配線領域が有効に使用されることＫなり、多層化の
効果が十分に発揮される。
（実施例）
次に図面を用いて本発明の実施例を詳細に説明する。
第１図は本発明の一実施例の平面図である。本実施例は
、第２図と同様Ｋ、マスタスライステ。
、第２図と同様Ｋ、マスタスライステ。
プ内において少くとも２層配線トラ、りｚ１〜２９が一
定ピッチで固定位置に配置されている領域において、３
層からなる配線が相互に結線される様子を示す。すなわ
ち、１層配線１から１層−２層間の開口部２を介して２
層配線３に、史に２１−−３１−の開口部４を介して３
層配線５に電気的に接続されている。ここで２層の配線
トラ、り２１〜２９け、第１の開口部の占有する配線ト
ラックにと隣接した配線トラックに２層配線が配置ｔｉ
＝Ｊ能なように設定されている。一方、第２の開口部２
を被う２層配線の幅も第１の開口部２を被う２層配線の
幅に等しく設定されている。従って、第１の開口部２と
第２の開口部４が配置されている２層配線トラックｚ５
の隣接トラ、り２４．２６にも２層配線６．７を、第２
の開口部４に防げられることなく、配置することが可能
となっている。なお、このように配線できるのけ、蕗光
装置などの加工技術の進歩により、微細加工がｉＪ能と
なったためである。
定ピッチで固定位置に配置されている領域において、３
層からなる配線が相互に結線される様子を示す。すなわ
ち、１層配線１から１層−２層間の開口部２を介して２
層配線３に、史に２１−−３１−の開口部４を介して３
層配線５に電気的に接続されている。ここで２層の配線
トラ、り２１〜２９け、第１の開口部の占有する配線ト
ラックにと隣接した配線トラックに２層配線が配置ｔｉ
＝Ｊ能なように設定されている。一方、第２の開口部２
を被う２層配線の幅も第１の開口部２を被う２層配線の
幅に等しく設定されている。従って、第１の開口部２と
第２の開口部４が配置されている２層配線トラックｚ５
の隣接トラ、り２４．２６にも２層配線６．７を、第２
の開口部４に防げられることなく、配置することが可能
となっている。なお、このように配線できるのけ、蕗光
装置などの加工技術の進歩により、微細加工がｉＪ能と
なったためである。
（発明の効果）
以上説明したように、本発明１寸、多層の配Ｉｌ１層を
有するマスタースライス型集積回路において、１つの配
線層の配線から上層及び下層の配置に接続する２種の開
口部を被うその配線の幅を等しくすることにより、これ
ら配線層の配線領域の利用率を高める効果をもたらす。
有するマスタースライス型集積回路において、１つの配
線層の配線から上層及び下層の配置に接続する２種の開
口部を被うその配線の幅を等しくすることにより、これ
ら配線層の配線領域の利用率を高める効果をもたらす。
なお、本発明の適用される配線は、回路プロ、り内また
は回路ブロック間を結ぶ信号配線でも良いし、電源等固
定電位の配線でも良いことは勿論である０
は回路ブロック間を結ぶ信号配線でも良いし、電源等固
定電位の配線でも良いことは勿論である０
第１図は本発明の一実施例を示す平面図、第２図は従来
の半導装置を示す平面図である図において、 １・・・・・・１層配線、２・・・１層−２層開口部、
３゜６．７・・・・・・２層配線、４・・・・・・２層
−３Ｉ−開口部、５・・・・・３層配線、ＩＩ〜１９・
・・・・・１層トラック、２１〜２９・・・・・・２層
トラ、り、３１〜３６・・・・・３層トラックである。 ゛−−−
の半導装置を示す平面図である図において、 １・・・・・・１層配線、２・・・１層−２層開口部、
３゜６．７・・・・・・２層配線、４・・・・・・２層
−３Ｉ−開口部、５・・・・・３層配線、ＩＩ〜１９・
・・・・・１層トラック、２１〜２９・・・・・・２層
トラ、り、３１〜３６・・・・・３層トラックである。 ゛−−−
Claims (2)
- （１）第１、第２の絶縁層を間に介してそれぞれ重畳さ
れた第１、第２および第３の配線層を少くとも有するマ
スタースライス型集積回路装置において、前記第１と第
２の配線層の間にあり前記第１の絶縁層に設けられた第
１の開口部の中心と、前記第２と第３の配線層の間にあ
り前記第２の絶縁層に設けられた第２の開口部の中心が
集積回路アップの何れかの辺に平行な同一直線上に有り
、かつ前記第１と第２の各開口部をそれぞれ被う第４、
第５の各配線層の配線方向の幅がほぼ等しいことを特徴
とする集積回路装置。 - （２）第１および第２の開口部の第４および第５の各配
線層が、一定の間隔で設定されている配線可能通路領域
上に配置されている特許請求範囲第１項記載の集積回路
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15981784A JPS6136948A (ja) | 1984-07-30 | 1984-07-30 | 集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15981784A JPS6136948A (ja) | 1984-07-30 | 1984-07-30 | 集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6136948A true JPS6136948A (ja) | 1986-02-21 |
Family
ID=15701892
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15981784A Pending JPS6136948A (ja) | 1984-07-30 | 1984-07-30 | 集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6136948A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03105288U (ja) * | 1990-02-14 | 1991-10-31 |
-
1984
- 1984-07-30 JP JP15981784A patent/JPS6136948A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03105288U (ja) * | 1990-02-14 | 1991-10-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02165652A (ja) | 半導体集積回路装置 | |
| JP3917683B2 (ja) | 半導体集積回路装置 | |
| KR930005493B1 (ko) | 반도체집적회로장치 | |
| JPS61292341A (ja) | 半導体集積回路 | |
| JPS6136948A (ja) | 集積回路装置 | |
| KR910007900B1 (ko) | 반도체 집적회로장치 | |
| JPH0348669B2 (ja) | ||
| JPH0750708B2 (ja) | 半導体装置 | |
| JPH03224261A (ja) | 半導体集積回路装置 | |
| JPS61140149A (ja) | 半導体集積回路装置 | |
| JP2873696B2 (ja) | 半導体装置 | |
| JPS6079744A (ja) | 半導体装置 | |
| JPS60178641A (ja) | 半導体装置 | |
| JP2762844B2 (ja) | 半導体装置 | |
| JP2551077B2 (ja) | 半導体集積回路装置 | |
| JPH04162669A (ja) | 半導体集積回路 | |
| JPS6034039A (ja) | 半導体装置 | |
| JPH07120709B2 (ja) | 半導体集積回路の配線方式 | |
| JPS62291136A (ja) | 集積回路の配線方法 | |
| JPH0467656A (ja) | 半導体装置 | |
| JPH01270248A (ja) | 半導体装置の製造方法 | |
| JPS60224243A (ja) | ゲ−トアレ−型半導体集積回路装置の製造方法 | |
| JPS6043845A (ja) | 多層配線部材の製造方法 | |
| JPS615547A (ja) | 多層配線構造 | |
| JPH04280452A (ja) | 半導体集積回路装置の製造方法および半導体集積回路装置 |