JPS6135735B2

JPS6135735B2 -

Info

Publication number: JPS6135735B2
Application number: JP51141265A
Authority: JP
Inventors: Masanori Ienaka; Yasuo Kominami
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1976-11-26
Filing date: 1976-11-26
Publication date: 1986-08-14
Also published as: JPS5366103A

Description

【発明の詳細な説明】本発明は、PLL（Phase―Locked―Loop）回
路を具備したFMステレオ復調回路を対象とす
る。

PLL回路は、所望の入力信号と、電圧制御発振
器（以下VCOとも称す）の発振信号との間の位
相を比較し、その位相差を位相比較器で電圧信号
に変換し、この直流電圧を増幅して電圧制御発振
器に帰還させることによつてフイードバツクルー
プを形成したもので、このフイードバツクループ
によつて電圧制御発振器がいつも所定の入力信号
と同一位相の発振周波数で発振させることができ
るので、PLL回路は周波数選択特性を持たせるこ
とができる。このような特徴を利用してFMステ
レオ復調回路においては19KHzパイロツト信号と
同期した38KHz副搬送波信号を再生するための再
生回路等に用いられている。

かかるPLL回路を利用したFMステレオ復調回
路の例を第１図のブロツク線図を用いて示す。同
図に示されたFMステレオ復調回路は左右両チヤ
ンネル信号と19KHzパイロツト信号とを含むコン
ポジツト信号Vinが入力される位相比較器１と、
低域フイルタLPF２と、直流増幅器DCアンプ３
と、76KHz出力を発生する電圧制御発振回路VCO
４と、その発振周波数を38KHzに分周する第１の
フリツプフロツプ回路FF₁５と、さらに上記38K
Hzを19KHzに分周する第２と第３のフリツプフロ
ツプ回路FF₂及びFF₃６，７とからなるPLL回路
１１と、FMステレオ信号の副搬送波復調信号と
して取り出された38KHz信号によつてスイツチン
グ方式によつて左右音声信号Ｒ，Ｌを復調するた
めの復調器１０と、ステレオ・モノラルスイツチ
ング手段としての同期検波器８及びステレオ表示
用ランプLPを駆動するためのランプ駆動回路９
とを有する。上記同期検波器８はステレオ受信時
にコンポジツト信号中の19KHzパイロツト信号を
上記第３のフリツプフロツプ回路FF₃７によつて
形成された19KHzスイツチング信号により同期検
波して19KHzパイロツト信号の振幅レベルに対応
した直流電圧を出力するものであり、ランプ駆動
回路９は上記同期検波器の直流出力によつて駆動
されランプLPを点灯してステレオ表示を行うも
のである。

ところで上記構成のFMステレオ復調回路にあ
つては、電源印加用の電源スイツチをオン・オフ
する時に復調器１０から得られる左右のステレオ
再生出力し、Ｒに異常音を含むようになるという
問題を有する。この問題を第３図を用いてさらに
詳細に説明する。すなわち、第３図は、電源オ
ン・オフ時の印加電圧の立上り及び立下りの状況
を示したものであり、縦軸に電源電圧Vcc（例え
ば12V）、横軸に時間ｔを取つてある。同図に示
すように、電源スイツチをオンとした段階から印
加電圧が12Vに立上る迄及び電源スイツチをオフ
とした段階から印加電圧が0Vとなるまでの時間
が大きく、図中斜線の領域が上述の異常音が発生
する範囲である。かかる現象が生ずる原因は必ず
しも明らかではないが、本願発明者の検討による
と電源電圧が低くなつている段階でも電圧制御発
振器は発振動作を行つており、電源電圧が低い場
合はフリツプフロツプ回路５から復調器１０に印
加される38KHz副搬送波信号の周波数および位相
がステレスコンポジツト信号中の19KHzパイロツ
ト信号の周波数および位相と厳密には一致しなく
なり、最終的に復調器１０から得られる左右のス
テレオ再生出力し、Ｒに異常音が含まれるように
なるものと考えられる。

なお、左右のステレオ再生出力Ｌ、Ｒ中の異常
音発生の詳細なメカニズムは、以下のものと考え
られる。

すなわち、電源電圧が適正な場合は、分周回路
段のフリツプフロツプ回路５から復調器１０に印
加される正確な周波数の38KHz副搬送波信号を
sin2ωｔと表示すると、コンポジツト信号中のサ
ブ信号は（Ｌ−Ｒ）sin2ωｔと表示されることが
でき、これらの正確な両信号が復調器１０に印加
されている場合は、左右のステレオ再生出力し、
Ｒは当然正常なものとなる。

しかしながら、電源電圧が低電圧となつた場
合、分周回路段のフリツプフロツプ回路５から復
調器１０に印加される信号はもはや正確な38KHz
とならなくなるので、この信号はsin（２ω＋
Δ）ｔとして表示され、この信号sin（２ω＋
Δ）ｔとサブ信号（Ｌ−Ｒ）sin2ωｔとが復調器
１０に印加されたとすれば、誤差周波数Δ分に対
応するとともに聴感上不快なビート音（うなり）
が左右のステレオ再生出力Ｌ，Ｒに含まれるもの
と考えられる。

なお、上述のように電源スイツチ動作に基づく
印加電圧の立上り及び立下りが穏やかなのは、電
源オン・オフ動作に基づくポツプ音の発生を防止
するために電源側にデカツプリング回路が設けら
れているからである。

このように聴感上不快なビート音の発生を防止
する方法として、復調器１０の両出力し、Ｒへの
信号伝達を全面的に停止する方法もあるが、この
方法では両出力へモノラルオーデイオ信号自体も
信号伝達されなくなり、FM受信機としての最低
限の機能であるモノラル再生機能をも失われてし
まい、製品的価値が著しく失われてしまうことが
本願発明者等の検討により明らかとされた。

本願発明は上記の如き検討結果を基にしてなさ
れたものであり、その目的とするところは電源オ
ン・オフ時の如く電源電圧の低電圧時に不所望な
異常音、特に聴感上不快なビート音の発生を防止
することができるとともにかかる防止動作の間に
FM受信機としての最底限の機能であるモノラル
再生機能を維持することの可能なFMステレオ復
調回路を提供することにある。

かかる目的を達成する本願発明のFMステレオ
復調回路は電源電圧のレベルを検出する制御回路
を特に具備してなり、この制御回路は電源電圧の
低電圧時にPLL回路の分周回路段から復調器に周
波数および位相に関して誤差を有する38KHz信号
が供給されることを停止することを特徴とする。
かくして、本願発明によれば低電源電圧時に誤差
周波数を有する38KHz信号の復調器への供給が停
止されてビート音の発生が防止されるとともに、
復調器のステレオ復調動作を強制的に禁止しこの
復調器をモノラル復調動作せしめられるものであ
る。

本願発明のより好適な実施形態によれば、電源
電圧のレベルを検出する制御回路は、電源電圧の
低電圧時にステレオ・ランプ駆動回路のランプ点
灯動作を強制的に禁止することを特徴とする。

かかる実施形態によれば、電源電圧が著しく低
下してPLL回路の電圧制御発振回路の発振停止、
分周回路段のフリツプフロツプ回路の異常反転動
作等の理由により、モノラル放送受信にもかかわ
らずステレオ表示用のランプが誤点灯することが
防止されることができる。

以下実施例にそつて図面を参照し本発明を具体
的に説明する。

第２図PLL回路を具備した本発明によるFMス
テレオ復調回路の一実施例を示すブロツク線図で
ある。上記FMステレオ復調回路は、コンポジツ
ト信号Vinが印加される位相比較器１、低域フイ
ルタ２、DCアンプ３、VCO４、分周回路段とし
ての第１から第３のフリツプフロツプ回路FF₁〜
FF₃からなるPLL回路１１と、38KHzスイツチン
グ信号とコンポジツト信号が印加される復調器１
０と、コンポジツト信号Vin中の19KHzパイロツ
ト信号とフリツプフロツプ回路FF₃７の出力から
得られた19KHzスイツチング信号が印加される同
期検波器８と、この同期検波器８の出力によつて
駆動され、ステレオ表示用ランプLPを点灯する
ランプ駆動回路９とを有する。分周回路段のフリ
ツプフロツプ回路FF₂６から得られる19KHzスイ
ツチング信号は位相比較器１の他方の入力に印加
されているので、電源電圧が適正な場合はV.C.O
４の発振出力の周波数および位相はコンポジツト
信号中の19KHzパイロツト信号の周波数および位
相に関して所定の関係に正確にロツクされるもの
となる。そして本実施例ではその目的を達成する
ために、V.C.O４の出力（第１のフリツプフロツ
プ回路FF₁の入力）と電源Vccとの間に制御回路
１２を設ける。この制御回路１２によつて、電源
オン・オフ時に上記V.C.O４とフリツプフロツプ
回路FF₁５の入出力ラインを電源電圧に近いレベ
ルに固定しようとするものである。

かかる回路によれば、電圧制御発振回路４又は
フリツプフロツプ回路５が誤動作するような領域
（印加電圧の立下り又は立下りのとき）では、フ
リツプフロツプ回路FF₁５の入力電圧が固定され
ることとなるからフリツプフロツプ回路FF₁５は
動作を停止する。すなわち、本実施例では電源ス
イツチのオン・オフ動作に基づく印加電源電圧の
立上り及び立下り時にフリツプフロツプ回路FF₁
５の出力から復調器１０の入力に印加される副搬
送波信号のレベルが直流的に固定されるため、復
調器１０のモノラル復調動作となり、復調器１０
のステレオ復調動作が強制的に禁止されることと
なり、復調器１０の出力Ｌ，Ｒより聴感上不快な
ビート音の発生が防止される一方、出力Ｌ，Ｒよ
りモノラルオーデイオ再生出力信号（Ｌ＋Ｒ）を
得ることができるようになる。なお、印加電源電
圧があるレベルに達したとき（例えば７〜8V）
には上記制御回路１２の動作は解除され、フリツ
プフロツプ回路FF₁５がVCO４の出力に基づいて
動作するようになる。

上述のように本実施例によれば、電源電圧の低
電圧時には制御回路１２はフリツプフロツプ回路
FF₁５の入力電圧を強制的に固定するものである
ため、他のフリツプフロツプ回路FF₂，FF₃６，
７の分周動作も停止される。従つて、正常時はス
テレオ受信時のコンポジツト信号中の19KHzパイ
ロツト信号と分周回路段のフリツプフロツプ回路
FF₃７から19KHzスイツチング信号とが印加され
ることにより19KHzパイロツト信号のレベルに対
応した出力信号を発生する同期検波回路８にはフ
リツプフロツプ回路FF₃７より固定レベルの出力
が印加されるので、同期検波回路８のレベル検波
動作が停止される。かくして、本実施例によれば
低電圧時のPLL回路のV.C.O４の発振停止、分周
回路段のフリツプフロツプ回路５〜７の異常反転
動作等の理由によるステレオ表示用ランプ
（LP）の誤点灯（モノラル放送受信にもかかわら
ず点灯されること）が防止されることができる。

本発明の具体的な実施例を用いてさらに詳細に
説明する。

第４図は本発明のPLL回路を含むFMステレオ
復調回路の具体的回路図である。

図中１は位相比較器であり、19KHzパイロツト
信号を含むステレオコンポジツト信号Vinが印加
される。２は低域フイルタであり、上記位相比較
器１の出力から高調波成分を取り除くためのもの
である。３は直流増幅器であり、上記位相比較器
１の出力を増幅するためのものである。４は電圧
制御発振器（VCO）であり、抵抗R₃₇、コンデン
サC₁よりなる発振時定数回路と、差動対トラン
ジスタQ₁，Q₂、マルチコレクタトランジスタ
Q₃、マルチエミツタトランジスタQ₄、定電流源
回路I₀₁，I₀₂及び抵抗R₁〜R₄からなり、上記マル
チエミツタトランジスタQ₄の一方のエミツタか
ら76KHz発振出力が取り出される。ここで、上記
トランジスタQ₃のエミツタが接続される電源ラ
インは12Vであり、トランジスタQ₁のコレクタが
接続される電源ラインは6Vとなつているが、こ
の6Vの電圧は12Vから降圧回路１４を介して取り
出される。そして、12Vラインには、電源（12V
の電池等）から電源スイツチSW及びデカツプリ
ング回路（抵抗R₃₆、コンデンサC₁）を介して電
圧が印加されるようになつている。また、図中５
は上記VCOの76KHz出力を38KHzに分周するため
のフリツプフロツプ回路であり、トランジスタ
Q₉〜Q₁₂、抵抗R₇〜R₁₀からなり、このフリツプ
フロツプ回路には、トランジスタQ₅〜Q₈及び抵
抗R₅からなる駆動回路を介して上記VCO４の出
力が印加されるようになつている。６は上記フリ
ツプフロツプ回路５の38KHz出力を19KHzに分周
するフリツプフロツプ回路であり、トランジスタ
Q₁₃〜Q₁₆及び抵抗R₁₂〜R₁₇よりなる。７は上記フ
リツプフロツプ回路６とは位相の異なる19KHz出
力を発生させるフリツプフロツプ回路であり、ト
ランジスタQ₁₇〜Q₂₀及び抵抗R₁₆〜R₂₂よりなる。
本実施例ではその目的を達成するために、電源ラ
イン（12V）と接地端子間に以下に示すような制
御回路１２を設ける。

すなわち、抵抗R₃₈とツエナーダイオードZ₁か
らなる安定化電源回路（例えば7.2Vの出力を生
ずるように設計する）と、差動対トランジスタ
Q₃₆〜Q₃₇及び定電流源回路I₀₃よりなる差動増幅
器と、電源端子を接地端子間に設けられたダイオ
ード接続のトランジスタQ₃₈と抵抗R₄₁，R₄₂と、
同じく電源端子と接地端子間に設けられたpnpト
ランジスタQ₃₈と抵抗R₄₀との直列接続回路とを設
け、安定化電源回路の出力はトランジスタQ₃₆の
ベースに印加し、このトランジスタQ₃₆のコレク
タを上記pnpトランジスタのQ₃₉のベースに接続
し、トランジスタQ₃₇のベースとトランジスタ
Q₃₈のコレクタとを接続し、このトランジスタ
Q₃₈のエミツタを抵抗R₃₉を介して上記pnpトラン
ジスタQ₃₈のコレクタに接続するとともに、この
接続点を上記フリツプフロツプ回路５の駆動用ト
ランジスタQ₅のベースに接続することによつて
制御回路１２が構成される。このため、フリツプ
フロツプ回路５の駆動用トランジスタQ₅のベー
スには上記制御回路１２の出力と前述のVCO４
の出力（トランジスタQ₄のエミツタ）とが共通
接続されることになる。

上記フリツプフロツプ回路５の38KHz出力信号
は復調器１０に印加される。この復調器１０は、
例えば複合対のトランジスタ差動増幅器からなる
マルチプライヤ回路によつて形成され、この復調
器によつてコンポジツト信号からの音声の左右出
力信号（Ｒ，Ｌ）を取り出すことができる。図中
８は、同期検波器であり、トランジスタQ₂₁，
Q₂₂及び抵抗R₂₃〜R₂₅よりなり、コンポジツト信
号中の19KHzパイロツト信号と第３のフリツプフ
ロツプ回路７から得られる19KHzスイツチング信
号との同期検波を実行し、同期検波出力電圧を発
生する。９はランプ駆動回路であり、トランジス
タQ₂₃〜Q₃₅、抵抗R₂₇〜R₃₄、定電流源回路I₀₄，
I₀₅およびコンデンサC₂からなり、上記同期検波
器８の出力に基づいて上記コンデンサC₂に電荷
が蓄積されることになり、これによつてランプ
LPを点灯するものである。

上記構成の本発明によれば以下に述べる動作説
明によりその目的が達成できる理由が明らかとな
るであろう。なお、以下の動作説明では本発明の
特徴部分である制御回路１２の動作を中心として
述べることとする。

先ず、電源スイツチSWを閉じると、デカツプ
リング回路１３を介して徐々に立上る電圧が電源
ラインに印加されることになる。このとき、印加
電源電圧が低くツエナーダイオードZ₁は非導通と
なるため、制御回路１２においては、低レベルの
印加電源電圧はそのままトランジスタQ₃₆のベー
スに印加されるのに対し、分圧抵抗R₄₁，R₄₂によ
る低レベル印加電源電圧の分圧電圧がトランジス
タQ₃₇のベースに印加されるので、トランジスタ
Q₃₇がオフ、トランジスタQ₃₆がオンとなる。こ
のため、pnpトランジスタQ₃₉がオンとなり、こ
の制御回路１２の出力（トランジスタQ₃₉のコレ
クタ）電圧は、トランジスタQ₃₉は飽和領域に駆
動されているためそのコレクタ・エミツタ間電圧
は無視できる程小さいので12Vに向かつて上昇中
の電源電圧に極めて近いレベルに設定されること
になる。すなわち、フリツプフロツプ回路５の駆
動用トランジスタQ₅が常にオン状態となつてい
ることによりフリツプフロツプ回路５は誤動作せ
ず、したがつてこの段階ではいかなる38KHz副搬
送波信号もフリツプフロツプ回路５から復調器１
０に供給されることなく、復調器１０の動作はモ
ノラル復調動作に強制的に切換えられる。そし
て、電源電圧が7.2V以上となると、安定化電源
回路の出力（トランジスタQ₃₆のベース）電圧は
7.2Vに固定されるが、トランジスタQ₃₇のベース
電圧がそれ（7.2V）以上になるため、トランジ
スタQ₃₆がオフとなり、したがつてpnpトランジ
スタQ₃₉もオフとなつてこの制御回路による出力
の固定動作は解除されることになり通常の分周動
作が行なわれる。

次に電源スイツチSWをオフとするとデカツプ
リング回路１３が有ることにより印加電圧は徐々
に立下ることになる。このときの制御回路１２の
動作に注目すれば、電源ラインの印加電圧が
7.2V近辺になると、今までオフとなつていたト
ランジスタQ₃₆がオンとなり、このトランジスタ
に電流が流れるものとなる。このため、pnpトラ
ンジスタQ₃₉がオンとなりこの制御回路の出力点
（フリツプフロツプ回路の駆動用トランジスタQ₅
のベース）の電圧を電源電圧に固定することにな
る。したがつて同様に復調器１０の動作はモノラ
ル復調動作に強制的に切換えられる。やがて電源
電圧が0Vにまで到達すると全部の回路の動作が
停止することとなる。なお、電源電圧が7.2V以
上のときは、トランジスタQ₃₇がオン、トランジ
スタQ₃₆がオフとなつており、フリツプフロツプ
回路に正常の動作を行わせることができることは
言うまでもない。このように、7.2Vを中心とし
て出力電圧を固定するようにしたのは、正常動作
時における電源電圧の変動に基づいてこの制御回
路１２が誤動作しないように安全性を保つための
工夫である。

以上のようにして、第１段目のフリツプフロツ
プ回路５の動作を制御することによつて、これか
ら38KHz副搬送波信号を受ける復調器１０の出力
から異常音が発生されることを防止することがで
きるのである。

本発明は上記実施例に限定されることなく種々
の変形を用いることができる。

例えば、上記実施ではフリツプフロツプ回路の
入力電圧を固定する手段として、電源電圧がある
レベル（7.2V）に達したときに、上記入力電圧
を電源レベルにすることとしたが、これに限ら
ず、接地レベルに固定するような方式を用いても
よいし、また、電圧制御発振器の発振動作を停止
せしめることによつて目的を達成するような方法
を用いてもよい。

すなわち、電圧制御発振器の発振動作を停止す
る方法としては、例えば制御回路１２のトランジ
スタQ₃₉のコレクタ出力により電圧制御発振器４
のトランジスタQ₂のベースを強制的に電源電圧
レベル又は接地電圧レベルに設定することにより
実行可能である。

本発明は、分周回路の38KHz出力に基づいて復
調器を駆動するPLL方式のFMステレオ復調回路
に広く適用できる。

【図面の簡単な説明】

第１図は、PLL回路を用いたFMステレオ復調
回路の概略を示すブロツク線図、第２図は本発明
のPLL回路を用いたFMステレオ復調回路の一例
を示すブロツク線図、第３図はPLL回路における
誤動作を説明するための電圧波形図、第４図は本
発明のPLL回路を用いたFMステレオ復調回路の
具体的実施例を示す回路図である。符号の説明、１……位相比較器、２……LPF、
３……DCアンプ、４……VCO、５〜７……分周
回路、８……同期検波器、９……ランプ駆動回
路、１０……復調器、１１……PLL回路、１２…
…制御回路、１３……デカツプリング回路、１４
……降圧回路、Q₁〜Q₃₉……トランジスタ、R₁〜
R₄₀……抵抗、C₁〜C₂……コンデンサ、LP……ラ
ンプ。

Claims

【特許請求の範囲】

１電源電圧を発生する電源と、コンポジツト信
号中の19KHzパイロツト信号がその一方の入力に
印加される位相比較器、該位相比較器の出力によ
つて駆動される低域フイルタ、該低域フイルタの
出力によつて駆動される直流増幅器、該直流増幅
器の出力によつて制御される電圧制御発振回路、
該電圧制御発振回路の出力によつて制御される分
周回路段からなり、該分周回路段から得られる
19KHzスイツチング信号を上記位相比較器の他方
の人力に印加することにより上記電圧制御発振回
路の発振出力の周波数および位相を上記コンポジ
ツト信号中の19KHzパイロツト信号の周波数およ
び位相に関して所定の関係にロツクするPLL回路
と、上記PLL回路の上記分周回路段から得られる
38KHz信号とコンポジツト信号とから左右出力信
号を取り出す復調器とを具備するFMステレオ復
調回路において、上記電源から印加れる電源電圧
のレベルを検出する制御回路をさらに具備してな
り、上記制御回路は上記電源電圧の低電圧時に上
記分周回路段から上記復調器に38KHz信号が供給
されることを停止することを特徴とするFMステ
レオ復調回路。