JPS5930351B2 - Ｆｍステレオ復調回路 - Google Patents
Ｆｍステレオ復調回路Info
- Publication number
- JPS5930351B2 JPS5930351B2 JP52057707A JP5770777A JPS5930351B2 JP S5930351 B2 JPS5930351 B2 JP S5930351B2 JP 52057707 A JP52057707 A JP 52057707A JP 5770777 A JP5770777 A JP 5770777A JP S5930351 B2 JPS5930351 B2 JP S5930351B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- output
- stereo
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04H—BROADCAST COMMUNICATION
- H04H40/00—Arrangements specially adapted for receiving broadcast information
- H04H40/18—Arrangements characterised by circuits or components specially adapted for receiving
- H04H40/27—Arrangements characterised by circuits or components specially adapted for receiving specially adapted for broadcast systems covered by groups H04H20/53 - H04H20/95
- H04H40/36—Arrangements characterised by circuits or components specially adapted for receiving specially adapted for broadcast systems covered by groups H04H20/53 - H04H20/95 specially adapted for stereophonic broadcast receiving
- H04H40/45—Arrangements characterised by circuits or components specially adapted for receiving specially adapted for broadcast systems covered by groups H04H20/53 - H04H20/95 specially adapted for stereophonic broadcast receiving for FM stereophonic broadcast systems receiving
- H04H40/72—Arrangements characterised by circuits or components specially adapted for receiving specially adapted for broadcast systems covered by groups H04H20/53 - H04H20/95 specially adapted for stereophonic broadcast receiving for FM stereophonic broadcast systems receiving for noise suppression
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D1/00—Demodulation of amplitude-modulated oscillations
- H03D1/22—Homodyne or synchrodyne circuits
- H03D1/2209—Decoders for simultaneous demodulation and decoding of signals composed of a sum-signal and a suppressed carrier, amplitude modulated by a difference signal, e.g. stereocoders
- H03D1/2236—Decoders for simultaneous demodulation and decoding of signals composed of a sum-signal and a suppressed carrier, amplitude modulated by a difference signal, e.g. stereocoders using a phase locked loop
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/06—Receivers
- H04B1/16—Circuits
- H04B1/1646—Circuits adapted for the reception of stereophonic signals
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Stereo-Broadcasting Methods (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Noise Elimination (AREA)
Description
【発明の詳細な説明】
この発明は、ＦＭステレオ復調回路に関する。
ＰＰＬ（フェーズ、ロツクド、ループ）を用いたＦＭス
テレオ復調回路において、上記ＰＰＬ回路を構成する電
圧制御型発振回路（以下、ＶＣＯという）は、音声出力
が大きくなることなどにより生ずる電源電圧の低下が著
るしいとき、この電圧の低下の影響を受けて発振周波数
が変動する。従来このような変動は、ＰＬＬ内の位相検
波器の出力により補正されるが、ＰＬＬのロックレンジ
、キヤプチヤレンジの限界付近及び限界以上では補・正
されない。３８ＫＨ２再生副搬送波は、上記ＶＣＯ出力
を１／ｎ分周して得るものであるため、このときの発振
回路の周波数変動により再生副搬送波の周波数及び位相
も変動する。
テレオ復調回路において、上記ＰＰＬ回路を構成する電
圧制御型発振回路（以下、ＶＣＯという）は、音声出力
が大きくなることなどにより生ずる電源電圧の低下が著
るしいとき、この電圧の低下の影響を受けて発振周波数
が変動する。従来このような変動は、ＰＬＬ内の位相検
波器の出力により補正されるが、ＰＬＬのロックレンジ
、キヤプチヤレンジの限界付近及び限界以上では補・正
されない。３８ＫＨ２再生副搬送波は、上記ＶＣＯ出力
を１／ｎ分周して得るものであるため、このときの発振
回路の周波数変動により再生副搬送波の周波数及び位相
も変動する。
この変動により、再生副搬送波でコンポジット信号をス
イッチ・ シダすることにより得られる右信号と左信号
とからなるステレオ再生出力のそれぞれにこのステレオ
再生出力に異常音（雑音）を含むようになる。このよう
な異常音は、ポータブルラジオ等のように低電圧で動作
する受信機であつて、劣化したフ 電池により動作する
場合に生じ易いことの他、比較的高い電圧で動作する受
信機においても、電源スイッチのＯＮ３ＯＦＦ時に、電
源電圧がゆるやかに立ち上り、あるいは立ち下ると、瞬
時的に生ずる。５ この発明は、ＦＭステレオ受信機に
おける上述のような低電圧動作時に発生する黒當音を防
止することを目的としてなされたものである。
イッチ・ シダすることにより得られる右信号と左信号
とからなるステレオ再生出力のそれぞれにこのステレオ
再生出力に異常音（雑音）を含むようになる。このよう
な異常音は、ポータブルラジオ等のように低電圧で動作
する受信機であつて、劣化したフ 電池により動作する
場合に生じ易いことの他、比較的高い電圧で動作する受
信機においても、電源スイッチのＯＮ３ＯＦＦ時に、電
源電圧がゆるやかに立ち上り、あるいは立ち下ると、瞬
時的に生ずる。５ この発明は、ＦＭステレオ受信機に
おける上述のような低電圧動作時に発生する黒當音を防
止することを目的としてなされたものである。
この発明によれば、上記異常音を防止するため、ＰＬＬ
回路を構成するＣＯの発振周波数に変動をきたす如き低
電源電圧を電圧比較回路により検出してステレオ再生を
強制的にモノラル再生に切換えるようにされる。
回路を構成するＣＯの発振周波数に変動をきたす如き低
電源電圧を電圧比較回路により検出してステレオ再生を
強制的にモノラル再生に切換えるようにされる。
以下、実施例Ｋより、図面を参照しこの発明を具体的に
説明する。
説明する。
第１図は、この発明の一実施例を示すプロツク図である
。
。
同図においてＦＭ検波信号、すなわち左、右信号の和信
号と、３８Ｋ１１ｚ副搬送波で変調された差信号と１９
ＫＨｚパイロツト信号とを含むステレオコンポジツト信
号を入力端子に受けるプリアンプ５とＣＯ８の発振出力
であつて、この発振出力を分周する分周回路段９，１０
により得られた１９ＫＨｚ信号とプリアンプ５から供給
されるパイロツト信号との位相検波を行なう位相検波器
６と、この検波出力を増幅する直流増幅器７と、上記直
流増幅器７からの直流出力によりその発振周波数が制御
されるＶＣＯ８と、分周回路段１１により得られた１９
ＫＩ［ｚ信号と上記パイロツト信号との位相検波を行な
い、ステレオ信号か否かを検出する位相検出器１４と、
この位相検波器からの検波出力によりステレオ／モノラ
ル再生信号を形成するトリガ回路１３と、上記分周回路
段９により得られた３８ＫＨｚ再生副搬送波をデコーダ
１５への供給を上記トリガ出力により制御するステレオ
スイツチ回路１２とによりＦＭステレオ復調回路が構成
される。
号と、３８Ｋ１１ｚ副搬送波で変調された差信号と１９
ＫＨｚパイロツト信号とを含むステレオコンポジツト信
号を入力端子に受けるプリアンプ５とＣＯ８の発振出力
であつて、この発振出力を分周する分周回路段９，１０
により得られた１９ＫＨｚ信号とプリアンプ５から供給
されるパイロツト信号との位相検波を行なう位相検波器
６と、この検波出力を増幅する直流増幅器７と、上記直
流増幅器７からの直流出力によりその発振周波数が制御
されるＶＣＯ８と、分周回路段１１により得られた１９
ＫＩ［ｚ信号と上記パイロツト信号との位相検波を行な
い、ステレオ信号か否かを検出する位相検出器１４と、
この位相検波器からの検波出力によりステレオ／モノラ
ル再生信号を形成するトリガ回路１３と、上記分周回路
段９により得られた３８ＫＨｚ再生副搬送波をデコーダ
１５への供給を上記トリガ出力により制御するステレオ
スイツチ回路１２とによりＦＭステレオ復調回路が構成
される。
かかるＦＭステレオ復調回路においては、プリアンプ５
からコンポジツト信号がデコーダ１５に供給されるとと
もにＰＬＬ回路の分周回路段９からの３８ＫＨｚ副搬送
波信号がステレオスイツチ回路１２を介してデコーダ１
５に供給されることにより、このデコーダ１５の二つの
出力端子から左右のステレオ復調出力信号を得ることが
できる。
からコンポジツト信号がデコーダ１５に供給されるとと
もにＰＬＬ回路の分周回路段９からの３８ＫＨｚ副搬送
波信号がステレオスイツチ回路１２を介してデコーダ１
５に供給されることにより、このデコーダ１５の二つの
出力端子から左右のステレオ復調出力信号を得ることが
できる。
一方、プリアンプ５からの１９ＫＨｚパイロツト信号と
ＰＬＬ回路の分周回路１１からの１９ＫＨｚ信号とが印
加される位相検出器１４の出力はステレオ放送の場合は
ハイレベルとなつてトリガ回路 ′１３を駆動し、その
結果トリガ回路１３は電源（・Ｃｄ）と出力との間に接
続されたステレオ表示用ランプを点灯せしめるとともに
、信号伝達機能を有するステレオスイツチ回路１２を介
してのノ分周回路９からデコーダ１５への３８ＫＨｚ副
搬送波信号の信号伝達を許容し、デコーダ１５はステレ
オ復調動作を実行する。
ＰＬＬ回路の分周回路１１からの１９ＫＨｚ信号とが印
加される位相検出器１４の出力はステレオ放送の場合は
ハイレベルとなつてトリガ回路 ′１３を駆動し、その
結果トリガ回路１３は電源（・Ｃｄ）と出力との間に接
続されたステレオ表示用ランプを点灯せしめるとともに
、信号伝達機能を有するステレオスイツチ回路１２を介
してのノ分周回路９からデコーダ１５への３８ＫＨｚ副
搬送波信号の信号伝達を許容し、デコーダ１５はステレ
オ復調動作を実行する。
逆にモノラル放送の場合は、トリガ回路１３は上記ステ
レオ表示用ランプを消灯するとともにステレオスイツチ
回路１２を各しての上記信号伝達を禁止するため、デコ
ーダ１５はモノラル復調動作を実行する。
レオ表示用ランプを消灯するとともにステレオスイツチ
回路１２を各しての上記信号伝達を禁止するため、デコ
ーダ１５はモノラル復調動作を実行する。
上述の回路プロツク５乃至１５から構成されたＦＭステ
レオ復調回路の構成と回路動作とは１９７１年１１月２
２日発刊のＥｌｅｃｔｒＯｎｉｃｓ頁６２乃至頁６６及
び１９７１年１１月発刊のＩＥＥＥＴＲＡＮＳＡＣＴＩ
ＯＮＳＯＮＢＲＯＡＤＣＡＳＴＡＮＤＴＥＬＥＶＩＳＩ
ＯＮＲＥＣＥＩＶＥＲＳ，ＶＯＬＵＭＥ−１７ＮＵＭＢ
ＥＲ４頁２７０乃至頁２７６に詳細に報告されており、
すでに当業者間で周知のものである。
レオ復調回路の構成と回路動作とは１９７１年１１月２
２日発刊のＥｌｅｃｔｒＯｎｉｃｓ頁６２乃至頁６６及
び１９７１年１１月発刊のＩＥＥＥＴＲＡＮＳＡＣＴＩ
ＯＮＳＯＮＢＲＯＡＤＣＡＳＴＡＮＤＴＥＬＥＶＩＳＩ
ＯＮＲＥＣＥＩＶＥＲＳ，ＶＯＬＵＭＥ−１７ＮＵＭＢ
ＥＲ４頁２７０乃至頁２７６に詳細に報告されており、
すでに当業者間で周知のものである。
一方、これに対してこの実施例では低電源電田時におけ
るステレオ再生出力に生ずる異常音を防止するため、基
準電圧発生回路２と、電源電圧の変動に追従する電田発
生回路３と上記両電田を比較する電圧比較回路とにより
構成され、前記ＶＣＯ８の発振周波数が変動することと
なるある低電圧となつたことを検出する検出回路１が設
けられ、低電源電圧時この検出回路１の出力により上記
トリガ回路１３が駆動され、ステレオ再生が強制的にモ
ノラル再生とされる。
るステレオ再生出力に生ずる異常音を防止するため、基
準電圧発生回路２と、電源電圧の変動に追従する電田発
生回路３と上記両電田を比較する電圧比較回路とにより
構成され、前記ＶＣＯ８の発振周波数が変動することと
なるある低電圧となつたことを検出する検出回路１が設
けられ、低電源電圧時この検出回路１の出力により上記
トリガ回路１３が駆動され、ステレオ再生が強制的にモ
ノラル再生とされる。
本願発明前に本発明者はかかる検出回路１の出力により
トリガ回路１３を制御するのではなく、ＣＯ８の出力（
すなわち分周回路９の入力）を所定の直流レベルに固定
することにより低電源電圧時のステレオ表示用ランプの
誤点灯を防止することを提案した。
トリガ回路１３を制御するのではなく、ＣＯ８の出力（
すなわち分周回路９の入力）を所定の直流レベルに固定
することにより低電源電圧時のステレオ表示用ランプの
誤点灯を防止することを提案した。
しかしながら、本発明者による検討の結果、この従来提
案は下記の如き欠点を有することが明らかとなつた。す
なわち、上記従来提案では低電源電圧時に分周回路９の
入力を所定の直流レベルに固定することによりその分周
動作を停止したとしても、低電源電圧で動作する分周回
路９，１０，１１の出力端子から異常発振が発生するこ
ともあり、この異常発振信号は位相検出器１４を介して
トリガ回路１３に伝達される。
案は下記の如き欠点を有することが明らかとなつた。す
なわち、上記従来提案では低電源電圧時に分周回路９の
入力を所定の直流レベルに固定することによりその分周
動作を停止したとしても、低電源電圧で動作する分周回
路９，１０，１１の出力端子から異常発振が発生するこ
ともあり、この異常発振信号は位相検出器１４を介して
トリガ回路１３に伝達される。
従つてモノラル放送の場合であるにもかかわらず、トリ
ガ回路１３により駆動されるステレオ表示用ランプが誤
点灯するとともにトリガ回路１３により駆動されるステ
レオスイツチ回路１２が分周回路９からデコーダ１５へ
の信号伝達を許容してしまい、分周回路９の異常発振信
号がデコ一に伝達され、最終的にデコーダ１５の出力端
子より異常音が発生されることもある。これに対して本
実施例においては検出回路１の出力がトリガ回路１３を
制御するため、このトリガ回路１３の出力によつて直接
駆動されるステレオ表示用ランプとステレオスイツチ回
路１２とがそれぞれ上述の如き不所望な誤点灯と誤信号
伝達とを行なうことがなくなる。
ガ回路１３により駆動されるステレオ表示用ランプが誤
点灯するとともにトリガ回路１３により駆動されるステ
レオスイツチ回路１２が分周回路９からデコーダ１５へ
の信号伝達を許容してしまい、分周回路９の異常発振信
号がデコ一に伝達され、最終的にデコーダ１５の出力端
子より異常音が発生されることもある。これに対して本
実施例においては検出回路１の出力がトリガ回路１３を
制御するため、このトリガ回路１３の出力によつて直接
駆動されるステレオ表示用ランプとステレオスイツチ回
路１２とがそれぞれ上述の如き不所望な誤点灯と誤信号
伝達とを行なうことがなくなる。
尚、検出回路１の基準電圧発生回路２より発生される上
記基準電圧は、ＶＣＯの発振出力に変動をきたすときに
おける電圧発生出力と略一致するように設定する。
記基準電圧は、ＶＣＯの発振出力に変動をきたすときに
おける電圧発生出力と略一致するように設定する。
すなわち、正常なＰＬＬ動作が行なえなくなつたことに
より生ずる異常音は、低電源電圧が原因となつてＣＯの
発振周波数が変動するためであるが、異常音として聴取
されるまでには一定の変動量を越えた場合に限られる。
また、復調回路としては、あくまでもステレオ復調動作
を行なうべきものである。したがつて、基準電圧の設定
は、ＣＯ発振出力に変動をきたすときにおける電圧発生
出力を基準として、合理的範囲内で決せられるものであ
る。
より生ずる異常音は、低電源電圧が原因となつてＣＯの
発振周波数が変動するためであるが、異常音として聴取
されるまでには一定の変動量を越えた場合に限られる。
また、復調回路としては、あくまでもステレオ復調動作
を行なうべきものである。したがつて、基準電圧の設定
は、ＣＯ発振出力に変動をきたすときにおける電圧発生
出力を基準として、合理的範囲内で決せられるものであ
る。
以上構成の実施例によれば、異常音が生ずるような低電
源電圧時には、復調回路を強制的にモノラル動作に切換
えるものであるため、異常音の発生を防止することがで
きる。なお、上述のように、電圧比較出力によりステレ
オ再生をモノラル再生に切り換えるとともに、電池駆動
の受信機にあつては、電池取替を表示するための表示ラ
ンプ等を制御するものとしてもよいＯ第２図は、前記検
出回路の具体的一実施例を示す回路図である。
源電圧時には、復調回路を強制的にモノラル動作に切換
えるものであるため、異常音の発生を防止することがで
きる。なお、上述のように、電圧比較出力によりステレ
オ再生をモノラル再生に切り換えるとともに、電池駆動
の受信機にあつては、電池取替を表示するための表示ラ
ンプ等を制御するものとしてもよいＯ第２図は、前記検
出回路の具体的一実施例を示す回路図である。
ＣＯは一般にＣＲ発振回路で構成され、この発振出力は
電源電王の変動により変動する。
電源電王の変動により変動する。
このように電田変動を受け易い回路の電源電圧は、一般
に定電田化することが行なわれている。同図において、
差動トランジスタＱｌ，Ｑ２、エミツタ抵抗Ｒ１と、上
記トランジスタＱ，のコレクタ側に設けられたダイオー
ドＤ３と、トランジスタＱ２のコレクタに設けられＰｎ
ｐトランジスタＱ３と、上記トランジスタＱ３により制
御されるトランジスタαと、このトランジスタＱ４のエ
ミツタ出力定電圧を分圧する直列抵抗Ｒ２，Ｒ３と、上
記分圧出力に対応して設けられた定電圧回路を構成する
ダイオードＤ，，Ｄ２及び抵抗Ｒ４とが、上記定電圧回
路を構成するものである。すなわち、差動トランジスタ
Ｑ，，Ｑ２は、定電源電圧Ｂの分圧出力の変化を検出し
、それぞれのコレクタ電流を制御して電田Ｒを一定にす
るように動作する。
に定電田化することが行なわれている。同図において、
差動トランジスタＱｌ，Ｑ２、エミツタ抵抗Ｒ１と、上
記トランジスタＱ，のコレクタ側に設けられたダイオー
ドＤ３と、トランジスタＱ２のコレクタに設けられＰｎ
ｐトランジスタＱ３と、上記トランジスタＱ３により制
御されるトランジスタαと、このトランジスタＱ４のエ
ミツタ出力定電圧を分圧する直列抵抗Ｒ２，Ｒ３と、上
記分圧出力に対応して設けられた定電圧回路を構成する
ダイオードＤ，，Ｄ２及び抵抗Ｒ４とが、上記定電圧回
路を構成するものである。すなわち、差動トランジスタ
Ｑ，，Ｑ２は、定電源電圧Ｂの分圧出力の変化を検出し
、それぞれのコレクタ電流を制御して電田Ｒを一定にす
るように動作する。
この実施例においては、上記分圧出力回路Ｒ２，Ｒ３を
前記電圧発生回路３として共用し、定電圧回路Ｄ，，Ｄ
２，Ｒ４を前記基準電圧回路２として共用する。
前記電圧発生回路３として共用し、定電圧回路Ｄ，，Ｄ
２，Ｒ４を前記基準電圧回路２として共用する。
上記差動トランジスタＱｌ，Ｑ２のベースをそれぞれ共
通とするＰｎｐトランジスタＱ，，Ｑ６を設け、このト
ランジスタＱ５，Ｑ６のエミツタを共通としてエミツタ
抵抗Ｒ５に接続して前記電圧比較回路４を構成する。こ
の回路４の出力はトランジスタＱ５のコレクタより得る
ものとし、トランジスタＱ７，Ｑ８及びＱ，を介してス
テレオ／モノラル切換制御信号を得る。定電田回路が正
常動作のときは、トランジスタＱ５が０Ｎしているが、
定電田回路が、その電源電圧Ｖｃｃの低下により正常動
作をし得なくなつて低下したとき、これに伴つて分圧電
圧も低下するため、トランジスタＱ５が０ＦＦして上記
制御信号が出力される。
通とするＰｎｐトランジスタＱ，，Ｑ６を設け、このト
ランジスタＱ５，Ｑ６のエミツタを共通としてエミツタ
抵抗Ｒ５に接続して前記電圧比較回路４を構成する。こ
の回路４の出力はトランジスタＱ５のコレクタより得る
ものとし、トランジスタＱ７，Ｑ８及びＱ，を介してス
テレオ／モノラル切換制御信号を得る。定電田回路が正
常動作のときは、トランジスタＱ５が０Ｎしているが、
定電田回路が、その電源電圧Ｖｃｃの低下により正常動
作をし得なくなつて低下したとき、これに伴つて分圧電
圧も低下するため、トランジスタＱ５が０ＦＦして上記
制御信号が出力される。
この実施例においては、定電圧回路の電圧が変化したこ
とをもつて、これによりＶＣＯの発振出力が音化し異常
音が発生するおそれがあるものとしてステレオ再生をモ
ノラル再生に切り換えるものである。
とをもつて、これによりＶＣＯの発振出力が音化し異常
音が発生するおそれがあるものとしてステレオ再生をモ
ノラル再生に切り換えるものである。
このように、電源電圧に追従して音化する電圧発生回路
は、常に電源電圧に追従して変化するものである必要は
なく、少なくとも異常音が生ずる直前の電源電圧以下で
追従して変化するものであればよいのである。この実施
例回路は、異常音防止回路を構成する電圧発生回路、及
び基準電圧回路を定電圧回路を構成する分圧回路等を共
用して利用するものであるため、全体として回路構成素
子が省略できる。
は、常に電源電圧に追従して変化するものである必要は
なく、少なくとも異常音が生ずる直前の電源電圧以下で
追従して変化するものであればよいのである。この実施
例回路は、異常音防止回路を構成する電圧発生回路、及
び基準電圧回路を定電圧回路を構成する分圧回路等を共
用して利用するものであるため、全体として回路構成素
子が省略できる。
第１図は、この発明の一実施例を示すプロツク図、第２
図は、この発明の一実施例を示す回路図である。 １・・・・・・検出回路、２・・・・・・基準電田発生
回路、３・・・・・・電圧発生回路、４・・・・・・電
圧比較回路、５・・・・・・プリアンプ、６，Ｃ４・・
・・・・位相検波回路、７・・・・・・直流増幅回路、
８・・・・・・ＶＣＯ：９，１０，１１・・・・・・分
周回路、１２・・・・・・ステレオスイツチ回路、１３
・・・・・・トリガ回路。
図は、この発明の一実施例を示す回路図である。 １・・・・・・検出回路、２・・・・・・基準電田発生
回路、３・・・・・・電圧発生回路、４・・・・・・電
圧比較回路、５・・・・・・プリアンプ、６，Ｃ４・・
・・・・位相検波回路、７・・・・・・直流増幅回路、
８・・・・・・ＶＣＯ：９，１０，１１・・・・・・分
周回路、１２・・・・・・ステレオスイツチ回路、１３
・・・・・・トリガ回路。
Claims (1)
- 【特許請求の範囲】 １ 電源電圧を発生する電源と、位相検波回路、直流増
幅回路、電圧制御型発振回路、分周回路段からなるＰＬ
Ｌ回路と、上記ＰＬＬ回路の上記分周回路段から得られ
る３８ＫＨｚ副搬送波信号とコンポジツト信号とから左
右出力信号を取り出すデコーダと、上記ＰＬＬ回路の上
記分周回路段と上記デコーダとの間に配置され上記分周
回路段から上記デコーダに３８ＫＨｚ副搬送波信号を信
号伝達するための信号伝達回路とを具備し、上記電源電
圧の低電圧時に上記信号伝達回路の信号伝達を禁止する
ことによりステレオ再生からモノラル再生に強制的に切
り換ることを特徴とするＦＭステレオ復調回路。 ２ コンポジット信号中のパイロット信号と上記分周回
路段から得られる１９ＫＨｚ信号とが印加される位相検
出器と、上記位相検出器の出力により駆動されるトリガ
回路とをさらに具備してなり、上記信号伝達回路の信号
伝達が上記トリガ回路の出力に応答して制御されること
を特徴とする特許請求の範囲第１項記載のＦＭステレオ
復調回路。 ３ 上記トリガ回路の出力によりステレオ表示用ランプ
が駆動されてなることを特徴とする特許請求の範囲第２
項記載のＦＭステレオ復調回路。 ４ 上記電源電圧に追従する電圧を発生する電圧発生回
路の出力と設定された定電圧を発生する基準電圧発生回
路の定電圧出力とが印加される電圧比較回路の出力によ
り上記トリガ回路を制御せしめ、上記電源電圧の低電圧
時に上記信号伝達回路の信号伝達を禁止することを特徴
とする特許請求の範囲第１項記載のＦＭステレオ復調回
路。
Priority Applications (8)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP52057707A JPS5930351B2 (ja) | 1977-05-20 | 1977-05-20 | Ｆｍステレオ復調回路 |
| US05/892,672 US4166925A (en) | 1977-05-20 | 1978-04-03 | FM stereo demodulator |
| NL7803898A NL7803898A (nl) | 1977-05-20 | 1978-04-12 | Fm stereo demodulator. |
| DE2816273A DE2816273C2 (de) | 1977-05-20 | 1978-04-14 | FM-Stereo-Demodulator |
| FR7814237A FR2391594A1 (fr) | 1977-05-20 | 1978-05-12 | Demodulateur stereo en fm |
| GB20304/78A GB1594769A (en) | 1977-05-20 | 1978-05-17 | Fm stereo demodulators |
| HK76/84A HK7684A (en) | 1977-05-20 | 1984-01-24 | Improvements in fm stereo demodulators |
| MY380/84A MY8400380A (en) | 1977-05-20 | 1984-12-30 | Improvements in fm stereo demodulators |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP52057707A JPS5930351B2 (ja) | 1977-05-20 | 1977-05-20 | Ｆｍステレオ復調回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS53143101A JPS53143101A (en) | 1978-12-13 |
| JPS5930351B2 true JPS5930351B2 (ja) | 1984-07-26 |
Family
ID=13063406
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP52057707A Expired JPS5930351B2 (ja) | 1977-05-20 | 1977-05-20 | Ｆｍステレオ復調回路 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US4166925A (ja) |
| JP (1) | JPS5930351B2 (ja) |
| DE (1) | DE2816273C2 (ja) |
| FR (1) | FR2391594A1 (ja) |
| GB (1) | GB1594769A (ja) |
| HK (1) | HK7684A (ja) |
| MY (1) | MY8400380A (ja) |
| NL (1) | NL7803898A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60186142A (ja) * | 1984-03-05 | 1985-09-21 | Nec Corp | ステレオ復調回路 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3798376A (en) * | 1969-12-29 | 1974-03-19 | Rca Corp | Multiplex decoding system |
| US3711652A (en) * | 1971-03-10 | 1973-01-16 | Gen Electric | Monolithic stereo decoder with balanced decoder operation |
| DE2338482B2 (de) * | 1973-07-28 | 1975-05-22 | Koerting Radio Werke Gmbh, 8211 Grassau | Schaltungsanordnung zur Rauschreduzierung einer nach dem FCC-System ausgestrahlten Stereosendung auf der Empfängerseite, kombiniert mit einer Mono-Stereo-Anzeige |
| US3916321A (en) * | 1975-01-20 | 1975-10-28 | Gte Sylvania Inc | Noise suppression circuit |
| DE2510261C2 (de) * | 1975-03-08 | 1981-12-24 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Verfahren und Schaltung zum Durchführen des Verfahrens zum Stabilisieren der Frequenz eines Oszillators |
| US4091241A (en) * | 1975-12-19 | 1978-05-23 | Trio Kabushiki Kaisha | Stereo indicating circuit for an FM receiver |
| JPS5839404B2 (ja) * | 1976-02-25 | 1983-08-30 | 株式会社日立製作所 | トランジスタ増幅回路 |
-
1977
- 1977-05-20 JP JP52057707A patent/JPS5930351B2/ja not_active Expired
-
1978
- 1978-04-03 US US05/892,672 patent/US4166925A/en not_active Expired - Lifetime
- 1978-04-12 NL NL7803898A patent/NL7803898A/xx not_active Application Discontinuation
- 1978-04-14 DE DE2816273A patent/DE2816273C2/de not_active Expired
- 1978-05-12 FR FR7814237A patent/FR2391594A1/fr active Granted
- 1978-05-17 GB GB20304/78A patent/GB1594769A/en not_active Expired
-
1984
- 1984-01-24 HK HK76/84A patent/HK7684A/xx unknown
- 1984-12-30 MY MY380/84A patent/MY8400380A/xx unknown
Also Published As
| Publication number | Publication date |
|---|---|
| FR2391594A1 (fr) | 1978-12-15 |
| DE2816273C2 (de) | 1983-07-14 |
| FR2391594B1 (ja) | 1981-02-13 |
| DE2816273A1 (de) | 1978-11-23 |
| JPS53143101A (en) | 1978-12-13 |
| GB1594769A (en) | 1981-08-05 |
| MY8400380A (en) | 1984-12-31 |
| NL7803898A (nl) | 1978-11-22 |
| US4166925A (en) | 1979-09-04 |
| HK7684A (en) | 1984-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3573382A (en) | A stereophonic receiver muting means with substitution of a dc circuit for an ac circuit | |
| US4629914A (en) | Phase comparing circuit | |
| US4688264A (en) | AM/FM receiver with automatic tuning system | |
| US4232393A (en) | Muting arrangement of a radio receiver with a phase-locked loop frequency synthesizer | |
| US4264896A (en) | Regulator arrangement useful in an infrared remote control transmitter | |
| US4037165A (en) | Synchronous signal generating system with phase-locked loop circuit | |
| JPS5930351B2 (ja) | Ｆｍステレオ復調回路 | |
| US4383136A (en) | Muting circuit for AM stereophonic receiver | |
| US4047116A (en) | FM multiplex stereo demodulating circuit | |
| US4449230A (en) | Apparatus for demodulating an AM stereophonic signal | |
| US4358638A (en) | Apparatus for receiving an AM stereophonic signal | |
| US4159482A (en) | Television receiver having a demodulator circuit for demodulating a television signal modulated on a carrier | |
| JPS6032369B2 (ja) | 多重バンドラジオ受信機 | |
| US4095191A (en) | Phase locked loop circuit | |
| JPS628972B2 (ja) | ||
| JPS6130465B2 (ja) | ||
| JPH04603Y2 (ja) | ||
| JPH0451100B2 (ja) | ||
| JPS6321375B2 (ja) | ||
| JPH0611671Y2 (ja) | ミユ−テイング回路 | |
| JPS6135735B2 (ja) | ||
| JPS5934023B2 (ja) | 受信器 | |
| JPH0526846Y2 (ja) | ||
| CA1160690A (en) | Dual time constant afc filter | |
| JPH0354449Y2 (ja) |