JPS6135539A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS6135539A
JPS6135539A JP15680384A JP15680384A JPS6135539A JP S6135539 A JPS6135539 A JP S6135539A JP 15680384 A JP15680384 A JP 15680384A JP 15680384 A JP15680384 A JP 15680384A JP S6135539 A JPS6135539 A JP S6135539A
Authority
JP
Japan
Prior art keywords
semiconductor device
laminated substrate
substrate
insulating
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP15680384A
Other languages
English (en)
Other versions
JPH0414504B2 (ja
Inventor
Toru Kamata
徹 鎌田
Shozo Noguchi
野口　召三
Yasuhiro Kurokawa
泰弘 黒川
Kazuaki Uchiumi
和明 内海
Hideo Takamizawa
秀男 高見沢
Keiichi Yotsuyanagi
四柳　啓一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP15680384A priority Critical patent/JPS6135539A/ja
Publication of JPS6135539A publication Critical patent/JPS6135539A/ja
Publication of JPH0414504B2 publication Critical patent/JPH0414504B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置に関し、特に放熱性に優れた絶縁性
積層基板を有する半導体装置に関する。
〔従来技術〕
従来、絶縁基板の凹部内に、ＩＣ−？ＬＳＩ等の半導体
素子を固着し、リードを接続したのちその上部をセラミ
ック板または金属板でシールする気密封止構造の半導体
装置は、樹脂封止の半導体装置と共に広く使用されてい
る。
半導体素子を固着する絶縁基板には熱伝導率が大きいこ
とが要求されるが、この外に、絶縁性に優れ、機械的強
度が大きく、更に熱膨張係数がシリコンに近い等の条件
が満たされることが必要である。現在は、これらの条件
をある程度溝たすものとしてアルミナ基板が主に用いら
れている。
しかしながら、アルミナ基板は、特に放熱性が悪いため
、バイポーラＩＣ−？ＧａＡｓＩＣ等の消費電力の大き
な半導体素子の大規模化、高集積化を図る上で大きな障
害となる欠点があった。
この半導体装置の放熱特性を改善する方法の一つに、ア
ルミナ基板の周囲に放熱板を取付けることが提案され実
施されているが、部品点数が多くなり、装置が大型化す
ると共に、組立工数が多くなる欠点がある。従って、放
熱特性の改善された絶縁基板の出現が望まれていた。
〔発明が解決しようとする問題点〕
本発明の目的は、上記欠点を除去し、放熱性の優れた絶
縁基板を有する半導体装置を提供することにある。
〔問題点を解決するための手段〕
本発明の半導体装置は、窒化アルミニウムを主成分とす
る絶縁性積層基板と、この積層基板の凹部に固着された
半導体素子とを含んで構成される、窒化アルミニウム（
ＡＪＮ）の積層基板の内部には金属配線が形成されてお
り、半導体素子とワイヤにより接続され、そしてこの金
属配線は外部リードに接続する構造となっている。
この積層基板は、ＡＡ’Ｎの粉末に添加剤として、Ｃａ
、Ｓｒ、Ｂａのアセチリド化合物の１種以上を含み、そ
の含有量が合計で０．００２〜１０重Ｒ％であることが
望ましい。
〔実施例〕
次に本発明の実施例を図面を用いて説明する。
第１図は本発明の一笑施例の断面図である。
第１図において、人７Ｎ　ｅ主成分とする絶縁性積層基
板１の凹部には半導体素子２がソルダ等により固着され
ている。そして、半導体素子２の電極は金線３により積
層基板ｌ内に形成された金属配線４に接続されており、
更に金属配線４は、櫃層基板工の側面に形成されたメタ
２イズ層５を介してリード６に接続されている。そして
、積層基板１の上部には、ソルダ７により、例えば４２
合金よりなる金属キャップ８が気密にシールされている
。
ここで用いられる積層基板ｌは例えば次のような工程に
より作ることができる。
まず、９５チ以上の高純度ＡＡ！Ｎ粉末（粒径１０　μ
ｍ以下）Ｋ、Ｃａ、Ｓｒ、Ｂａの７セチリド化合物のｘ
ｍ以上を０．０２〜１０重量％と、有機ビヒクルとを加
えて混合したのちローラ全通して生シートを形成する。
次にこの生シー１−ｔ−１００〜２００６Ｃで乾燥させ
たのち、生シート上の所定部に厚膜法により金属配線を
印刷し形成する。、続いて所定枚数の生シートを重ね、
約１００°Ｇ、２００〜３００　ｋｇ　／　ｃｆの条件
で熱圧着したのちｓＮ２　ガス等の非酸化性雰囲気で、
１８００℃、２時間焼成する。
このようにして作られたＡＩＮの積層基板１の特性は、
熱伝導率７０〜１４０Ｗ／ｍｋ　、比抵抗１０１３Ωｃ
ｍ、機械的強度（曲げ強度）　５０　ｋｇ／ｍｎｔ、熱
膨張率４．３　Ｘ　１０−’　／’Ｃであった。これら
の値を従来のアルミナ基板のものと比較すると、熱伝導
率が４〜６倍、機械的強度が１．５倍、熱膨張率が３７
４であり、いずれも絶縁基板として優れた特性を示した
。
第２図は、添加剤としての１：：ａ、Ｓｒ、Ｂａ　のア
セチリド化合物の添加量と熱伝導率との関連を示したも
のである。第２図に示されるように、　ＣａＣ２を用い
た場合が最も熱伝導率は高いが、添加量と熱伝導率との
関係曲線は全て類似しており、添加量が２〜３％の所に
ピークがある。第２図では各単体のアセチリド化合物の
特性について示したが、これらが混合されて添加された
場合でもほぼ同様の加重平均的な値が得られた。
このように本発明による半導体装置は、金属配線を印刷
したｉＮＯ生シートから絶縁基板が作られているため、
放熱特性がよく、バイポーラＩＣ％　ＧａＡｓ　ＩＣ等
の電力消費量の多い半導体装置の高集積化を可能とする
。また、機械的強度も従来のアルミナ基板以上に優れて
おり、熱膨張率もＳｔに近いため、熱サイクルに伴う半
導体素子への熱歪の発生も少く、信頼性の高い半導体装
置が得られる。
〔発明の効果〕
以上詳細に説明したように、本発明によれば、窒化アル
ミニウムからなる積層板を絶縁基板として用いることに
より、放熱性に優れ信頼性の高い半導体装置が得られる
のでその効果は大きい。
【図面の簡単な説明】
第１図は本発明の一実施例の断面図、第２図はＡ／Ｎ中
の添加剤の割合と熱伝導率との関連を示す図である。 １・・・・・・積層基板、２・・・・・・半導体素子、
３・・・・・・金線、４・・・・・・金属配線、５・・
・・・・メタライズ層、６・・・・・・リード、７・・
・・・・ソルダ、８・・・・・・金属キャップ。 茅　２　図 プ参プｔ１８」σ２１１す８Ｃす七　％）隼　プ　　［
ど■

Claims (5)

    【特許請求の範囲】
  1. （１）窒化アルミニウムを主成分とする絶縁性積層基板
    と、該積層基板の凹部に固着された半導体素子とを含む
    ことを特徴とする半導体装置。
  2. （２）前記積層基板の内部には金属配線が形成されてい
    る特許請求の範囲第（１）項記載の半導体装置。
  3. （３）前記積層基板には金属層を介して金属リードが取
    付けられている特許請求の範囲第（１）ないし第（２）
    項記載の半導体装置。
  4. （４）前記積層基板はＣａ、Ｓｒ、Ｂａのアセチリド化
    合物の１種以上を含む特許請求の範囲第（１）〜（３）
    項記載の半導体装置。
  5. （５）前記アセチリド化合物の含有量は合計で０．０２
    〜１０重量％である特許請求の範囲第（４）項記載の半
    導体装置。
JP15680384A 1984-07-27 1984-07-27 半導体装置 Granted JPS6135539A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15680384A JPS6135539A (ja) 1984-07-27 1984-07-27 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15680384A JPS6135539A (ja) 1984-07-27 1984-07-27 半導体装置

Publications (2)

Publication Number Publication Date
JPS6135539A true JPS6135539A (ja) 1986-02-20
JPH0414504B2 JPH0414504B2 (ja) 1992-03-13

Family

ID=15635662

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15680384A Granted JPS6135539A (ja) 1984-07-27 1984-07-27 半導体装置

Country Status (1)

Country Link
JP (1) JPS6135539A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62193157A (ja) * 1986-02-08 1987-08-25 ロ−ベルト・ボツシユ・ゲゼルシヤフト・ミツト・ベシユレンクテル・ハフツング パワー素子パッケージ
JPS6318648A (ja) * 1986-07-11 1988-01-26 Toshiba Corp 窒化アルミニウム回路基板
JPS63244653A (ja) * 1987-03-31 1988-10-12 Toshiba Corp 半導体装置
JPH02192198A (ja) * 1989-01-20 1990-07-27 Nippon Cement Co Ltd Ｉｃチップ搭載多層配線基板
JPH0344310U (ja) * 1989-08-31 1991-04-24
JPH09172108A (ja) * 1996-12-24 1997-06-30 Toshiba Corp 窒化アルミニウム回路基板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50148965U (ja) * 1974-05-27 1975-12-10
JPS54100410A (en) * 1978-01-24 1979-08-08 Tokyo Shibaura Electric Co Ceramic heat conductor
JPS5530815A (en) * 1978-08-25 1980-03-04 Toshiba Corp Semiconductor containing vessel
JPS60178647A (ja) * 1984-02-27 1985-09-12 Toshiba Corp 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50148965U (ja) * 1974-05-27 1975-12-10
JPS54100410A (en) * 1978-01-24 1979-08-08 Tokyo Shibaura Electric Co Ceramic heat conductor
JPS5530815A (en) * 1978-08-25 1980-03-04 Toshiba Corp Semiconductor containing vessel
JPS60178647A (ja) * 1984-02-27 1985-09-12 Toshiba Corp 半導体装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62193157A (ja) * 1986-02-08 1987-08-25 ロ−ベルト・ボツシユ・ゲゼルシヤフト・ミツト・ベシユレンクテル・ハフツング パワー素子パッケージ
JPH0519984B2 (ja) * 1986-02-08 1993-03-18 Bosch Gmbh Robert
JPS6318648A (ja) * 1986-07-11 1988-01-26 Toshiba Corp 窒化アルミニウム回路基板
JPS63244653A (ja) * 1987-03-31 1988-10-12 Toshiba Corp 半導体装置
JPH02192198A (ja) * 1989-01-20 1990-07-27 Nippon Cement Co Ltd Ｉｃチップ搭載多層配線基板
JPH0344310U (ja) * 1989-08-31 1991-04-24
JPH09172108A (ja) * 1996-12-24 1997-06-30 Toshiba Corp 窒化アルミニウム回路基板

Also Published As

Publication number Publication date
JPH0414504B2 (ja) 1992-03-13

Similar Documents

Publication Publication Date Title
US5654586A (en) Power semiconductor component having a buffer layer
JPH0883818A (ja) 電子部品組立体
JPS5896757A (ja) 半導体装置
KR100352993B1 (ko) 복합재료 및 그 용도
US5315153A (en) Packages for semiconductor integrated circuit
JP2017168701A (ja) 半導体装置
JPH06296084A (ja) 高熱伝導体及びこれを備えた配線基板とこれらの製造方法
JPS6135539A (ja) 半導体装置
JP2016143846A (ja) 半導体装置
JPS6135542A (ja) 樹脂封止型半導体装置
JPH0570954B2 (ja)
JPS59134852A (ja) 集積回路パツケ−ジ
JP2000086368A (ja) 窒化物セラミックス基板
JPS62291158A (ja) Ｉｃパツケ−ジ
WO2024004028A1 (ja) 半導体装置
JPS60241239A (ja) 半導体装置
JP2506270B2 (ja) 高熱伝導性回路基板及び高熱伝導性外囲器
JP2904621B2 (ja) 金属ベース回路基板
JPH0298162A (ja) 半導体パッケージ
JPS638621B2 (ja)
JP3450167B2 (ja) 半導体素子収納用パッケージ
JPH0823052A (ja) リード端子付き厚膜ハイブリッドｉｃ用基板
JPS61281074A (ja) メタライズ用高熱伝導性窒化アルミニウム焼結体
JPH04116960A (ja) 半導体回路装置
JPS61256746A (ja) 半導体装置