JPS6135542A - 樹脂封止型半導体装置 - Google Patents
樹脂封止型半導体装置Info
- Publication number
- JPS6135542A JPS6135542A JP15680284A JP15680284A JPS6135542A JP S6135542 A JPS6135542 A JP S6135542A JP 15680284 A JP15680284 A JP 15680284A JP 15680284 A JP15680284 A JP 15680284A JP S6135542 A JPS6135542 A JP S6135542A
- Authority
- JP
- Japan
- Prior art keywords
- epoxy resin
- semiconductor device
- powder
- filler
- sealed semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
- H01L23/293—Organic, e.g. plastic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Compositions Of Macromolecular Compounds (AREA)
- Epoxy Resins (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は樹脂封止型半導体装置に関する。
半導体素子を抵抗やコンデンサと共にエポキシ樹脂等で
封止する樹脂封止型半導体装置は、セラミックや金属等
を用いて気密封止する気密封止型半導体装置と共に広く
用いられている。特に、樹脂封止型半導体装置は生産性
が高く、安価であることから多用されているが、耐湿性
、放熱性に若干劣っている。
封止する樹脂封止型半導体装置は、セラミックや金属等
を用いて気密封止する気密封止型半導体装置と共に広く
用いられている。特に、樹脂封止型半導体装置は生産性
が高く、安価であることから多用されているが、耐湿性
、放熱性に若干劣っている。
最近、半導体素子の高集積化の要求から特に放熱性の改
善された樹脂組成物の出現が望まれていた。
善された樹脂組成物の出現が望まれていた。
従来、放熱特性を高めるために１例えば熱伝導率０．８
４ｗ／ｍｋのエポキシ樹脂にシリカやアルミナの粉末を
充填剤として配合したものが用いられているが、その熱
伝導率は〜５ ｗ ／ ｍｋ程度でありて所期の放熱特
性からはほど遠いものでｈツｆｃ。
４ｗ／ｍｋのエポキシ樹脂にシリカやアルミナの粉末を
充填剤として配合したものが用いられているが、その熱
伝導率は〜５ ｗ ／ ｍｋ程度でありて所期の放熱特
性からはほど遠いものでｈツｆｃ。
発明者らは、高熱伝導率を有する絶縁物を種々検討した
結果、窒化アルミニウム（ＡｔＮ）を主成分とし、Ｃａ
＋ Ｓ ｒ等のアセチリド化合物を添加物として含む
焼結体が適していることを見出した。
結果、窒化アルミニウム（ＡｔＮ）を主成分とし、Ｃａ
＋ Ｓ ｒ等のアセチリド化合物を添加物として含む
焼結体が適していることを見出した。
そして、この焼結体を粉砕して得た粉末をエポキシ樹脂
に充填剤として加えた結果、優れよ放熱特性を有する樹
脂組成物が得られることが分った。
に充填剤として加えた結果、優れよ放熱特性を有する樹
脂組成物が得られることが分った。
本発明は上述の経過に基づいてなされたものであり、そ
の目的社、従来の封止用樹脂の欠点を補ない、放熱特性
の良い樹脂封止型半導体装置を提供することにある。
の目的社、従来の封止用樹脂の欠点を補ない、放熱特性
の良い樹脂封止型半導体装置を提供することにある。
本発明の樹脂封止型半導体装置は、窒化アルミニウムゑ
主成分とする焼結体の粉末を充填剤として配合したエポ
キシ樹脂組成物を封止部材としたものである。
主成分とする焼結体の粉末を充填剤として配合したエポ
キシ樹脂組成物を封止部材としたものである。
この焼結体粉末は、ＣａｒＳｒ、Ｂａのアセチリド化合
物の少くとも１ｍを含み、その含有量゛は合計で０．０
２〜１０重量−であることが望ましい。
物の少くとも１ｍを含み、その含有量゛は合計で０．０
２〜１０重量−であることが望ましい。
次に本発明の実施例について説明する。
まず、本発明の一実施例に用いる封止部材としてのエポ
キシ樹脂組成物に、充填剤として配合されるＡｔＮの焼
結体について説明する。
キシ樹脂組成物に、充填剤として配合されるＡｔＮの焼
結体について説明する。
ＡｔＨの焼結体は９５チ以上の高純度ＡｔＮ粉末と添加
剤としてのＣａｒＳｒ、Ｂａ等のアセチリド化合物およ
び有機ビヒクルとを混合したのち、非酸化性雰囲気にお
いて１８００℃で約２時間焼成して作った。
剤としてのＣａｒＳｒ、Ｂａ等のアセチリド化合物およ
び有機ビヒクルとを混合したのち、非酸化性雰囲気にお
いて１８００℃で約２時間焼成して作った。
このようにして作られたＡｔＮ焼結体の特性は熱伝導率
７０〜１４０ｗ／ｍｋ、比抵抗〉１０ Ω副でらヤ、
放熱性に優れた絶縁材料であることが判明した。
７０〜１４０ｗ／ｍｋ、比抵抗〉１０ Ω副でらヤ、
放熱性に優れた絶縁材料であることが判明した。
第１図に添加剤の割合（横軸）と熱伝導率（縦軸）との
関連曲線を示す。
関連曲線を示す。
第１図に示したように、添加剤としてのＣａ ＋Ｓｒ、
Ｂａの各アセチリド化合物の量は０．０２〜１０重量％
がよく％また、添加剤としてはＣａＣ２を用いた場合が
熱伝導率は最も高いことが分る。しかし゛、いずれのア
セチリド化合物を用いた場合でもその曲線は類似してお
シ、添加量が２〜３チの所にビークを有する。また、各
単体のアセチリド化合物を混合して用いた場合、その熱
伝導率は各アセチリド化合物の加重平均的なものであっ
た。
Ｂａの各アセチリド化合物の量は０．０２〜１０重量％
がよく％また、添加剤としてはＣａＣ２を用いた場合が
熱伝導率は最も高いことが分る。しかし゛、いずれのア
セチリド化合物を用いた場合でもその曲線は類似してお
シ、添加量が２〜３チの所にビークを有する。また、各
単体のアセチリド化合物を混合して用いた場合、その熱
伝導率は各アセチリド化合物の加重平均的なものであっ
た。
このような熱伝導率を有するＡｔＮ焼結体を粉砕して粒
径１００μｍ以下の粉末とし、充填剤としてエポキシ樹
脂に配合し硬化させたのちその熱伝導率を調べた。その
結果は第２図に示したように、ＡｔＮ粉末の量が増加す
るにつれて熱伝導率が大幅に増加することが分った。特
に、ＡｔＮ粉末の割合が６０％以上ではその熱伝導率は
エポキシ樹脂の約１００倍となっており、封止部材とし
て優れていることが分る。
径１００μｍ以下の粉末とし、充填剤としてエポキシ樹
脂に配合し硬化させたのちその熱伝導率を調べた。その
結果は第２図に示したように、ＡｔＮ粉末の量が増加す
るにつれて熱伝導率が大幅に増加することが分った。特
に、ＡｔＮ粉末の割合が６０％以上ではその熱伝導率は
エポキシ樹脂の約１００倍となっており、封止部材とし
て優れていることが分る。
第３図は本発明の一実施例の断面図である。
同図において、マウント基板１には消費電力の大きな半
導体素子２が固着されておシ、ボンディングワイヤ３に
より半導体素子２とリード４とが接続されている。そし
て、マウント基板１゛、半導体素子２．ボンディングワ
イヤ３およびリード４の一部がトランスファ成形法によ
υ、エポキシ樹脂組成物５によって封止されている。
導体素子２が固着されておシ、ボンディングワイヤ３に
より半導体素子２とリード４とが接続されている。そし
て、マウント基板１゛、半導体素子２．ボンディングワ
イヤ３およびリード４の一部がトランスファ成形法によ
υ、エポキシ樹脂組成物５によって封止されている。
このエポキシ樹脂組成物５には、充填剤として上述した
ＡｔＮ粉末が約７０チ配合してあり、そしてこのＡｔＮ
にはＣａ＋ Ｓ ｒ ｐ Ｂ ａのアセチリド化合物が
２〜４％含まれている。
ＡｔＮ粉末が約７０チ配合してあり、そしてこのＡｔＮ
にはＣａ＋ Ｓ ｒ ｐ Ｂ ａのアセチリド化合物が
２〜４％含まれている。
このようにＡｔＮ粉末を配合したエポキシ樹脂組成物に
よシ封止された樹脂封止型半導体装置は、封止樹脂の熱
伝導率が高いために放熱特性が極めてよく、バイポーラ
ＩＣ，ＧａＡｓ ＩＣ等の電力消費量の多い半導体装置
の高集積化を可能とする。
よシ封止された樹脂封止型半導体装置は、封止樹脂の熱
伝導率が高いために放熱特性が極めてよく、バイポーラ
ＩＣ，ＧａＡｓ ＩＣ等の電力消費量の多い半導体装置
の高集積化を可能とする。
第４図は本発明の他の実施例の断面図である。
同図において、放熱板を兼ねる金属支持板１０上には絶
縁物１１を介して載置板１２が固着されており、この載
置板１２上にはＩＣ，トランジスタ、チップコンデンサ
、テップ抵抗等の回路素子１３．１３’が搭載されてい
る。そして、金属支持板１０上でこれら絶縁物１１、載
置板１２、回路素子１３．１３’はエポキシ樹脂組成物
１４によシ封止されている。エポキシ樹脂組成物１４は
第３図の場合と同様に充填剤としてＡｔＮ粉末を約７０
チ配合したものである。
縁物１１を介して載置板１２が固着されており、この載
置板１２上にはＩＣ，トランジスタ、チップコンデンサ
、テップ抵抗等の回路素子１３．１３’が搭載されてい
る。そして、金属支持板１０上でこれら絶縁物１１、載
置板１２、回路素子１３．１３’はエポキシ樹脂組成物
１４によシ封止されている。エポキシ樹脂組成物１４は
第３図の場合と同様に充填剤としてＡｔＮ粉末を約７０
チ配合したものである。
このように構成された本実施例の電流制御用モジュール
においては、金属支持板１０による放熱と共に、回路素
子１３ 、１３’周囲のエポキシ樹脂１組酸物１４から
の良好な放熱のために１動作時の素子温度は約７０℃で
あった。これは従来のエポキシ樹脂組成物で封止した場
合に比べ１５〜２０℃低いものでおる。このことは、発
熱による半導体装置の動作不良を低減し、信頼性向上に
大きく寄与するものであ−る。
においては、金属支持板１０による放熱と共に、回路素
子１３ 、１３’周囲のエポキシ樹脂１組酸物１４から
の良好な放熱のために１動作時の素子温度は約７０℃で
あった。これは従来のエポキシ樹脂組成物で封止した場
合に比べ１５〜２０℃低いものでおる。このことは、発
熱による半導体装置の動作不良を低減し、信頼性向上に
大きく寄与するものであ−る。
以上詳細に説明し九ように、本発明によれば、放熱特性
の優れた樹脂封止製半導体装置が得られるのでその効果
は大きい。
の優れた樹脂封止製半導体装置が得られるのでその効果
は大きい。
第１図はＡｔＮ中の添加剤の割合と熱伝導率との関連を
示す図、第２図はエポキシ樹脂中のＡｔＮの割合と熱伝
導率との関連を示す図、第３図は本発明の一実施例の断
面図、第４図は本発明の他の実施例の断面図である。 １・・・・・：マウント基板、２・・・・・・半導体素
子％３・・・・・・ポンディフグワイヤ、４・・・・・
・リード、５・旧・・エポキシ樹脂組成物、１０・・・
・・・金屑支持板、１１・・・・・・絶縁物、１２・・
・・・・載置板、１３．１３’・・・・・・回路素子、
１４・・・・・・エポキシ樹脂組成物。 Ｉ−パ′−・−ｆ′ 代理人 弁理士 内 原 ！Ｅ７・ λ１．１ 茅 ２ 凹 ＡノＡ／ａ薯す合（重１にγ７） 寥３ 図 第４−因
示す図、第２図はエポキシ樹脂中のＡｔＮの割合と熱伝
導率との関連を示す図、第３図は本発明の一実施例の断
面図、第４図は本発明の他の実施例の断面図である。 １・・・・・：マウント基板、２・・・・・・半導体素
子％３・・・・・・ポンディフグワイヤ、４・・・・・
・リード、５・旧・・エポキシ樹脂組成物、１０・・・
・・・金屑支持板、１１・・・・・・絶縁物、１２・・
・・・・載置板、１３．１３’・・・・・・回路素子、
１４・・・・・・エポキシ樹脂組成物。 Ｉ−パ′−・−ｆ′ 代理人 弁理士 内 原 ！Ｅ７・ λ１．１ 茅 ２ 凹 ＡノＡ／ａ薯す合（重１にγ７） 寥３ 図 第４−因
Claims (3)
- （１）窒化アルミニウムを主成分とする焼結体の粉末を
充填剤として配合したエポキシ樹脂組成物を封止部材と
したことを特徴とする樹脂封止型半導体装置。 - （２）前記焼結体の粉末はＣａ、Ｓｒ、Ｂａのアセチリ
ド化合物の少くとも１種以上を含む特許請求の範囲第（
１）項記載の樹脂封止型半導体装置。 - （３）前記アセチリド化合物の含有量は合計で０．０２
〜１０重量％である特許請求の範囲第（２）項記載の樹
脂封止型半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15680284A JPS6135542A (ja) | 1984-07-27 | 1984-07-27 | 樹脂封止型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15680284A JPS6135542A (ja) | 1984-07-27 | 1984-07-27 | 樹脂封止型半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6135542A true JPS6135542A (ja) | 1986-02-20 |
| JPH0256816B2 JPH0256816B2 (ja) | 1990-12-03 |
Family
ID=15635638
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15680284A Granted JPS6135542A (ja) | 1984-07-27 | 1984-07-27 | 樹脂封止型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6135542A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01182331A (ja) * | 1988-01-14 | 1989-07-20 | Denki Kagaku Kogyo Kk | 充填剤 |
| JPH01182357A (ja) * | 1988-01-14 | 1989-07-20 | Matsushita Electric Works Ltd | エポキシ樹脂成形材料 |
| JPH03287654A (ja) * | 1990-04-05 | 1991-12-18 | Shin Etsu Chem Co Ltd | 半導体封止用エポキシ樹脂組成物及び半導体装置 |
| JPH0496929A (ja) * | 1990-08-14 | 1992-03-30 | Shin Etsu Chem Co Ltd | エポキシ樹脂組成物及び半導体装置 |
| JPH06163751A (ja) * | 1992-11-17 | 1994-06-10 | Kyocera Corp | 半導体装置 |
| JPH06224259A (ja) * | 1992-11-18 | 1994-08-12 | Matsushita Electron Corp | 半導体装置およびその製造方法 |
| WO1996020501A1 (en) * | 1994-12-27 | 1996-07-04 | National Semiconductor Corporation | An integrated circuit package encapsulated by fiber laden molding material and its method of manufacturing |
| JP2004063656A (ja) * | 2002-07-26 | 2004-02-26 | Toshiba Corp | 熱電変換装置 |
-
1984
- 1984-07-27 JP JP15680284A patent/JPS6135542A/ja active Granted
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01182331A (ja) * | 1988-01-14 | 1989-07-20 | Denki Kagaku Kogyo Kk | 充填剤 |
| JPH01182357A (ja) * | 1988-01-14 | 1989-07-20 | Matsushita Electric Works Ltd | エポキシ樹脂成形材料 |
| JPH03287654A (ja) * | 1990-04-05 | 1991-12-18 | Shin Etsu Chem Co Ltd | 半導体封止用エポキシ樹脂組成物及び半導体装置 |
| JPH0496929A (ja) * | 1990-08-14 | 1992-03-30 | Shin Etsu Chem Co Ltd | エポキシ樹脂組成物及び半導体装置 |
| JPH06163751A (ja) * | 1992-11-17 | 1994-06-10 | Kyocera Corp | 半導体装置 |
| JPH06224259A (ja) * | 1992-11-18 | 1994-08-12 | Matsushita Electron Corp | 半導体装置およびその製造方法 |
| WO1996020501A1 (en) * | 1994-12-27 | 1996-07-04 | National Semiconductor Corporation | An integrated circuit package encapsulated by fiber laden molding material and its method of manufacturing |
| JP2004063656A (ja) * | 2002-07-26 | 2004-02-26 | Toshiba Corp | 熱電変換装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0256816B2 (ja) | 1990-12-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6822018B2 (en) | Thermally-conductive electrically-insulating polymer-base material | |
| US5539218A (en) | Semiconductor device and resin for sealing a semiconductor device | |
| US4436785A (en) | Silver-filled glass | |
| EP1036849B1 (en) | Metal matrix composite material, process for its production and use | |
| US4459166A (en) | Method of bonding an electronic device to a ceramic substrate | |
| JP2864584B2 (ja) | 半導体用エポキシ樹脂組成物および半導体装置の製造法 | |
| KR100352993B1 (ko) | 복합재료 및 그 용도 | |
| JP2874089B2 (ja) | 半導体封止用樹脂組成物及び半導体装置 | |
| JPS6135542A (ja) | 樹脂封止型半導体装置 | |
| JPH06102714B2 (ja) | エポキシ樹脂組成物及び半導体装置 | |
| JP2000178342A (ja) | 絶縁ペースト | |
| US5576362A (en) | Insulating material and a circuit substrate in use thereof | |
| JP3351852B2 (ja) | 絶縁材及びそれを用いた回路基板 | |
| JP2008270678A (ja) | 絶縁シートおよび半導体装置 | |
| JPH04152642A (ja) | 接着用ペースト | |
| US20190341341A1 (en) | Power module | |
| JP3465829B2 (ja) | 絶縁材料組成物及びそれを用いた回路基板とモジュール | |
| JP2706227B2 (ja) | 半導体パッケージ用ダイアタッチ接着剤組成物 | |
| JPH02286768A (ja) | 回路基板用絶縁接着剤組成物およびその用途 | |
| JP2000336247A (ja) | 液状エポキシ樹脂封止材 | |
| JPH0243700B2 (ja) | ||
| JPH0414504B2 (ja) | ||
| JPS59134852A (ja) | 集積回路パツケ−ジ | |
| JP2828553B2 (ja) | 半導体装置 | |
| KR102636434B1 (ko) | 전력 반도체 패키지용 칩 본딩 조성물 |