JPS60178647A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS60178647A
JPS60178647A JP59034162A JP3416284A JPS60178647A JP S60178647 A JPS60178647 A JP S60178647A JP 59034162 A JP59034162 A JP 59034162A JP 3416284 A JP3416284 A JP 3416284A JP S60178647 A JPS60178647 A JP S60178647A
Authority
JP
Japan
Prior art keywords
cavity
cap
semiconductor element
fixed
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59034162A
Other languages
English (en)
Inventor
Nobuo Iwase
岩瀬　暢男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP59034162A priority Critical patent/JPS60178647A/ja
Publication of JPS60178647A publication Critical patent/JPS60178647A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は半導体装置に係り、特に放熱性に曖れた半導体
装置に関する。
（り自明の技術的ｈ′景とその問題点〕集積回路水子（
１０）等の半導体素子は、外的保、僧等の目的で　、ｌ
、ｄ脂パ・・ケージ中、アルミナパッケージ中等に密封
された４１１造をとるものがある。
１；ｔＪ　ＩＩ目に比べ−Ｃ、アルミナは熱伝導性に漬
れているため、発熱量が多い」１９合、すなわち＾密度
のＬＳＩ等のパッケージとしてアルミナが用いられてｌ
／）ノ、）。
’ｊｉ、１斤々五の列り、ン篭イ未妥竿のＸ繁昨イレ　
（Ｔ、Ｑ　Ｔ−ｂＶＬＳＩ、≧１０５素子／チップ）％
高速化（５００Ｋ）ｌｚ→１００ＭＨｚ）等に伴ない、
素子からの発熱量が増大する傾向がある。それに伴ない
、半導体装置の放熱性の改善が望まれている。
〔発明の目的〕
本発明は以上の点を考慮してなされたもので、放熱性に
優れた半導体装置を提供することを目的とする。
〔発明の概要〕
本発明は、少なくとも半導体素子が固定される部分娑し
窒化アルミニウムセラミックス（Ａ４Ｎ）で構成された
外囲器に半導体素子が密封されていることを特徴とする
半導体装置である。
ＡｌＮは、例えば１　ｏ　ＯＷ／ｍ・にとＡｌ２Ｏ３の
２０Ｗ／ＩＴＩａｋ程度の熱伝導率に比べ５倍程度も優
れている。しかも機械的強度も４０〜５０　ｋｆｌ／ｍ
ｌｌとＡｌ　２０３の２４〜２５に９／−に比べ優れ、
絶縁耐力もＡｌ２Ｏ３の１００ハノ撫に比べ１４０〜１
７０ＫＶ／備と優れている。
従って外囲器として用いた場合、放熱性、機械的強度等
に◆れた半導体装置を得ることができる。
又、放熱性が改善されるため、半棉体素子に消費させる
ことのできるパワーをあげることができる。従って、　
ＶＬＳＩ等素子密度の向上した半廊体素子用として好適
である。
半導体装置のパッケージ構造は、基本的に外囲器糸体と
キャップとからなる制止構造をとるが、１１　ＣＰ（Ｃ
ｅｒａｍｉｃ　Ｐａｃｋａｇｅ）冑８体パターンが形成
されたセラミック基体上にＩＣを恰載し、ワイヤボンデ
ィングの佐に、キャップをかぶせ封止したもので、リー
ドは側面にロウ付等で固定される。
２１　ＣＤ　（Ｃｅｒ−Ｄｉ　ｐ　） リードフレームを用いてリードを取り出したもの。
３１　ＬＣＣ（Ｌｅａｄｌｅｓｓ　Ｃｈｉｐ　Ｃａｒｒ
ｉｅｒ、チップキャリア） セラミック基体に導体パターンが形成されており、リー
ド線がないもの 等の６樟のものが知られている。本発明ｒよどのタイプ
のパッケージにも応用可能である。従来ＡＡ！２０ａ基
体が用いられていたものの代りにＡＩＮを用いたもので
ある。キャップは金蝿板を用いても良い。
いずれの場合も、Ａ＃Ｎ基体上に導体パターンもしくは
リードフレーム、　ＩＣを接合する必要があるが、Ａｌ
２Ｏ３に対しＡＩＮが金属に対する濡れ性に劣ることは
知られている。
しかしながら、　Ａ／Ｎ基体がｓ　Ｙ２Ｏ３等の添加物
を含んでいる場合、熱伝導性を高め、さらに−導体不一
ストに対する濡れ性が非常に向上することが見い出され
た。従ってＹ２Ｏ３等の添加物を含有するＡ詔セラミッ
クスを用いて外囲器を構成することにより、導体ペース
トによる導体パターンを形成することができる。
このような添加物としては、Ｌａ　、Ｃｅ　、Ｐｒ　、
Ｎｄ　、　Ｓｍ　。
Ｇｄ、Ｄｙ等の希土類元素、イツトリウム、Ｃａ、Ｓｒ
。
Ｂａ等のアルカリ土類金楠が挙けられる。これらの冷加
物は少量で金属との濡れ性の向上、常圧焼結可能等の効
果を発揮するが、実質的にＡＩＮと添加物をあわせた量
に均し金属元素換算で０．０１ｗｔチ以上言不すること
が好せしい。なお、添加形態としては１１Ｚ化物、焼結
時に酸化物となる例えば炭酸塩等の形で添加しても艮い
。さらに多トーに含有さい。
前述のごとく、ＡＩＮは金属との儒れ性が悪いことは以
前から知られているが、このような醇（ヒ物を含有する
ことによりＡｇ−Ｐｄ　、Ａｇ−Ｐｔ　、Ａｇへ５のＡ
ｇ糸＜−７，）　、ｏＡ−２）　、Ａｕ’！”＜　−２
ｈ　Ｑ９：ｃＱ；＋ｎ常用いられているような厚膜ペー
ストで導体１ｔｉｓを形成′□４″ることかできる。又
、　１１ｉ常ソルダーガラスも接危できる。
父、このよりな「稜化物を含−まｌくても、ペースト中
に酸化銅を含むものは良好なＩＸ合強度を示す。
これは、接合面にＣｕＡｅＯｚ又はＣｕＡｌ０．＋等の
複合酸化物層が形成情れるだめと考えられる。
父、金属セラミックス直接接合技術を用いてΔｌＮ基体
にリードフレーム′ｆ：Ｊχ・続することもできろ。こ
の」鵜合、レリえば空気中でｌ　００　ｏ〜１４００°
０の加熱を行ない、あらかじめＡＩＮ基体表面に酸化物
層を形成した後、タフピッチ銅等で形成されたリードフ
レームをＡｌＮ基体上にのぜ、加熱すれば艮い。このタ
フピッチ銅は、酸素含有緻が１００〜２　（１００ｐｐ
ｍ程度であることが好ましく、このタフピッチ銅を用い
ることにより、Ａ／！Ｎ基体との接合が強固となる。こ
の加熱は銅の融点１０８３°Ｃ以下、銅−酸化銅の共晶
温度以上で行なうことが好ましい。
〔発明の効果〕
以上説明したように本発明によれば、放熱性に優ｙｔだ
半導体装置を＋Ｕることかできる。
従って素子の重密度化等の進んだＶＬＳ　Ｉ用として好
適であり、逆に、素子に加えられるパワーをあげること
ができるため、より一層旨密度化を実現することができ
る。
〔発明の実施例〕
以下に本発明の詳細な説明する。
（実施例１） 第１図は、本実施例装置の断面図である。
酸素ｔ３ｗｆ、％ｊ藺の平均粒径１．７μｍのＡＩＮ粉
末（東芝セラミックス製）をプレス成型し、１８００’
ｏ。
３００ｋｇ／ｃｎＩ％　１時間の朱件でホットブレス焼
結を行ない、キャビティ（ｌａ）及びキャップ（ｌｂ）
　ｋ形成した。このキャビティ（ｌａ）　（外囲器基体
）及び蓋（ｌｂ）で外囲器（１）を構成するが、熱伝導
率はレーガーフラッンコ法で測定したところｌ　ｔｌ　
ＯＷ／ｍ−にと良好な値を示した。又、抵抗率は１０１
４Ω・（，１ｎであった。
キャビティ日ａ　）　ｖｃはＡｇ−Ｐｄペースト（Ｃｕ
ｚＯ含廟、　Ｅ；ＳＬ　ＩＪ：９６０１　）にて導体パ
ターン１１）が形成されており、この上ｅこ半／Ｎ体索
子（２）を１針飴温用エポキシ糸Ａｇ入り導′１１ｉ性
接漸剤（３）を用いて固定し、又、４２アロイ（５８Ｆ
ｅ／　４２Ｎｉ　）のリードフレーム（１１）（１２ビ
ン、ピッチ２．５４ｍｍ標準サイズ）を低融点ガラスｔ
ｒｉｌ　（岩城（ｊｉ’ｉ子製Ｔ１９１）にてキャビテ
ィ（１ａ）に固定した。半導体−１・ｉ子（２）とリー
ドフレーム１４）とのＩｉζ気的接続は；３０μｍφの
Ａｕワイヤー（６）を用いて行なった。、４ｇ：続はＪ
ＪＬｌ熱超音熱超音波ボンデイン用法た。
最後に低融点ガラス（５）を用いてキャップ（１ｂ）と
キャビティ（１ａ）の刺着を行ない、外囲器（１）内を
気密状態とした。
市販されている同構造のアルミナを用いた半導体装１ｇ
との熱抵抗を比較したところ、本実施例の方が２５％程
度小ざいことが確認された。
（実施例２） 第２図は本実施例装置のＩＢｆ面図である。
実施例１と同様にしてＡｅＮ”ｌ’板（１’ａ）（外囲
器基体）及びキャップ（１’ｂ　）を形成した。
とのＡｌＮ平板（１’ａ　）を１２００　’（］＊　２
　ｈ　ｒ　ｓ大気中で熱処理したのち、タフピッチ銅製
のリードフレーム（４）をのせ、Ｎ２雰囲気中にて１０
６０“Ｃの加熱処理を施すことにより、リードフレーム
（４）を直接ＡＩＮ・ト板（１”ａ　）上に固着した。
この接合は、常温にてビール強鼓１０１Ｉ（／／ｃＴＬ
以上の値を示し、リードフレーム（４）を支持するのに
十分でめった。続いて前述と同様に半導体素子（２）全
エポキシ系の４電性接着剤（３）で固定し、Ａｕワイヤ
ー（６）にて１程気的接続を行なった。
最後にキャップ（ｌｌｂ）によりエポキシ系接着剤１５
）を用い卦工正し、フラットバックを形成した。ビン（
又Ｖま８０ヒンで、リード幅０５１　ｎｕｎ、厚さ０．
２１１１ｍ　ｅ　ｙチ１．２７＋ｆ１ｍで６　ル。
同４＋’）造のアルミナの場合と比べると、約１／２Ａ
’＋ｔ　Ｉ＆に：の熱抵抗の減少が確認きれた。
（爽１（Ｉｉ例３） 第３図は本実施例装置の断面図でわる。
Δ／Ｎ粉末に３ｗｔ％　（Ｙ　Ｋ元素換博、）のＹ２Ｏ
３を混合したものを、不機１答剤中に結合剤、四′Ｊ１
８削等とともに分数／浴角１、スラリーとし、ドクター
フ。
レッドθミＶこより、厚σ３　（ｌ　Ｏｔｔｍのシー　
トを形成（７〕ζ。
このノートを６枚Ｌｉｔ　１ｍし、３００　ｋｇ／Ｃｎ
ｌ　、　５　Ｑ　’（ｊ！　、　３０分の条件で圧着し
た。その後ＡｅＮ基体（１″ａＨ外囲器基体）の形状に
打抜いてＬ　８００’Ｄ、　２ｈｒ　、１’Ｊ２ガス中
で常圧焼結を行なった。熱体ｄト率は７０ｗ／ｒ＋＋・
１（であった。
この６Ｌうにして形成されたＡ／Ｎ　ｉｋ体（１′ａ）
上に所望のパターンで７０　Ａｇ／３０　Ｐｄの１Ｑ膜
導′亀ペースｉ・ｔ（７）印届Ｉｆ　圀Ｘｂ　１−１８
５　（１’ｔ〕、　ｌ　（１分間の４　＋４二で熔ｒｊ
Ｖ　ｌ−プＶところ、１．５Ａ′ｙ／ｍイ以上の接合強
度が得られた。
又、ホウケイ酸鉛ガラス（Ｂ２０３−ＰｂＯ−８ｉ０２
）を主成分とする厚膜訪電体ペースト（８）を用いて、
いわゆる多層４極構造とした。この誘電体ペーストは厚
膜導′亀ペーストと同条件で焼成したところ３．２昂／
ｍ−以上と強固な接合を生じ１いた。続いてＩＣ（２）
をＡｕ−８ｎ半田（３）（空気中、３００　’０　）で
接合実装した。次いで３０　ノ１ｍφのＡｕワイヤー（
６）をボンディングした後、メタルキャップ（１”ｂ）
ｆ：はんだ接合（２００”Ｏ）　Ｌ、気密封止した。な
おリード（４）は４２７０イ（１２ビン）を用い、：３
０　Ｓｎ／　７０Ｐｂにて／・ノダ付（図示せず）した
。
Ｒｔｈは：ｓ　５　ｊ）／Ｗで同４１４造のアルミナよ
り約２０チ改善され−しいることが確認できた。
（実施例４） 第４図は本実施例装置の断面図である。
ＣａＯｌ　ｗｔ　％　（Ｃａに元素換■）を含むＡｌＮ
　４体（１″７ａ）（外囲器基体）を実施例３に示すよ
うな積ハイ構造とし、Ａｇ−Ｐｄ厚膜ペーストを８５０
°＜！、１０分、ａｉｒ中の条件で焼成し、導体ノシタ
ーン（７）全形成しブこ。その後、このＡｇ−Ｐｄ厚厚
膜鉢体パターン釣上に１５μｍ岸のへＵメッキ（図示せ
ず）を施した。
この導体パターン（力は側面にも形成され、上下面が導
通するように形成されている。
次いでメタルキャップ（１ｂ）を接着剤（５）で固定し
８４ビンのいわゆるチップキャリア型のパッケージを形
成した。
その後、　Ａｕ−８ｉ共晶付け（図示せず）　（４００
’＋＋）によりＩＣチップ（２）を導体パターン（釣上
に接合した。ＡＩＮの熱膨張係数は４Ｘ１０／’ＯとＳ
ｔとほぼ同等であるため、ベレットの割れは生じなかっ
た。
このチップキャリア型の構造の場合、Ａｌ２Ｏ３と比べ
た場合約１０％のＲｔｈの低下が実現できた。
【図面の簡単な説明】
第１図乃至第４図は本発明を説明するための半導体装置
の断面図である。 １　ａ　、　ｌ’ａ　、　ｌ”ａ　、　１”’ａ−−−
外囲器（基体）第　１　図 第　２　図 ム

Claims (1)

    【特許請求の範囲】
  1. 少なくとも半導体素子固定される部分が窒素アルミニウ
    ムセラミックスで構成された外■器により半導体素子が
    密封されていることを特徴とする半導体装置。
JP59034162A 1984-02-27 1984-02-27 半導体装置 Pending JPS60178647A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59034162A JPS60178647A (ja) 1984-02-27 1984-02-27 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59034162A JPS60178647A (ja) 1984-02-27 1984-02-27 半導体装置

Related Child Applications (3)

Application Number Title Priority Date Filing Date
JP5273692A Division JPH0817216B2 (ja) 1993-11-01 1993-11-01 半導体装置
JP5273691A Division JPH0817215B2 (ja) 1993-11-01 1993-11-01 半導体装置
JP5273690A Division JPH0817214B2 (ja) 1993-11-01 1993-11-01 半導体装置

Publications (1)

Publication Number Publication Date
JPS60178647A true JPS60178647A (ja) 1985-09-12

Family

ID=12406505

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59034162A Pending JPS60178647A (ja) 1984-02-27 1984-02-27 半導体装置

Country Status (1)

Country Link
JP (1) JPS60178647A (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6135539A (ja) * 1984-07-27 1986-02-20 Nec Corp 半導体装置
JPS6298648A (ja) * 1985-10-25 1987-05-08 Hitachi Ltd 半導体基体搭載用セラミックパッケージ
JPS62193157A (ja) * 1986-02-08 1987-08-25 ロ−ベルト・ボツシユ・ゲゼルシヤフト・ミツト・ベシユレンクテル・ハフツング パワー素子パッケージ
JPS6318648A (ja) * 1986-07-11 1988-01-26 Toshiba Corp 窒化アルミニウム回路基板
JPS63244653A (ja) * 1987-03-31 1988-10-12 Toshiba Corp 半導体装置
JPS63197343U (ja) * 1987-06-11 1988-12-19
JPS6439047A (en) * 1987-08-05 1989-02-09 Agency Ind Science Techn Semiconductor device
JPH01117347A (ja) * 1987-10-30 1989-05-10 Sumitomo Electric Ind Ltd 半導体用パッケージ
JPH01203270A (ja) * 1988-02-08 1989-08-16 Sumitomo Electric Ind Ltd 高熱伝導性窒化アルミニウム焼結体及びその製造法
JPH02192198A (ja) * 1989-01-20 1990-07-27 Nippon Cement Co Ltd Ｉｃチップ搭載多層配線基板
EP0971009A3 (en) * 1998-07-07 2001-01-10 Anam Semiconductor, Inc. Adhesive composition for bonding semiconductor chips

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5075208A (ja) * 1973-11-07 1975-06-20
JPS53102310A (en) * 1977-02-18 1978-09-06 Tokyo Shibaura Electric Co Heat conducting base plates
JPS57117261A (en) * 1981-01-14 1982-07-21 Kyocera Corp Package for semicondutor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5075208A (ja) * 1973-11-07 1975-06-20
JPS53102310A (en) * 1977-02-18 1978-09-06 Tokyo Shibaura Electric Co Heat conducting base plates
JPS57117261A (en) * 1981-01-14 1982-07-21 Kyocera Corp Package for semicondutor device

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0414504B2 (ja) * 1984-07-27 1992-03-13 Nippon Electric Co
JPS6135539A (ja) * 1984-07-27 1986-02-20 Nec Corp 半導体装置
JPS6298648A (ja) * 1985-10-25 1987-05-08 Hitachi Ltd 半導体基体搭載用セラミックパッケージ
JPS62193157A (ja) * 1986-02-08 1987-08-25 ロ−ベルト・ボツシユ・ゲゼルシヤフト・ミツト・ベシユレンクテル・ハフツング パワー素子パッケージ
JPH0519984B2 (ja) * 1986-02-08 1993-03-18 Bosch Gmbh Robert
JPS6318648A (ja) * 1986-07-11 1988-01-26 Toshiba Corp 窒化アルミニウム回路基板
JPS63244653A (ja) * 1987-03-31 1988-10-12 Toshiba Corp 半導体装置
JPS63197343U (ja) * 1987-06-11 1988-12-19
JPS6439047A (en) * 1987-08-05 1989-02-09 Agency Ind Science Techn Semiconductor device
JPH01117347A (ja) * 1987-10-30 1989-05-10 Sumitomo Electric Ind Ltd 半導体用パッケージ
JPH01203270A (ja) * 1988-02-08 1989-08-16 Sumitomo Electric Ind Ltd 高熱伝導性窒化アルミニウム焼結体及びその製造法
JPH0563435B2 (ja) * 1988-02-08 1993-09-10 Sumitomo Electric Industries
JPH02192198A (ja) * 1989-01-20 1990-07-27 Nippon Cement Co Ltd Ｉｃチップ搭載多層配線基板
EP0971009A3 (en) * 1998-07-07 2001-01-10 Anam Semiconductor, Inc. Adhesive composition for bonding semiconductor chips

Similar Documents

Publication Publication Date Title
EP0153737B1 (en) Circuit substrate having high thermal conductivity
KR900005842B1 (ko) 질화 알루미늄 기판
JP3845925B2 (ja) 窒化アルミニウム基材を用いた半導体装置用部材及びその製造方法
JPS60178647A (ja) 半導体装置
JP5057620B2 (ja) 低温焼成セラミック焼結体、並びに配線基板
JPH0741159Y2 (ja) 気密封止型セラミックパッケージ
EP3770960A1 (en) Electronic-component-mounted module
JP3814924B2 (ja) 半導体装置用基板
JP2517024B2 (ja) セラミックパッケ―ジとその製造方法
JPS5933851A (ja) 気密封止半導体容器
JP4220869B2 (ja) セラミックパッケージの製造方法
JP3426827B2 (ja) 半導体装置
JPS6135539A (ja) 半導体装置
JP2001308519A (ja) 窒化アルミニウム回路基板
JP2750232B2 (ja) 電子部品収納用パッケージ
JP2004134703A (ja) 端子付き回路基板
JPS5961054A (ja) 半導体装置
JPH01196149A (ja) 放熱性のすぐれた半導体装置用基板
JP2813073B2 (ja) 半導体素子収納用パッケージ
JPH0817215B2 (ja) 半導体装置
JP2813072B2 (ja) 半導体素子収納用パッケージ
JP2813074B2 (ja) 半導体素子収納用パッケージ
JP2873105B2 (ja) 半導体素子収納用パッケージ
JP2514911Y2 (ja) 半導体素子収納用パッケージ
JP2685159B2 (ja) 電子部品収納用パッケージ