JPS6134787A - 半導体メモリ装置 - Google Patents

半導体メモリ装置

Info

Publication number
JPS6134787A
JPS6134787A JP15437384A JP15437384A JPS6134787A JP S6134787 A JPS6134787 A JP S6134787A JP 15437384 A JP15437384 A JP 15437384A JP 15437384 A JP15437384 A JP 15437384A JP S6134787 A JPS6134787 A JP S6134787A
Authority
JP
Japan
Prior art keywords
row
element selection
memory elements
elements
data line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15437384A
Other languages
English (en)
Inventor
Kazuhiko Tsuji
和彦 辻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP15437384A priority Critical patent/JPS6134787A/ja
Publication of JPS6134787A publication Critical patent/JPS6134787A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Static Random-Access Memory (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本廃明は半導体装置、特に高密度・高速な半導体メモリ
装置の構造に関するものである。
従来例の構成とその問題点 半導体装置特に半導体メモリ装置はますます高密度高速
化される方向にある。従来一般に、高集積された半導体
メモリ装置は第１図に示すように列方向にデータ線Ｂｎ
、Ｂｎ、行方向に素子選択線Ｗ　を形成し、行デコーダ
によシ選択された素子選択線たとえばｍ行のメモリ素子
の内、列デコーダにより選択された、たとえばｎ列のメ
モリー素子１を選択してデーターの書込みおよび読出し
を行なう。
しかしながらこのような従来のメモリ装置はメモリ素子
毎にデータ線を形成しであるため、高密度化のさまたげ
となっていた。また、同一行を同じ素子選択線で駆動す
るため負荷容量が大きく、高速化の防げとなっていた。
発明の目的 本発明はこのような従来の問題に鑑み、高密度高速化が
可能な半導体装置を提供することを目的とする。
発明の構成 本発明は隣接した列のメモリ素子のデータ線を共有し、
かつ、前記隣接したメモリ素子を異なった素子選択線で
駆動するという構造により、高密度、高速化を実現する
ものである。
実施例の説明 第２図は本発明の一実施例における半導体メモリ装置の
構成を示す。縦方向にｍ＋１行、横方向にｎ＋１列メモ
リ素子を配列し、ｎ−１列とｎ列、ｎ列とｎ＋１列とい
うふうに隣接した列のメモリ素子はデータ線を共有させ
る。寸だ、同一行たとえばｍ行のメモリ素子の内、隣接
した列のメモリ素子、たとえば、ｎ列とｎ＋１列のメモ
リ素子１１゜１２は異なった素子選択線Ｗｆｎ、Ｗｍに
より駆動させる。
前記素子選択線ＷｍおよびＷｍは同じ行デコーダ１３に
接続されるが、他のアドレス信号により作れたトランジ
スタＴｒ１　ｒ　Ｔｒ２　、　Ｔｒ３．　Ｔｒ４によシ
交互に選択され、また非選択の素子選択線は放電トラン
ジスタＴｒ２およびＴ　ｒ　４により放電される。
本発明の半導体装置においては幾何学上同一行に配列さ
れた隣接したメモリ素子を異なった素子選択線Ｗ。’　
Ｗｍ＋１で、反転関係にある信号で駆動させるため、同
一行方向の隣接したメモリ素子のデータ線を共有しても
正確なデータを入出力できる。
発明の効果 以上のように本発明はデータ線を隣接したメモリ素子で
共有することにより、従来例のようにａ個のメモリ素子
に対する２ａ個のデータ線に比べ（Ｂ＋１）個のデータ
線でよいため、高密度化が可能であり、配線数減少によ
り歩留も向上する。
さらに、同一行上に配列された素子を異なった２本の素
子選択線で駆動するため、１本当りの負荷容量が少なく
、前記データ線共有による列方向の寸法縮少による素子
選択線の抵抗減少と相まって高速化が可能になるという
効果がある。
【図面の簡単な説明】
第１図は従来例の半導体メモリ装置の構成図、第２図は
本発明の一実施例を説明するだめの半導体メモリ装置の
構成図である。 １１　、１２−・メモリ素子、Ｂｎ、Ｂｎ−、、データ
線、ｗｍ、　Ｗｍ−・素子選択線、１３−・・デコーダ
。 代理人の氏名　弁理士　中　尾　敏　男　ほか１名第１
図 ＢｏＯタリ　　６　　　　　　　　β？Ｌ７ＬＦＩ　　
Ｂ％　　？Ｌ？ｌり１１−〇九ｔ＋　　　５九ｔＪ 第２図

Claims (1)

    【特許請求の範囲】
  1. 　複数のメモリー素子が行および列方向に配列され、隣
    接したメモリ素子列のデータ線を共有にし、かつ前記デ
    ータ線を共有したメモリ素子の素子選択線を独立に形成
    したことを特徴とする半導体メモリ装置。
JP15437384A 1984-07-25 1984-07-25 半導体メモリ装置 Pending JPS6134787A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15437384A JPS6134787A (ja) 1984-07-25 1984-07-25 半導体メモリ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15437384A JPS6134787A (ja) 1984-07-25 1984-07-25 半導体メモリ装置

Publications (1)

Publication Number Publication Date
JPS6134787A true JPS6134787A (ja) 1986-02-19

Family

ID=15582737

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15437384A Pending JPS6134787A (ja) 1984-07-25 1984-07-25 半導体メモリ装置

Country Status (1)

Country Link
JP (1) JPS6134787A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63197091A (ja) * 1987-02-12 1988-08-15 Matsushita Electric Ind Co Ltd 半導体記憶装置
JPH0855479A (ja) * 1994-06-15 1996-02-27 Samsung Electron Co Ltd 半導体メモリ装置のメモリセルアレイとそのアレイ配列方法
JP2008187110A (ja) * 2007-01-31 2008-08-14 Saxa Inc 表面パネルの取付構造

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6069891A (ja) * 1983-09-22 1985-04-20 Nec Corp 半導体メモリ装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6069891A (ja) * 1983-09-22 1985-04-20 Nec Corp 半導体メモリ装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63197091A (ja) * 1987-02-12 1988-08-15 Matsushita Electric Ind Co Ltd 半導体記憶装置
JPH0855479A (ja) * 1994-06-15 1996-02-27 Samsung Electron Co Ltd 半導体メモリ装置のメモリセルアレイとそのアレイ配列方法
JP2008187110A (ja) * 2007-01-31 2008-08-14 Saxa Inc 表面パネルの取付構造

Similar Documents

Publication Publication Date Title
JP2600304B2 (ja) 半導体記憶装置とこれを用いたデータパス
US5748561A (en) Semiconductor memory device with fast successive read operation
DE69033061T2 (de) Speicher mit mehrfacher Eingangs-/Ausgangswahl
US5535172A (en) Dual-port random access memory having reduced architecture
KR910002962B1 (ko) 데이터선의 저항을 저감하는 모노리식 반도체 메모리
JPH07109702B2 (ja) ダイナミック型メモリ
US4903242A (en) Serial access memory circuit with improved serial addressing circuit composed of a shift register
JPH09171684A (ja) 半導体メモリ装置
US5319605A (en) Arrangement of word line driver stage for semiconductor memory device
US4354259A (en) Semiconductor memory device having improved column selection structure
JPS6134787A (ja) 半導体メモリ装置
US4797858A (en) Semiconductor memory with divided word lines and shared sense amplifiers
US5307307A (en) Semiconductor memory device having improved bit line arrangement
KR100259673B1 (ko) 반도체 메모리
JP3026341B2 (ja) 半導体メモリ装置
JP3405663B2 (ja) 半導体記憶装置
JP2835078B2 (ja) ワード線駆動回路
JPS61184781A (ja) アドレス・デコ−ダ
JPS6222291A (ja) 半導体記憶装置
JPH0721780A (ja) スタティックランダムアクセスメモリ
JPH0855479A (ja) 半導体メモリ装置のメモリセルアレイとそのアレイ配列方法
JPH02263390A (ja) 半導体メモリ装置
JPS62149096A (ja) 半導体メモリ装置
JPS63229693A (ja) 半導体集積化メモリ
JPH034995B2 (ja)