JPS6133252B2 - - Google Patents

Info

Publication number
JPS6133252B2
JPS6133252B2 JP52160296A JP16029677A JPS6133252B2 JP S6133252 B2 JPS6133252 B2 JP S6133252B2 JP 52160296 A JP52160296 A JP 52160296A JP 16029677 A JP16029677 A JP 16029677A JP S6133252 B2 JPS6133252 B2 JP S6133252B2
Authority
JP
Japan
Prior art keywords
film
electrode contact
psg
type impurity
contact window
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP52160296A
Other languages
English (en)
Other versions
JPS5492175A (en
Inventor
Keiji Nishimoto
Shinpei Tanaka
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP16029677A priority Critical patent/JPS5492175A/ja
Priority to GB7849137A priority patent/GB2011711B/en
Priority to US05/971,692 priority patent/US4224089A/en
Priority to NLAANVRAGE7812385,A priority patent/NL182265C/xx
Priority to CA318,377A priority patent/CA1108310A/en
Priority to DE2856147A priority patent/DE2856147C2/de
Publication of JPS5492175A publication Critical patent/JPS5492175A/ja
Publication of JPS6133252B2 publication Critical patent/JPS6133252B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3144—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

【発明の詳細な説明】 本発明は、不純物含有ガラスからなる保護膜を
有する半導体装置を製造する方法の改良に関す
る。
従来、例えばMIS電界効果半導体装置に於いて
は、その絶縁兼保護のため、不純物含有ガラス
膜、特に燐硅酸ガラス膜（PSG膜）を形成するこ
とが多い。そしてPSG膜を形成した後、熱処理を
行なつて、PSG膜を溶融軟化させることに依り段
差を解消し表面を円滑にして、金属配線を形成し
たときの断線を防止するようにしている。ところ
が、このような加工を行なうと、非常に不都合な
事態が発生する。これを第１図及び第２図を参照
して説明する。
第１図に於いて、１はｎ型シリコン半導体基
板、２は二酸化シリコン膜、３はソース領域或い
はドレイン領域であるｐ型不純物導入領域、４は
PSG膜、５は電極コンタクト窓である。
この状態は、PSG膜４を形成してから、例え
ば、通常のフオト・リソグラフイを適用してPSG
膜４、二酸化シリコン膜２のパターニングを行な
つて電極コンタクト窓５をあけた段階である。
次に熱処理を行なつてPSG膜４を溶融軟化させ
ると全体的に円味を帯び滑らかな形状になる。こ
の状態が第２図に示されている。
ところで、この際、その熱処理温度に依り、
PSG膜４から燐が外方拡散され、それが電極コン
タクト窓５内に露出されているｐ型不純物導入領
域３の表面に拡散されてｎ型不純物導入領域６が
形成される。従つて、そこにｐ・ｎ接合が生成さ
れてしまうので、金属電極を形成した場合に良好
なオーミツク・コンタクトをとることができな
い。尚、電極コンタクト窓５を形成する際に、そ
れを当初PSG膜４までに留め、その下の二酸化シ
リコン膜２を残した状態で前記熱処理を行なえば
良いと考えられようが、現在、前記のような場合
にPSG膜４を選択的にエツチングすることは不可
能であり、どうしても二酸化シリコン膜２までエ
ツチングせざるを得ない状態にある。
本発明は、PSG膜の如き不純物含有ガラス膜に
電極コンタクト窓を形成してから熱処理を行なつ
ても前記の如きｐ・ｎ接合は形成されないよう
に、そして良好なオーミツク・コンタクトがとれ
た電極を有する半導体装置を得られるようにする
ものであり、以下これを詳細に記述する。
第３図乃至第８図は本発明の一実施例の工程説
明図であり、次に、これ等の図を参照しつつ説明
する。
第３図参照 (1) 図は、通常の技法を適用し、ｎ型シリコン半
導体基板１１上にフイールドの二酸化シリコン
膜１２、ゲート酸化膜１２Ｇ、シリコン・ゲー
ト１３Ｇ、ソース領域或いはドレイン領域であ
るｐ型不純物導入領域１４が形成された状態を
表わしている。
第４図参照 (2) 例えば熱酸化法を適用し、二酸化シリコン膜
を例えば厚さ200〔Å〕に成長させる。
(3) 例えば化学気相成長法（CVD法）を適用
し、窒化シリコン膜を例えば厚さ500〔Å〕に
成長させる。
(4) 通常のフオト・リソグラフイを適用し、前記
窒化シリコン膜及び前記二酸化シリコン膜のパ
ターニングを行ない、二酸化シリコンのマスク
膜１５及び窒化シリコンのマスク膜１６を形成
する。尚、マスク膜１６としては、不純物含有
ガラス、即ち、本実施例ではPSGであるが、そ
のエツチヤントでエツチングされないか或いは
エツチング・レートが著しく低い物質の膜であ
れば良く、窒化シリコンには限定されない。
第５図参照 (5) 熱酸化法を適用して二酸化シリコン膜１２′
を例えば厚さ700〔Å〕程度に形成する。この
場合、窒化シリコンのマスク膜１６上に二酸化
シリコン膜が成長しないことは云うまでもな
い。
第６図参照 (6) 例えばCVD法を適用してPSG膜１７を例え
ば厚さ10000〔Å〕程度に成長させる。
(7) 通常のフオト・リソグラフイを適用してPSG
膜１７のパターニングを行ない電極コンタクト
窓１７Ａを形成する。但し、それは未だ完成さ
れた状態ではなく、その内部にマスク膜１６，
１５が残留している。
第７図参照 (8) 温度1100〔℃〕程度の熱処理を施してPSG膜
１７の溶融軟化を行なう。これに依りPSG膜１
７は全体的に円味を帯びた滑らかな形状にな
る。
この工程でPSG膜１７から燐が外方拡散して
も、不純物導入領域１４上にはマスク膜１５，
１６が在るから、その燐が領域１４に入り込ん
でｐ，ｎ接合を形成する惧れはない。
第８図参照 (9) エツチヤントとして四弗化炭素（CF4）を用
いたプラズマ・エツチング法を適用して全面を
エツチングする。そして、このエツチングは、
マスク膜１６が除去されるまで行なう。この場
合のエツチング・レートはPSG：窒化シリコン
＝１：100程度であるから、PSG膜１７が殆ん
どエツチングされないうちにマスク膜１６を除
去できる。
(10) マスク膜１５は化学的エツチング法を適用し
て除去しても良い。マスク膜１５の厚さは200
〔Å〕であるから、そのエツチング中にPSG膜
１７は1000〔Å〕程度しかエツチングされず、
電極コンタクト窓１７Ａの拡大は殆んど無視で
きる。
この工程を経ることに依り、電極コンタクト
窓１７Ａは完成され、その内部にはバルク表面
が露出される。
(11) この後、通常の技法を適用して、例えばアル
ミニウム等の金属電極・配線を形成して装置を
完成させる。
前記説明で判るように、本発明に依れば、主た
るマスク膜として用いる窒化シリコン膜はｐ型不
純物導入領域表面に於ける電極コンタクトをとる
べき部分のみに残すようにパターニングしている
ので、窒化シリコン膜で全て覆う場合に比較し、
ストレスに依るトランジスタ特性、特にライフ特
性に異常が現れることがなく、しかも、H2アニ
ールした場合にはトランジスタのゲート界面に於
ける界面準位の回復が良好である。また、不純物
含有ガラス膜に電極コンタクト窓を形成してから
溶融軟化してその表面を円滑にする加工を行なつ
ても、その際外方拡散された不純物が半導体基板
中に取り込まれて無用な接合を形成することは皆
無になるので、常に、良好なオーミツク・コンタ
クトのとれた金属電極・配線を有する半導体装置
を得ることができる。
【図面の簡単な説明】
第１図及び第２図は従来例の説明図、第３図乃
至第８図は本発明の一実施例の工程説明図をそれ
ぞれ表わす。 図に於いて、１１は基板、１２は二酸化シリコ
ン膜、１２Ｇはゲート酸化膜、１３Ｇはシリコ
ン・ゲート、１４は不純物導入領域、１５，１６
はマスク膜、１７はPSG膜、１７Ａは電極コンタ
クト窓をそれぞれ示す。

Claims (1)

  1. 【特許請求の範囲】 １ 半導体基板に形成された窒化シリコンからな
    る膜をパターニングしてｐ型不純物導入領域表面
    に於ける電極コンタクトをとるべき部分のみに残
    るマスク膜を形成し、 次いで、その上からｎ型不純物含有ガラス膜を
    形成し、 次いで、そのｎ型不純物含有ガラス膜のみに電
    極コンタクト窓を形成してから熱処理を行つて該
    ｎ型不純物含有ガラス膜の表面を円滑化させ、 しかる後、前記マスク膜を除去して電極コンタ
    クト窓を完成させて電極・配線を形成する 工程が含まれることを特徴とする半導体装置の
    製造方法。
JP16029677A 1977-12-29 1977-12-29 Manufacture of semiconductor device Granted JPS5492175A (en)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP16029677A JPS5492175A (en) 1977-12-29 1977-12-29 Manufacture of semiconductor device
GB7849137A GB2011711B (en) 1977-12-29 1978-12-19 Process for producing a semiconductor device
US05/971,692 US4224089A (en) 1977-12-29 1978-12-21 Process for producing a semiconductor device
NLAANVRAGE7812385,A NL182265C (nl) 1977-12-29 1978-12-21 Werkwijze voor het vervaardigen van een halfgeleiderinrichting, waarbij een halfgeleiderlichaam met een op het halfgeleiderlichaam aangebrachte laag van gedoteerd glasmateriaal, die is voorzien van een venster, wordt onderworpen aan een warmtebehandeling bij een zodanige temperatuur dat het glasmateriaal tot vloeien wordt gebracht.
CA318,377A CA1108310A (en) 1977-12-29 1978-12-21 Process for producing a semiconductor device
DE2856147A DE2856147C2 (de) 1977-12-29 1978-12-27 Verfahren zum Herstellen einer Elektrode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16029677A JPS5492175A (en) 1977-12-29 1977-12-29 Manufacture of semiconductor device

Publications (2)

Publication Number Publication Date
JPS5492175A JPS5492175A (en) 1979-07-21
JPS6133252B2 true JPS6133252B2 (ja) 1986-08-01

Family

ID=15711895

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16029677A Granted JPS5492175A (en) 1977-12-29 1977-12-29 Manufacture of semiconductor device

Country Status (6)

Country Link
US (1) US4224089A (ja)
JP (1) JPS5492175A (ja)
CA (1) CA1108310A (ja)
DE (1) DE2856147C2 (ja)
GB (1) GB2011711B (ja)
NL (1) NL182265C (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4273805A (en) * 1978-06-19 1981-06-16 Rca Corporation Passivating composite for a semiconductor device comprising a silicon nitride (Si1 3N4) layer and phosphosilicate glass (PSG) layer
USRE32351E (en) * 1978-06-19 1987-02-17 Rca Corporation Method of manufacturing a passivating composite comprising a silicon nitride (SI1 3N4) layer and a phosphosilicate glass (PSG) layer for a semiconductor device layer
US4668973A (en) * 1978-06-19 1987-05-26 Rca Corporation Semiconductor device passivated with phosphosilicate glass over silicon nitride
JPS5534444A (en) * 1978-08-31 1980-03-11 Fujitsu Ltd Preparation of semiconductor device
US4319260A (en) * 1979-09-05 1982-03-09 Texas Instruments Incorporated Multilevel interconnect system for high density silicon gate field effect transistors
US4355454A (en) * 1979-09-05 1982-10-26 Texas Instruments Incorporated Coating device with As2 -O3 -SiO2
JPS5766673A (en) * 1980-10-09 1982-04-22 Toshiba Corp Manufacture of mos type semiconductor device
EP0055521B1 (en) * 1980-11-29 1985-05-22 Kabushiki Kaisha Toshiba Method of filling a groove in a semiconductor substrate
JPS57126147A (en) * 1981-01-28 1982-08-05 Fujitsu Ltd Manufacture of semiconductor device
US4363830A (en) * 1981-06-22 1982-12-14 Rca Corporation Method of forming tapered contact holes for integrated circuit devices
US4492717A (en) * 1981-07-27 1985-01-08 International Business Machines Corporation Method for forming a planarized integrated circuit
JPS5850755A (ja) * 1981-09-21 1983-03-25 Nippon Denso Co Ltd 半導体装置
JPS58147046A (ja) * 1982-02-25 1983-09-01 Nippon Denso Co Ltd 半導体装置の製造方法
US4476621A (en) * 1983-02-01 1984-10-16 Gte Communications Products Corporation Process for making transistors with doped oxide densification
US4606114A (en) * 1984-08-29 1986-08-19 Texas Instruments Incorporated Multilevel oxide as diffusion source
JP2565317B2 (ja) * 1986-12-03 1996-12-18 富士通株式会社 半導体装置の製造方法
EP0281140B1 (en) * 1987-03-04 1993-05-12 Kabushiki Kaisha Toshiba Semiconductor memory device and method for manufacturing the same
US5006480A (en) * 1988-08-08 1991-04-09 Hughes Aircraft Company Metal gate capacitor fabricated with a silicon gate MOS process
US5139968A (en) * 1989-03-03 1992-08-18 Mitsubishi Denki Kabushiki Kaisha Method of producing a t-shaped gate electrode
US5116778A (en) * 1990-02-05 1992-05-26 Advanced Micro Devices, Inc. Dopant sources for cmos device
US5164340A (en) * 1991-06-24 1992-11-17 Sgs-Thomson Microelectronics, Inc Structure and method for contacts in cmos devices
JPH07273224A (ja) * 1994-03-29 1995-10-20 Sharp Corp 半導体装置の製造方法
JP4093395B2 (ja) * 2001-08-03 2008-06-04 富士通株式会社 半導体装置とその製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5299085A (en) * 1976-02-16 1977-08-19 Mitsubishi Electric Corp Production of semiconductor device

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2040180B2 (de) * 1970-01-22 1977-08-25 Intel Corp, Mountain View, Calif. (V.St.A.) Verfahren zur verhinderung von mechanischen bruechen einer duennen, die oberflaeche eines halbleiterkoerpers ueberdeckende isolierschichten ueberziehenden elektrisch leitenden schicht
FR2134290B1 (ja) * 1971-04-30 1977-03-18 Texas Instruments France
US3806371A (en) * 1971-07-28 1974-04-23 Motorola Inc Method of making complementary monolithic insulated gate field effect transistors having low threshold voltage and low leakage current
JPS4953776A (ja) * 1972-09-27 1974-05-24
US3986903A (en) * 1974-03-13 1976-10-19 Intel Corporation Mosfet transistor and method of fabrication
US3912558A (en) * 1974-05-03 1975-10-14 Fairchild Camera Instr Co Method of MOS circuit fabrication
US4023195A (en) * 1974-10-23 1977-05-10 Smc Microsystems Corporation MOS field-effect transistor structure with mesa-like contact and gate areas and selectively deeper junctions
JPS5946107B2 (ja) * 1975-06-04 1984-11-10 株式会社日立製作所 Ｍｉｓ型半導体装置の製造法
JPS5293278A (en) * 1976-01-30 1977-08-05 Matsushita Electronics Corp Manufacture for mos type semiconductor intergrated circuit

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5299085A (en) * 1976-02-16 1977-08-19 Mitsubishi Electric Corp Production of semiconductor device

Also Published As

Publication number Publication date
GB2011711B (en) 1982-05-12
NL182265C (nl) 1988-02-01
NL182265B (nl) 1987-09-01
DE2856147A1 (de) 1979-07-05
JPS5492175A (en) 1979-07-21
NL7812385A (nl) 1979-07-03
US4224089A (en) 1980-09-23
CA1108310A (en) 1981-09-01
GB2011711A (en) 1979-07-11
DE2856147C2 (de) 1984-08-30

Similar Documents

Publication Publication Date Title
JPS6133252B2 (ja)
US6436771B1 (en) Method of forming a semiconductor device with multiple thickness gate dielectric layers
JPS5922380B2 (ja) ハンドウタイソシノ セイゾウホウホウ
US4030952A (en) Method of MOS circuit fabrication
JPS5842254A (ja) 半導体装置の製造方法
JPH023244A (ja) 半導体装置の製造方法
JPH088262A (ja) 半導体装置の製造方法
JPH0122731B2 (ja)
JPS62122173A (ja) 半導体装置
JPS59182568A (ja) 絶縁ゲ−ト型電界効果半導体装置の製造方法
JPS62224077A (ja) 半導体集積回路装置
JPH09129876A (ja) 半導体装置の製造方法
JPH0216019B2 (ja)
JPS6068656A (ja) 半導体装置の製造方法
JPS6320383B2 (ja)
JPS6118348B2 (ja)
JPS6387750A (ja) 半導体装置の製造方法
JPH04208570A (ja) 半導体装置の製造方法
JPH03278540A (ja) 半導体装置の製造方法
JPS63229755A (ja) 半導体装置の製造方法
JPS58121677A (ja) 半導体装置
JPH0750274A (ja) 選択タングステン成長によるパターンの形成方法
JPH0475349A (ja) 半導体装置の製造方法
JPS6279625A (ja) 半導体装置の製造方法
JPH0448624A (ja) 半導体装置の製造方法