JPS6133198B2 - - Google Patents
Info
- Publication number
- JPS6133198B2 JPS6133198B2 JP11200977A JP11200977A JPS6133198B2 JP S6133198 B2 JPS6133198 B2 JP S6133198B2 JP 11200977 A JP11200977 A JP 11200977A JP 11200977 A JP11200977 A JP 11200977A JP S6133198 B2 JPS6133198 B2 JP S6133198B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- pulse
- transistor
- line
- side electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000010409 thin film Substances 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 6
- 239000011159 matrix material Substances 0.000 description 6
- 238000000034 method Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 238000012423 maintenance Methods 0.000 description 2
- 230000001052 transient effect Effects 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910006404 SnO 2 Inorganic materials 0.000 description 1
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Description
【発明の詳細な説明】
《梗 概》
本発明は薄膜エレクトロルミネツセンスパネル
（以下ELP）のように、発光輝度と印加電圧の間
にヒステリシス特性を有するマトリツクス型表示
素子を駆動する場合、低消費電力で且つ実装密度
を小さくし、高品位の画像表示を安価に実現でき
る方式を提供せんとするものである。
（以下ELP）のように、発光輝度と印加電圧の間
にヒステリシス特性を有するマトリツクス型表示
素子を駆動する場合、低消費電力で且つ実装密度
を小さくし、高品位の画像表示を安価に実現でき
る方式を提供せんとするものである。
《先行技術》
具体的に駆動法を示す前に、上述の薄膜ELPの
特性を説明する。
特性を説明する。
まずELPであるが、第１図に示したように、ガ
ラス基板１の上に縞状のIn2O3、SnO2よりなる透
明電極２を平行に配置する。この上に例えば
Y2O3、Si3N4、TiO2等の誘電物質層３を、更に例
えばMnをドープしたZnS等螢光層４を、更に上
記と同じ誘電物質３′を蒸発スパツタリング等の
薄膜生成技術により３層構造にし、その上に透明
電極２と直交するような縞状の電極５を平行に配
置する。かゝる構造にすると、第１の電極群２の
うちの１つと、第２の電極群５のうちの１つに適
当な交流電圧が印加された場合、両電極が交叉し
て挾まれた微小面積のみが発光することになり、
これが画面の１絵素に相当する。第１図のような
構造のELにおいては輝度や寿命・安定性の点で
従来の分散型EL素子に比して優れた特性を有し
ているが、個々の絵素は新たに輝度と印加電圧の
間に、第２図ｂの如き履歴現象を示す。この特性
を第２図に従い説明すると、最初第２図ａの如く
電圧振幅V1のパルスを印加すると輝度は同図
ｂ，ｃに示すように、B1のレベルにある。こゝ
でV1は発光閾値電圧をVthとすると、V1Vthで
ある。これに適当な書込み電圧V2を印加する
と、輝度は一挙にB3まで上昇し、以後電圧値を
再び維持電圧V1に戻しても輝度はB1より大きい
B2に落着く。これに消去電圧V3を印加すると輝
度レベルは急激に減小し、再び維持電圧V1まで
戻すと輝度はB1に落着く。これら時間的な関係
は第２図ａに附された記号t1，t3，………，t21が
同図ｃの各同じ記号の位置に対応させることによ
り示されている。この履歴現象は第２図ｂの細線
で示された如く、書込み電圧の振幅やパルス幅
（図示せず）に応じて任意の小ループをとり得
る。即ち中間調表示も可能である。一度書込み電
圧を与えると、各絵素は維持パルスによつてそれ
ぞれ与えられた階調を失わずに発光し続けるのが
ELPの他の表示素子に無い大きな特徴である。維
持電圧としては電圧上昇時と、電圧下降時の発光
輝度のレベル差の大きい電圧を選ぶことが重要で
ある。上記の各電圧は組成や膜厚及び印加波形に
より大部分異なるが、因みにある試作例ではVth
＝200V、V1＝210V、V2＝210〜280V、V3＝190V
である。
ラス基板１の上に縞状のIn2O3、SnO2よりなる透
明電極２を平行に配置する。この上に例えば
Y2O3、Si3N4、TiO2等の誘電物質層３を、更に例
えばMnをドープしたZnS等螢光層４を、更に上
記と同じ誘電物質３′を蒸発スパツタリング等の
薄膜生成技術により３層構造にし、その上に透明
電極２と直交するような縞状の電極５を平行に配
置する。かゝる構造にすると、第１の電極群２の
うちの１つと、第２の電極群５のうちの１つに適
当な交流電圧が印加された場合、両電極が交叉し
て挾まれた微小面積のみが発光することになり、
これが画面の１絵素に相当する。第１図のような
構造のELにおいては輝度や寿命・安定性の点で
従来の分散型EL素子に比して優れた特性を有し
ているが、個々の絵素は新たに輝度と印加電圧の
間に、第２図ｂの如き履歴現象を示す。この特性
を第２図に従い説明すると、最初第２図ａの如く
電圧振幅V1のパルスを印加すると輝度は同図
ｂ，ｃに示すように、B1のレベルにある。こゝ
でV1は発光閾値電圧をVthとすると、V1Vthで
ある。これに適当な書込み電圧V2を印加する
と、輝度は一挙にB3まで上昇し、以後電圧値を
再び維持電圧V1に戻しても輝度はB1より大きい
B2に落着く。これに消去電圧V3を印加すると輝
度レベルは急激に減小し、再び維持電圧V1まで
戻すと輝度はB1に落着く。これら時間的な関係
は第２図ａに附された記号t1，t3，………，t21が
同図ｃの各同じ記号の位置に対応させることによ
り示されている。この履歴現象は第２図ｂの細線
で示された如く、書込み電圧の振幅やパルス幅
（図示せず）に応じて任意の小ループをとり得
る。即ち中間調表示も可能である。一度書込み電
圧を与えると、各絵素は維持パルスによつてそれ
ぞれ与えられた階調を失わずに発光し続けるのが
ELPの他の表示素子に無い大きな特徴である。維
持電圧としては電圧上昇時と、電圧下降時の発光
輝度のレベル差の大きい電圧を選ぶことが重要で
ある。上記の各電圧は組成や膜厚及び印加波形に
より大部分異なるが、因みにある試作例ではVth
＝200V、V1＝210V、V2＝210〜280V、V3＝190V
である。
以上のようなヒステリシス特性を有する表示素
子を用いて文字や画像を表示する場合、第３図の
ような表裏面を直交してマトリツクス状に電極を
配置する。
子を用いて文字や画像を表示する場合、第３図の
ような表裏面を直交してマトリツクス状に電極を
配置する。
このように配置されたデイスプレイパネルを構
成する要素のうち、所望する絵素のみを選択する
場合、各電極が水平、又は垂直の各行各列の絵素
に共通であるため、各電極に電圧を印加する場合
工夫を要する。
成する要素のうち、所望する絵素のみを選択する
場合、各電極が水平、又は垂直の各行各列の絵素
に共通であるため、各電極に電圧を印加する場合
工夫を要する。
今第３図のようにｎ行ｍ列の電極で構成されて
いる絵素のうち、ｉ列目の電極Xiとｊ行目の電
極Yjで交叉している絵素ｉ，ｊが書込まれた
後、維持パルスで発光が維持されて、更にその後
消去される場合の、電極Xy，Yjと絵素ｉ，ｊに
印加される電圧波形Vxi，Vyj，Ｖ（ｉ，ｊ）の
タイムチヤートを第４図ａ，ｂ，ｃに示してい
る。第４図ｂはELPを用いた場合の上記印加電圧
に対応した絵素ｉ，ｊの発光波形である。第４図
においてイは書込みパルス、ロは維持パルス、ハ
は消去パルスである。またニは列電極に与えられ
る書込み信号パルス、ホは行選択パルスである。
通常このようなマトリツクス型デイスプレイによ
く用いられる線順次走査方向は、この消去パルス
及び行選択パルスが１行ずつ順次選択されて各行
を順次発光させる方式である。
いる絵素のうち、ｉ列目の電極Xiとｊ行目の電
極Yjで交叉している絵素ｉ，ｊが書込まれた
後、維持パルスで発光が維持されて、更にその後
消去される場合の、電極Xy，Yjと絵素ｉ，ｊに
印加される電圧波形Vxi，Vyj，Ｖ（ｉ，ｊ）の
タイムチヤートを第４図ａ，ｂ，ｃに示してい
る。第４図ｂはELPを用いた場合の上記印加電圧
に対応した絵素ｉ，ｊの発光波形である。第４図
においてイは書込みパルス、ロは維持パルス、ハ
は消去パルスである。またニは列電極に与えられ
る書込み信号パルス、ホは行選択パルスである。
通常このようなマトリツクス型デイスプレイによ
く用いられる線順次走査方向は、この消去パルス
及び行選択パルスが１行ずつ順次選択されて各行
を順次発光させる方式である。
ところで従来の方式では、各電極それぞれに１
個乃至複数個の維持パルス用の駆動トランジスタ
を書込み、消去選択パルスの駆動用トランジスタ
とは別に（あるいは一部共通して）設けていた。
その為、パネルが大きく電極数が多くなるにつれ
て、駆動用トランジスタの数はそれに比例して多
くなつてゆく。またパネルは螢光層が誘電層で挾
まれているため等価回路的に容量性素子とみなせ
るが、これに充放電する際比較的周波数の高い維
持パルスによつてトランジスタやその周辺回路に
消費される電力もパネルの大型化に伴つて大きく
なつていく。通常メモリー付ELPを表示装置とし
て用いる場合、書込み、消去が完した後、維持パ
ルスが加えられており、実質的にほとんどの期間
維持パルスが与えられていると考えることができ
る。従つて大部分の消費電力は維持パルス供給系
で使用されていると見ることができる。
個乃至複数個の維持パルス用の駆動トランジスタ
を書込み、消去選択パルスの駆動用トランジスタ
とは別に（あるいは一部共通して）設けていた。
その為、パネルが大きく電極数が多くなるにつれ
て、駆動用トランジスタの数はそれに比例して多
くなつてゆく。またパネルは螢光層が誘電層で挾
まれているため等価回路的に容量性素子とみなせ
るが、これに充放電する際比較的周波数の高い維
持パルスによつてトランジスタやその周辺回路に
消費される電力もパネルの大型化に伴つて大きく
なつていく。通常メモリー付ELPを表示装置とし
て用いる場合、書込み、消去が完した後、維持パ
ルスが加えられており、実質的にほとんどの期間
維持パルスが与えられていると考えることができ
る。従つて大部分の消費電力は維持パルス供給系
で使用されていると見ることができる。
本発明は以上の点に鑑みてなされたものであ
る。
る。
第４図に示したように走査側から維持パルス±
ＶS、選択パルス−ＶP、消去パルス±ＶEを供給
する回路は種々考えられるが、選択パルス−ＶP
のレベルは電源及び回路部品数を減らすため−Ｖ
Eと同じにした方がよい。以後これを前提に話を
進める。
ＶS、選択パルス−ＶP、消去パルス±ＶEを供給
する回路は種々考えられるが、選択パルス−ＶP
のレベルは電源及び回路部品数を減らすため−Ｖ
Eと同じにした方がよい。以後これを前提に話を
進める。
（ｍ×ｎ）マトリツクスパネルにおいて、ある
走査電極Yj（ｊ＝１、………、ｎ）を駆動する
場合の回路の一例を第５図に示す。第５図の回路
の場合、走査電極を駆動するため維持電圧±ＶS
を与えるスイツチ素子P1j、消去電圧ＶEを与える
スイツチ素子P2j、正のパルスを接地電位へ導く
スイツチ素子P3j、また維持電圧−ＶSを与えるス
イツチ素子P4j、消去電圧−ＶEを与えるスイツチ
素子P5j、負のパルスを接地電位へ導くスイツチ
素子P6jが各々必要である。更にスイツチ素子と
してのトランジスタP1j〜P6jにベース電流を供給
するためのトランジスタや抵抗等の回路部品が別
に付属するので、走査側の全電極を駆動するのに
要する回路部品の数は厖大になる。電力消費の見
地からもELの充放電によつてトランジスタP1j〜
P6jで消費される電力だけでなく、各々のトラン
ジスタに供給されるベース電流供給回路の電力消
費も走査側電極数が多くなるに従い無視できない
位に大きくなつていく。
走査電極Yj（ｊ＝１、………、ｎ）を駆動する
場合の回路の一例を第５図に示す。第５図の回路
の場合、走査電極を駆動するため維持電圧±ＶS
を与えるスイツチ素子P1j、消去電圧ＶEを与える
スイツチ素子P2j、正のパルスを接地電位へ導く
スイツチ素子P3j、また維持電圧−ＶSを与えるス
イツチ素子P4j、消去電圧−ＶEを与えるスイツチ
素子P5j、負のパルスを接地電位へ導くスイツチ
素子P6jが各々必要である。更にスイツチ素子と
してのトランジスタP1j〜P6jにベース電流を供給
するためのトランジスタや抵抗等の回路部品が別
に付属するので、走査側の全電極を駆動するのに
要する回路部品の数は厖大になる。電力消費の見
地からもELの充放電によつてトランジスタP1j〜
P6jで消費される電力だけでなく、各々のトラン
ジスタに供給されるベース電流供給回路の電力消
費も走査側電極数が多くなるに従い無視できない
位に大きくなつていく。
その上第５図の回路方式においては維持パルス
＋ＶS，−ＶSの印加に関してトランジスタP1j，
P3j，P4j，P6j（及びにそれに附随するベース電
流供給回路）が各電極により異なるので、それら
の特性の違いが維持パルスの振幅や過渡時定数の
差となつてくるのでELパネルの輝度ムラの要因
となる。従つてこれらを避けるためには維持パル
スの周波数を下げてパルス幅を広くとらねばなら
ないという制約がでてくる。また維持パルスの周
波数が高くなるとトランジスタの特性を厳密に揃
えなければならずそれだけコスト高になる。
＋ＶS，−ＶSの印加に関してトランジスタP1j，
P3j，P4j，P6j（及びにそれに附随するベース電
流供給回路）が各電極により異なるので、それら
の特性の違いが維持パルスの振幅や過渡時定数の
差となつてくるのでELパネルの輝度ムラの要因
となる。従つてこれらを避けるためには維持パル
スの周波数を下げてパルス幅を広くとらねばなら
ないという制約がでてくる。また維持パルスの周
波数が高くなるとトランジスタの特性を厳密に揃
えなければならずそれだけコスト高になる。
以上の点により第５図の方式は余り好ましくな
い。
い。
本発明の回路を第６図に示す。即ち維持パルス
＋ＶS，−ＶSはトランジスタR1〜R4で走査側全電
極に一括して同時に供給するものである。即ちト
ランジスタR1がONすると、走査側全電極同時に
ダイオードD1j（ｊ＝１、………、ｎ）を通して
維持電圧＋ＶSのレベルのパルスが与えられる。
維持電圧＋ＶSのレベルを接地電位にするにはト
ランジスタR1をOFFしてトランジスタR2をONす
ればよい。このときはダイオードD2jを通してト
ランジスタR2へEL側から電流が流れこんで出力
端子Yjは０レベルになる。一方トランジスタR3
をONしてやればダイオードD3jを通して出力端子
Yjには維持電圧−ＶSのレベルが与えられる。そ
の後トランジスタR3をOFFしてトランジスタR4
をONにしてやれば、ダイオードD4jを通して出力
端子Yjは接地電位になる。一方消去パルスや書
込選択パルスはQ1j，Q2jを通して与える点は第
５図と同じであるが、選択された走査線にこれら
＋ＶE又は−ＶEが印加されているときダイオード
D1j〜D4jが非選択の走査線と電気的に分離する役
目も果している。
＋ＶS，−ＶSはトランジスタR1〜R4で走査側全電
極に一括して同時に供給するものである。即ちト
ランジスタR1がONすると、走査側全電極同時に
ダイオードD1j（ｊ＝１、………、ｎ）を通して
維持電圧＋ＶSのレベルのパルスが与えられる。
維持電圧＋ＶSのレベルを接地電位にするにはト
ランジスタR1をOFFしてトランジスタR2をONす
ればよい。このときはダイオードD2jを通してト
ランジスタR2へEL側から電流が流れこんで出力
端子Yjは０レベルになる。一方トランジスタR3
をONしてやればダイオードD3jを通して出力端子
Yjには維持電圧−ＶSのレベルが与えられる。そ
の後トランジスタR3をOFFしてトランジスタR4
をONにしてやれば、ダイオードD4jを通して出力
端子Yjは接地電位になる。一方消去パルスや書
込選択パルスはQ1j，Q2jを通して与える点は第
５図と同じであるが、選択された走査線にこれら
＋ＶE又は−ＶEが印加されているときダイオード
D1j〜D4jが非選択の走査線と電気的に分離する役
目も果している。
尚第６図の回路においてトランジスタQ1jをON
するタイミングは、トランジスタR1〜R4が全部
OFFか、トランジスタR4のみONのときである。
またトランジスタQ2jをONするのはトランジスタ
R1〜R4が全部OFFか、トランジスタR2のみONの
ときである。
するタイミングは、トランジスタR1〜R4が全部
OFFか、トランジスタR4のみONのときである。
またトランジスタQ2jをONするのはトランジスタ
R1〜R4が全部OFFか、トランジスタR2のみONの
ときである。
第６図の回路において各トランジスタをON、
OFFするタイミングの一例を第７図に示す。第
７図でパルスT1〜T4がそれぞれトランジスタR1
〜R4をON、OFFするタイミングであり、パルス
t1，t2がトランジスタQ1j，Q2jをON、OFFする
タイミングである。但しタイミング図において
High（＝１）のときトランジスタON、Low（＝
０）のときOFFである。電圧Ｖyｊは出力端子Yj
にあらわれる出力波形である。
OFFするタイミングの一例を第７図に示す。第
７図でパルスT1〜T4がそれぞれトランジスタR1
〜R4をON、OFFするタイミングであり、パルス
t1，t2がトランジスタQ1j，Q2jをON、OFFする
タイミングである。但しタイミング図において
High（＝１）のときトランジスタON、Low（＝
０）のときOFFである。電圧Ｖyｊは出力端子Yj
にあらわれる出力波形である。
また第８図に信号電極から書込電圧を与える回
路の一例を示す。尚第８図においてQ1j，Q2jは
トランジスタ、D1i，D2iはダイオード、riは抵抗
である。またxiは論理回路よりの信号入力端子、
XiはELのマトリツクス電極へ接続される出力端
子である。信号電極側から書込パルスVwを与え
るには、走査側電極の書込選択パルスのタイミン
グと同期して入力端子xiからLowレベルを与えら
れてやればよい。そうするとトランジスタQ1iが
OFF、トランジスタQ2iがONとなつて出力端子
Xiから電圧Vwのレベルが与えられ、その後入力
端子xiからHighレベルを与えると、トランジス
タQ1iがON、トランジスタQ2iがOFFとなつて出
力端子は接地電位となる。尚第８図においてダイ
オードD1jは書込パルスの立下り時定数を小さく
するため、またダイオードD2iは走査側に電圧−
ＶS−ＶE等の負のパルスを与えたとき、出力端子
Xiが接地電位となるためのものである。
路の一例を示す。尚第８図においてQ1j，Q2jは
トランジスタ、D1i，D2iはダイオード、riは抵抗
である。またxiは論理回路よりの信号入力端子、
XiはELのマトリツクス電極へ接続される出力端
子である。信号電極側から書込パルスVwを与え
るには、走査側電極の書込選択パルスのタイミン
グと同期して入力端子xiからLowレベルを与えら
れてやればよい。そうするとトランジスタQ1iが
OFF、トランジスタQ2iがONとなつて出力端子
Xiから電圧Vwのレベルが与えられ、その後入力
端子xiからHighレベルを与えると、トランジス
タQ1iがON、トランジスタQ2iがOFFとなつて出
力端子は接地電位となる。尚第８図においてダイ
オードD1jは書込パルスの立下り時定数を小さく
するため、またダイオードD2iは走査側に電圧−
ＶS−ＶE等の負のパルスを与えたとき、出力端子
Xiが接地電位となるためのものである。
以上述べた如く第６図のような回路構成にすれ
ば、維持パルスを印加する際には各電極へはダイ
オードを介して行われるので、従来の第５図の方
式に比して維持パルスの振幅、過渡時定数ともバ
ラツキはよほど少くなり輝度ムラも改善するので
画質が向上する。更に維持パルスを供給する為の
ベース電流供給回路が各電極についていないので
電力消費も節減できる。また、書込み選択電圧を
供給するときは、ダイオードが非選択電圧との分
離作用を果すことができる。本発明の回路によれ
ば回路部品の数も大幅に減少しコストの低減効果
も大きい。以上のような種々の利点を備えた本発
明の実用価値は非常に大きい。
ば、維持パルスを印加する際には各電極へはダイ
オードを介して行われるので、従来の第５図の方
式に比して維持パルスの振幅、過渡時定数ともバ
ラツキはよほど少くなり輝度ムラも改善するので
画質が向上する。更に維持パルスを供給する為の
ベース電流供給回路が各電極についていないので
電力消費も節減できる。また、書込み選択電圧を
供給するときは、ダイオードが非選択電圧との分
離作用を果すことができる。本発明の回路によれ
ば回路部品の数も大幅に減少しコストの低減効果
も大きい。以上のような種々の利点を備えた本発
明の実用価値は非常に大きい。
第１図ａ及びｂは薄膜EL表示装置の一部切截
斜視図及び断面図、第２図は薄膜EL表示装置の
印加電圧対発光輝度特性図、第３図はマトリツク
ス電極の構成図、第４図は各マトリツクス電極の
印加電圧波形と発光波形図、第５図は従来の一の
電極の駆動回路図、第６図は本発明の一実施例の
駆動回路図、第７図は本発明の上記実施例の回路
のタイムチヤート、第８図は本発明において書込
電圧を与える回路の回路図を示す。 R1〜R4：トランジスタ、＋ＶS，−ＶS：維持電
圧、D1j〜D4j：ダイオード、Q1j，Q2j：トランジ
スタ。
斜視図及び断面図、第２図は薄膜EL表示装置の
印加電圧対発光輝度特性図、第３図はマトリツク
ス電極の構成図、第４図は各マトリツクス電極の
印加電圧波形と発光波形図、第５図は従来の一の
電極の駆動回路図、第６図は本発明の一実施例の
駆動回路図、第７図は本発明の上記実施例の回路
のタイムチヤート、第８図は本発明において書込
電圧を与える回路の回路図を示す。 R1〜R4：トランジスタ、＋ＶS，−ＶS：維持電
圧、D1j〜D4j：ダイオード、Q1j，Q2j：トランジ
スタ。
Claims (1)
- １ 印加電圧と発光輝度の関係においてヒステリ
シス現象を示すメモリ付薄膜EL表示装置の駆動
回路において、維持電圧を供給する走査側全電極
の、正の維持電圧を与えるラインと、負の維持電
圧を与えるラインと、０電位を与えるラインとか
らなる共通ラインにそれぞれ直列にスイツチ素子
を挿入し、上記共通ラインと上記走査側電極の
各々をダイオードを介してそれぞれ接続するとと
もに、上記走査側電極の各々と上記ダイオードの
接続点に、上記走査側電極毎に書込み選択電圧を
供給するためのスイツチ素子を接続してなること
を特徴とするメモリ付薄膜EL表示装置の駆動回
路。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11200977A JPS5445588A (en) | 1977-09-17 | 1977-09-17 | Driving circuit of thin film el display unit with memory |
| US05/941,202 US4234821A (en) | 1977-09-14 | 1978-09-11 | Flat panel television receiver implemented with a thin film EL panel |
| FR7826294A FR2403700A1 (fr) | 1977-09-14 | 1978-09-13 | Recepteur de television dont l'ecran est un panneau electroluminescent |
| DE2839860A DE2839860C3 (de) | 1977-09-14 | 1978-09-13 | Fernsehempfänger mit einem Bildschirm in Form einer Elektolumineszenz-Dünnschicht-Anzeigeeinrichtung |
| GB7836830A GB2007002B (en) | 1977-09-14 | 1978-09-14 | Flat panel television receiver implemented with a thin film el panel |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11200977A JPS5445588A (en) | 1977-09-17 | 1977-09-17 | Driving circuit of thin film el display unit with memory |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5445588A JPS5445588A (en) | 1979-04-10 |
| JPS6133198B2 true JPS6133198B2 (ja) | 1986-07-31 |
Family
ID=14575671
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11200977A Granted JPS5445588A (en) | 1977-09-14 | 1977-09-17 | Driving circuit of thin film el display unit with memory |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5445588A (ja) |
-
1977
- 1977-09-17 JP JP11200977A patent/JPS5445588A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5445588A (en) | 1979-04-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5652600A (en) | Time multiplexed gray scale approach | |
| US7145532B2 (en) | Image display apparatus | |
| WO2002075710A1 (fr) | Circuit de commande d'un element lumineux a matrice active | |
| JPWO2002077958A1 (ja) | アクティブマトリクス型発光素子の駆動回路 | |
| US4636789A (en) | Method for driving a matrix type display | |
| GB1580637A (en) | Thin film el dislplay system | |
| KR100717334B1 (ko) | 일렉트로루미네센스 표시소자의 구동방법 및 장치 | |
| JPH0782300B2 (ja) | マトリクス型薄膜電界発光パネルの電極構造 | |
| JPH06161385A (ja) | アクティブマトリクス表示装置 | |
| JPS6133198B2 (ja) | ||
| JP2619083B2 (ja) | 表示装置の駆動方法 | |
| JPS62512B2 (ja) | ||
| JPS62513B2 (ja) | ||
| JPS638479B2 (ja) | ||
| JPS6311680B2 (ja) | ||
| JPS62510B2 (ja) | ||
| JPS6157639B2 (ja) | ||
| JPS62507B2 (ja) | ||
| JPS624718B2 (ja) | ||
| JPS5847715B2 (ja) | 薄膜エレクトロルミネツセンスパネルの駆動装置 | |
| JPS6015078B2 (ja) | 薄膜ｅｌ表示装置の駆動装置 | |
| JPS624717B2 (ja) | ||
| JP2533945B2 (ja) | 薄膜ｅｌ表示装置の駆動方法 | |
| JPS623432B2 (ja) | ||
| JPS62515B2 (ja) |