JPS6132420A - ガリウム砒素基板のアニ−ル方法 - Google Patents

ガリウム砒素基板のアニ−ル方法

Info

Publication number
JPS6132420A
JPS6132420A JP4501085A JP4501085A JPS6132420A JP S6132420 A JPS6132420 A JP S6132420A JP 4501085 A JP4501085 A JP 4501085A JP 4501085 A JP4501085 A JP 4501085A JP S6132420 A JPS6132420 A JP S6132420A
Authority
JP
Japan
Prior art keywords
substrate
annealing
gaas
gallium arsenide
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4501085A
Other languages
English (en)
Inventor
ハロルド・ジヨン・ホヴエル
トーマス・フランシス・キーク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS6132420A publication Critical patent/JPS6132420A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3245Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering of AIIIBV compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/268Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H01L21/2686Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation using incoherent radiation
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/004Annealing, incoherent light
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/084Ion implantation of compound devices

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 以下の順序で本発明を説明する。
A、産業上の利用分野 B、開示の概要 C0従来技術 り0発明が解決しようとする問題点 E0問題点を解決するための手段 F、実施例 fl、より具体的な実施例 G0発明の効果 A、産業上の利用分野 この発明は、イオンを注入されたガリウム砒素(GaA
s)基板の7ニール方法に関し、特にアニールの制御を
行うために砒素を含むガス雰囲気中でアニールを行う方
法に関するものである。
B、開示の概要 この発明により開示されるのは、イオンを注入されたガ
リウム砒素基板のアニール方法である。
この方法においては、基板の全面を砒素を含むガス雰囲
気に置き、その基板を非干渉性の光によって加熱するこ
とによりアニールが行なわれる。
C0従来技術 多元素化合物半導体物質は半導体デバイスに有用な電気
光学的特性とキャリア輸送特性を備えている。しかし、
多元素結晶は、加熱等の熱処理に対して応答し、不純物
の位置のみならず結晶の化学量論までも影響を被る。と
いう性質がある。例えば集積回路を製造する場合には、
処理を受ける結晶表面は比較的広範囲に亘るので、均一
なデバイスの歩どまりを保証するためには、結晶基板全
体に亘って基板の状態が一様でなくてはならない。
そのような結晶に半導体特性を付与するための1つの技
術は、イオン注入(ion−implantation
)として知られている。この技術は、位置決めが正確で
あることと、室温近くの低温で処理できること、という
長所を有する。しかし、結晶の損傷を修復して注入され
たイオンを活動化するために、次にアニールを施す必要
がある。
さて、回路の集積度が増−太し、基板の面積が広くなる
につれ、イオンを活動化させるための均一なアニールを
行うことがより難しくなる。その主な原因は、多元素化
合物半導体物質のうちの揮発性の成分が局所的に蒸発し
てしまうことにある。
そこで、アニール工程を行う際に、多元素化合物半導体
表面全体の均一性を制御するために、いくつかの努力が
なされている。
例えば、多元素化合物半導体であるGaAsが処理の途
中で分解してしまうという問題が、この分野である程度
の注目を集めている。これを解決するために提案されて
いる1つの技術は、アニール工程の間の分解を防止する
ためにGaAs上にSin、などの被覆層を付着するこ
とである。そのような技術は、例えば、米国特許第42
26667号に開示されている。
別の技術としては、米国特許第3969164号に開示
されているように、GaAs自身の酸化膜を使用するよ
うにしたものがある。
これらの技術は、基板表面の化学量論を制御することに
関与している。例えば、米国特許第4135952号で
は、GaAs結晶基板をガリウム溶液中のGaAs結品
に近接配置することにより、アニール工程の間にG a
 A sの分解を防止するようにした方法が開示されて
いる。
また、GaAsのうちより揮発性の高い元素(すなわち
A s )を余剰にたくわえておくのが望ましいという
ことが米国特許第4312681号で認識されている。
すなわち、この技術においては分解を防止するための余
剰のAsの供給源としてI nAsが使用される。ただ
し、これらの技術では、約30分という比較的長いアニ
ール時間が必要である。
アプライド・フィジックス・レター(Apρ1゜Phy
s、 Lett、) 38.8.4月15日、1981
年、639ページでは、長時間アニールしたときにGa
 A s中である種の基板の不純物の拡散に有害な影響
があることが認識されており、それを制御するためにI
 nAsからの高圧のAsを用いることが開示されてい
る。
また、デバイス・リサーチ・コンファレンス(Devi
ce Re5earch Conference) I
 V A −7−6月、26−28.1982には、従
来の長いアニール工程の間にG a A sが選択蒸発
することと、基板からマンガンが拡散することとが問題
であるとして報告されている。
さらに、現在係続中の米国特許出願第440655号に
は、集積回路デバイスの広い領域上で、G a A s
のような多元素化合物半導体結晶におけるイオン注入さ
れた不純物を活動化させるために、その多元素のうち最
も揮発性の高い元素を均一濃度で含む固体状の部材を、
その集積回路領域全面に近接配置して、短時間アニール
する方法が開示されている。この方法においては、集積
回路の表面にイオンを注入されてなるGaAs集積回路
ウェーハが、固体砒素の均一な層に近接して800〜9
00℃の温度で、1〜20秒間アニールされる。
以上述べたように、最も揮発性の高い元素の固体は、数
秒のオーダーの短いアニール工程の際に均一に制御され
たガス供給源となる。
また、現在係続中の米国特許出願第440654号には
、フォトエツチング技術を用いてG a A sのウェ
ーハ上に固体砒素源を与えるための装置が開示されてい
る。
さらに、特開昭55−158628号公報には。
熱いAsガス中で、レーザーを用いてGaAs基板を漸
増的に加熱することが開示されている。しかしその方法
は1例えば処理装置の壁面で砒素が凝固してしまう等の
問題を防止することができず、従って基板に供給される
砒素の量の制御の信頼性に乏しいという面がある。この
方法はまた、半導体を加熱するレーザーがきわめて不均
一であり、従って結晶に歪みが生じるという問題がある
D0発明が解決しようとする問題点 この発明の目的は、多元素化合物半導体において、揮発
性の高い元素を均一に供給してアニール工程の際の元素
の欠乏を有効に防止できるようなアニール方法を提供す
ることにある。
この発明の他の目的は、多元素半導体基板結晶を均一に
加熱し、以て結晶の歪みを防止できるようなアニール方
法を提供することにある。
E8問題点を解決するための手段 この発明の方法は、アニール処理の制御の改良と、アニ
ール処理の間に基板をとり囲む雰囲気の均一性の改良と
に係る。さらに、この発明の方法は、処理装置の壁面上
での砒素の凝固または分解の防止に係る。この方法によ
れば、アニール処理の間の汚染を防止できるとともに、
従来の加熱炉中のアニールよりもわずかの時間しか要さ
ず、また半導体ウェーハを、歪みを形成することなく均
一に加熱できる。
この発明の方法は、特に、イオンを注入されたG a 
A s基板のアニール処理に関与する。この処理は、砒
素を含む雰囲気中で基板の全面を置き、その基板を約4
00℃以上に維持する工程を有する。このときGaAs
基板は、その基板の上下の熱い帯域によって約400℃
以上に保たれる。そのG a A s基板は、広域に亘
る非干渉性の光によって、イオンを注入されたその基板
をアニールするのに十分な時間だけ加熱される。
F、実施例 この発明によれば、イオンを注入されたG a A s
基板がAsを含むガス雰囲気中に保持される。GaAs
基板は、GaAs結晶ウェーハに50〜20.0KeV
のエネルギーで、密度1012〜1414イオン/d、
深さ1000〜4000オングストロームになるように
シリコンイオンを打ち込むことによって得られる。尚、
シリコン以外に利用可能なn型のドーパントはSs、S
、Te及びSnであり、P型ドーパントの例としてはZ
n、Cd、Be、Mg。
及びMnがある。
図面を参照すると、イオンを注入されたGaAs基板1
が、石英管などの管2中に配置されている。
基板1は管2内のホルダー(図示しない)上に配置され
ている。そして、管2の周囲には上下に炉3が配置され
ている。
管2には導管5を介してアルシン(AsH,)などのA
sを含むガスが導入され、このガスは、基板1の上方の
炉3によって少くとも約600℃、好適には600〜約
800℃の温度まで加熱される。これにより、アルシン
がAs、As2およびAs、のようなAsを含む種に熱
分解して、アニールの間にG a A s表面とよりよ
く反応することが可能となる。このAsを含むガスは、
好適には導管10を介して導入された水素、窒素または
アルゴンなどの不活性ガスと混合される。この混合ガス
は、体積比で少くとも約0.01%、好適には少くとも
約0.2%のAsを含むガス(例えばアルシン)を含ん
でいなければならない。より好適には、その混合ガスは
、体積比0.2〜1%のアルシンを含んでいる。さらに
その混合ガスは、管2の中の基板1の上方では、炉3に
よって約600℃に維持され、基板1の下方では炉3に
よって少くとも400℃、好適には約400〜600℃
に維持される。そして水晶管2の熱伝導と熱せられたガ
スの対流とによって、GaAs基板1をとりまく管2の
部分がAsの凝固温度である約400℃以上に保たれ、
以て管2の加熱部分中のどの箇所でもAsが凝固するこ
とはない。しかし、G a A sの温度が750℃を
超えてはならない、ということは重要である。というの
は、もしGaAs基板の温度が750℃を超えるとアニ
ールの前に基板中で注入されたイオンの活動化が行なわ
れてしまうからである。こうして、Asを含むガスは、
C;aAs基板1の上方とその周囲とに運ばれ、導管6
を介して水晶管2から除去される。尚、望むなら、導管
6から導出されたガスを入口4にリサイクルさせるよう
にしてもよい。
GaAs基板は、光源7によって約900〜1100℃
の温度でアニールされる。光源7は、基板1の全体を均
一な温度で同時に加熱することのできる広域の非干渉性
光を発生する。また、この光源7は、基板1上に均一な
照度または強度のビームを供給する。光源7には、炭素
アークランプやアルゴンアークランプが適当である。そ
の他の適当な光源としては、水晶ハロゲンランプ及びタ
ングステン球をもつランプがある。このランプの強度は
通常基板1の表面に対して約20〜約200W/dであ
り、好適には約50〜約100W/dである。
このアニールは約1〜20秒間行なわれるが、好適には
約1〜5秒間であり、最も好適には1〜2秒間である。
そして、このアニールの間に、基板lは約900℃と約
1ioo℃の間の温度シコ達する。もし何ら手段を講じ
なければ、そのような高温では多量のAsがG a A
 s基板から失なわれて、イオン注入領域が破壊されて
しまう。しかるに、図面に示すように、基板1の周囲を
、Asを含むガスでとり囲むことにより、高温のアニー
ル期間におけるG a A sからのAsの散逸が防止
されるのである。
fl、より具体的な実施例 少くとも106オーム国という高い抵抗率をもつG a
 A sウェーハに、150KeVで3X1012イオ
ン/cxl密度となるように28Biイオンが打ち込ま
れる。次にそのウェーハは、クリア帯域4をもち長さ4
インチ(約101.6+nm)で各側面を炉3により囲
まれた石英管2内のホルダー(図示しない)上に載置さ
れる。そして、約0.2%のアルシン(AsH□)と、
約20%の水素と;約79.8%のアルゴンの体積比か
らなる混合ガスが大気圧下毎分的1.8Qの流速で管2
に導入される。導入された混合ガスは、管2の上方では
約650℃に加熱され、管2の下方では約500℃に加
熱される。こうして約30分が経過しガスと温度とが平
衡に達すると、iooowの水晶ハロゲンランプからの
光がGaAsウェーハ上に照射されてこの光はそのウェ
ーハ上で約100W/allの強度となる。その光源は
全体で約8秒間照射を行う。すなわち、その8秒間のう
ちの最初の6?間で約1000℃までの温度上昇が行な
われ、あとの2秒間でウェーハが1000℃に保たれる
次に光源がオフに切換えられ、炉3がオフに切換えられ
、管2に導入されるガスが毎分約IQの流速の純粋アル
ゴンに転換される。そして約15分間、管2のガス洗浄
が行なわれた後に、ウェーハlがこの装置から取り出さ
れる。
G0発明の効果 以上のように、この発明によれば、管内に導入したAs
を含む′ガスが十分に加熱されるので管内でのAsの凝
固を防止でき、以てGaAs基板に供給されるAsの濃
度を均一に保つことができるとともに、広域の非干渉性
光によってGaAs基板の全面を均一に加熱するので、
G a A s基板の歪みの発生を防止できるという効
果が得られる。
【図面の簡単な説明】
図面は、本発明の方法を実施するための装置の概要図で
ある。 1・・・・GaAs基板、2・・・・石英管、3・・・
・炉。 出願人  インターナショナル・ビジネス・マシーンズ
・コーポレーション 代理人  弁理士  山  本  仁  朗(外1名)

Claims (3)

    【特許請求の範囲】
  1. (1)(a)ガリウム砒素基板を容器の中に配置し、(
    b)上記容器に砒素を含むガスを導入し、(c)上記砒
    素を含むガスを400℃以上に加熱し、 (d)上記基板の全面を非干渉性光により加熱する工程
    を含むガリウム砒素基板のアニール方法。
  2. (2)上記砒素を含むガスが、アルシンを含んでいる特
    許請求の範囲第(1)項に記載のガリウム砒素基板のア
    ニール方法。
  3. (3)上記非干渉性光による上記基板の加熱は900℃
    乃至1100℃の温度で行なわれる特許請求の範囲第(
    1)項または(2)項に記載のガリウム砒素基板のアニ
    ール方法。
JP4501085A 1984-07-12 1985-03-08 ガリウム砒素基板のアニ−ル方法 Pending JPS6132420A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/630,057 US4576652A (en) 1984-07-12 1984-07-12 Incoherent light annealing of gallium arsenide substrate
US630057 1984-07-12

Publications (1)

Publication Number Publication Date
JPS6132420A true JPS6132420A (ja) 1986-02-15

Family

ID=24525587

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4501085A Pending JPS6132420A (ja) 1984-07-12 1985-03-08 ガリウム砒素基板のアニ−ル方法

Country Status (4)

Country Link
US (1) US4576652A (ja)
EP (1) EP0171921B1 (ja)
JP (1) JPS6132420A (ja)
DE (1) DE3569435D1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6165478A (ja) * 1984-09-07 1986-04-04 Nec Corp 電界効果トランジスタの製法
US6945080B2 (en) 2000-12-27 2005-09-20 Shima Seiki Mfg., Ltd. Knitted glove
KR20190000966U (ko) 2017-10-14 2019-04-24 가부시키가이샤 시마세이키 세이사쿠쇼 장갑 편성기

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4761300A (en) * 1983-06-29 1988-08-02 Stauffer Chemical Company Method of vacuum depostion of pnictide films on a substrate using a pnictide bubbler and a sputterer
JPS6046022A (ja) * 1983-08-23 1985-03-12 Sumitomo Electric Ind Ltd イオン注入用基板の前処理方法
JPS60251631A (ja) * 1984-05-28 1985-12-12 Semiconductor Res Found 不均一不純物密度分布を有する半導体装置の製造方法
JPS61199641A (ja) * 1985-02-28 1986-09-04 Oki Electric Ind Co Ltd 化合物半導体素子の製造方法
US4654090A (en) * 1985-09-13 1987-03-31 Xerox Corporation Selective disordering of well structures by laser annealing
USRE33274E (en) * 1985-09-13 1990-07-24 Xerox Corporation Selective disordering of well structures by laser annealing
EP0216285B1 (en) * 1985-09-20 1992-05-13 Sumitomo Electric Industries, Ltd. Method of annealing a compound semiconductor substrate
US4743569A (en) * 1987-04-20 1988-05-10 Texas Instruments Incorporated Two step rapid thermal anneal of implanted compound semiconductor
US4898834A (en) * 1988-06-27 1990-02-06 Amber Engineering, Inc. Open-tube, benign-environment annealing method for compound semiconductors
US5017508A (en) * 1989-06-29 1991-05-21 Ixys Corporation Method of annealing fully-fabricated, radiation damaged semiconductor devices
FR2650704B1 (fr) * 1989-08-01 1994-05-06 Thomson Csf Procede de fabrication par epitaxie de couches monocristallines de materiaux a parametres de mailles differents
JPH0693441B2 (ja) * 1989-09-22 1994-11-16 株式会社東芝 半導体集積回路装置の加熱処理方法
ATE153797T1 (de) * 1990-03-24 1997-06-15 Canon Kk Optische wärmebehandlungsmethode für halbleiterschicht und herstellungsverfahren von halbleiteranordnung mit solcher halbleiterschicht
JPH04152518A (ja) * 1990-10-16 1992-05-26 Toshiba Corp 半導体装置の製造方法
US5294557A (en) * 1991-08-26 1994-03-15 The United States Of America As Represented By The Secretary Of The Navy Implanting impurities in semiconductors and semiconductor implanted with impurities
US10622214B2 (en) 2017-05-25 2020-04-14 Applied Materials, Inc. Tungsten defluorination by high pressure treatment
US10276411B2 (en) * 2017-08-18 2019-04-30 Applied Materials, Inc. High pressure and high temperature anneal chamber
JP6947914B2 (ja) 2017-08-18 2021-10-13 アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated 高圧高温下のアニールチャンバ
CN111095524B (zh) 2017-09-12 2023-10-03 应用材料公司 用于使用保护阻挡物层制造半导体结构的设备和方法
KR102396319B1 (ko) 2017-11-11 2022-05-09 마이크로머티어리얼즈 엘엘씨 고압 프로세싱 챔버를 위한 가스 전달 시스템
KR20200075892A (ko) 2017-11-17 2020-06-26 어플라이드 머티어리얼스, 인코포레이티드 고압 처리 시스템을 위한 컨덴서 시스템
JP7239598B2 (ja) 2018-03-09 2023-03-14 アプライド マテリアルズ インコーポレイテッド 金属含有材料の高圧アニーリングプロセス
US10950429B2 (en) 2018-05-08 2021-03-16 Applied Materials, Inc. Methods of forming amorphous carbon hard mask layers and hard mask layers formed therefrom
US10748783B2 (en) 2018-07-25 2020-08-18 Applied Materials, Inc. Gas delivery module
US10675581B2 (en) 2018-08-06 2020-06-09 Applied Materials, Inc. Gas abatement apparatus
CN112996950B (zh) 2018-11-16 2024-04-05 应用材料公司 使用增强扩散工艺的膜沉积
WO2020117462A1 (en) 2018-12-07 2020-06-11 Applied Materials, Inc. Semiconductor processing system
US11901222B2 (en) 2020-02-17 2024-02-13 Applied Materials, Inc. Multi-step process for flowable gap-fill film

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55158628A (en) * 1979-05-30 1980-12-10 Toshiba Corp Method of treating compound semiconductor
JPS57117246A (en) * 1981-01-13 1982-07-21 Sony Corp Treatment of semiconductor wafer

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3211589A (en) * 1960-07-14 1965-10-12 Hughes Aircraft Co P-n junction formation in iii-v semiconductor compounds
DE1521789A1 (de) * 1964-07-15 1969-10-16 Ibm Deutschland Verfahren zum chemischen Feinpolieren
JPS5137915B2 (ja) * 1973-10-19 1976-10-19
US3963540A (en) * 1975-02-28 1976-06-15 Honeywell Inc. Heat treatment of mercury cadmium telluride
CA1055819A (en) * 1975-06-20 1979-06-05 Roelof P. Bult Stabilization of aluminum arsenide
US4174982A (en) * 1977-06-06 1979-11-20 Rockwell International Corporation Capless annealing compound semiconductors
US4350537A (en) * 1979-10-17 1982-09-21 Itt Industries Inc. Semiconductor annealing by pulsed heating
JPS56100412A (en) * 1979-12-17 1981-08-12 Sony Corp Manufacture of semiconductor device
JPS56155530A (en) * 1980-04-30 1981-12-01 Fujitsu Ltd Manufacture of semiconductor device
US4472206A (en) * 1982-11-10 1984-09-18 International Business Machines Corporation Method of activating implanted impurities in broad area compound semiconductors by short time contact annealing
US4473939A (en) * 1982-12-27 1984-10-02 Hughes Aircraft Company Process for fabricating GaAs FET with ion implanted channel layer

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55158628A (en) * 1979-05-30 1980-12-10 Toshiba Corp Method of treating compound semiconductor
JPS57117246A (en) * 1981-01-13 1982-07-21 Sony Corp Treatment of semiconductor wafer

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6165478A (ja) * 1984-09-07 1986-04-04 Nec Corp 電界効果トランジスタの製法
US6945080B2 (en) 2000-12-27 2005-09-20 Shima Seiki Mfg., Ltd. Knitted glove
KR20190000966U (ko) 2017-10-14 2019-04-24 가부시키가이샤 시마세이키 세이사쿠쇼 장갑 편성기

Also Published As

Publication number Publication date
EP0171921A1 (en) 1986-02-19
DE3569435D1 (en) 1989-05-18
EP0171921B1 (en) 1989-04-12
US4576652A (en) 1986-03-18

Similar Documents

Publication Publication Date Title
JPS6132420A (ja) ガリウム砒素基板のアニ−ル方法
US4617066A (en) Process of making semiconductors having shallow, hyperabrupt doped regions by implantation and two step annealing
US4472206A (en) Method of activating implanted impurities in broad area compound semiconductors by short time contact annealing
Sealy Ion implantation doping of semiconductors
JPS61215300A (ja) 3―5族化合物半導体基板のための開放管型拡散方法
US4820651A (en) Method of treating bodies of III-V compound semiconductor material
JPS6046022A (ja) イオン注入用基板の前処理方法
US3215571A (en) Fabrication of semiconductor bodies
JPH0480880B2 (ja)
JPH0345534B2 (ja)
JP2979550B2 (ja) ランプアニール装置
JPS6130030A (ja) 多元素半導体のアニ−ル方法
JP3157911B2 (ja) 化合物半導体基板の熱処理方法及びその熱処理装置
JPS60239398A (ja) 化合物半導体のアニ−ル法
JPH0697664B2 (ja) 化合物半導体のアニ−ル法
JPS603124A (ja) 化合物半導体のアニ−ル法
JPH02185037A (ja) 短時間熱処理装置
JPH06508957A (ja) 固体ドーパントソースと急速熱処理を使用してシリコンウェーハをドープする方法と装置
JPH01235333A (ja) 3−5族化合物半導体の熱処理方法
JP2906120B2 (ja) GaAs基板の製造方法
JP2698609B2 (ja) 化合物半導体装置の製造方法
JPH04192516A (ja) InAlP系化合物半導体への不純物拡散法
Sealy Beam annealing of semiconductor materials
JPH0132653B2 (ja)
JPS62271420A (ja) 半導体基体の処理装置