JPS6132298A - 相補型ｍｉｓｆｅｔを用いた感知増幅器 - Google Patents
相補型ｍｉｓｆｅｔを用いた感知増幅器Info
- Publication number
- JPS6132298A JPS6132298A JP15226884A JP15226884A JPS6132298A JP S6132298 A JPS6132298 A JP S6132298A JP 15226884 A JP15226884 A JP 15226884A JP 15226884 A JP15226884 A JP 15226884A JP S6132298 A JPS6132298 A JP S6132298A
- Authority
- JP
- Japan
- Prior art keywords
- digit line
- terminal
- transistor
- digit
- coupled
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000000295 complement effect Effects 0.000 title description 2
- 230000008878 coupling Effects 0.000 claims description 4
- 238000010168 coupling process Methods 0.000 claims description 4
- 238000005859 coupling reaction Methods 0.000 claims description 4
- 230000015654 memory Effects 0.000 abstract description 26
- 238000010586 diagram Methods 0.000 description 4
- 230000007257 malfunction Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 230000003213 activating effect Effects 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、集積化メモリ、特に、相補型ＭＩＳＦＥＴ（
以下Ｃ−ＭＯ８と通称する）による集積化メモリなどに
使用される感知増幅器に関するものである。
以下Ｃ−ＭＯ８と通称する）による集積化メモリなどに
使用される感知増幅器に関するものである。
（従来技術とその問題点）
１トランジスタ型のランダムアクセスメモリ（以下ＲＡ
Ｍと呼ぶ）では、メモリセルのストレージ容量に貯わえ
られた電荷を、選択ゲートであるスイッチングトランジ
スタを介してディジット線に伝え、その信号を高感度の
感知増幅器で増幅し、出力信号として送ル出すと同時に
、当該メモリセルに増幅された信号を再書き込みする方
式がとられる〇 従来、集積化ＲＡＭの感知増幅器としては、ｎ −ＭＯ
Ｓ）ランジスタのみで構成されたものが用いられていた
が、最近、回路を簡単化し、動作マージンを大きくとれ
る利点から、Ｃ−ＭＯＢ感知増幅器を用いた集積化ＲＡ
Ｍが注目されている。
Ｍと呼ぶ）では、メモリセルのストレージ容量に貯わえ
られた電荷を、選択ゲートであるスイッチングトランジ
スタを介してディジット線に伝え、その信号を高感度の
感知増幅器で増幅し、出力信号として送ル出すと同時に
、当該メモリセルに増幅された信号を再書き込みする方
式がとられる〇 従来、集積化ＲＡＭの感知増幅器としては、ｎ −ＭＯ
Ｓ）ランジスタのみで構成されたものが用いられていた
が、最近、回路を簡単化し、動作マージンを大きくとれ
る利点から、Ｃ−ＭＯＢ感知増幅器を用いた集積化ＲＡ
Ｍが注目されている。
Ｃ−ＭＯ８感知増幅器の従来例としては、例えば、１９
８４年２月に開催されたアイ・イー・イー・イー・イン
ターナシ日ナル・ソリッドステート・サーキッツ・コン
ファレンス（１９８４Ｉ Ｅ Ｅ Ｅ ＩＮＴＥＲＮＡ
ＴＩＯＮＡＬＳＯＬＩＤ −５ＴＡＴＥ ＣＩＲＣＵＩ
Ｔ８ Ｃ０ＮＦＥＲＢＮ（Ｊ）のダイジェスト・オブ・
テクニカル・ペーパーズ（ｌ８８ＣＣＤＩＧＢＳＴ Ｏ
Ｆ ＴＥＣＨＮＩＣＡＬ ＰＡＰＥＲ８）第２７８〜２
７９頁（１９８４年２月会議時に同時頒布）に掲載され
九ｒｃＭ０８ｍ技術によるサブ１００ｎｓｅｃ２５６Ｋ
ＤＲＡＭ（＠Ａ８ｕｂ １００ｎｓ２５６ Ｋ Ｄ
ＲＡＭ ｉｎ ０ＭＯ８ＩＩ Ｔｅｃｈｎｏｌ
ｏｇｙ ” ） 」と題するクン（Ｒｏｇｅｒ Ｌ
Ｋｕｎｇ）氏等の論文等に述べられている通りである。
８４年２月に開催されたアイ・イー・イー・イー・イン
ターナシ日ナル・ソリッドステート・サーキッツ・コン
ファレンス（１９８４Ｉ Ｅ Ｅ Ｅ ＩＮＴＥＲＮＡ
ＴＩＯＮＡＬＳＯＬＩＤ −５ＴＡＴＥ ＣＩＲＣＵＩ
Ｔ８ Ｃ０ＮＦＥＲＢＮ（Ｊ）のダイジェスト・オブ・
テクニカル・ペーパーズ（ｌ８８ＣＣＤＩＧＢＳＴ Ｏ
Ｆ ＴＥＣＨＮＩＣＡＬ ＰＡＰＥＲ８）第２７８〜２
７９頁（１９８４年２月会議時に同時頒布）に掲載され
九ｒｃＭ０８ｍ技術によるサブ１００ｎｓｅｃ２５６Ｋ
ＤＲＡＭ（＠Ａ８ｕｂ １００ｎｓ２５６ Ｋ Ｄ
ＲＡＭ ｉｎ ０ＭＯ８ＩＩ Ｔｅｃｈｎｏｌ
ｏｇｙ ” ） 」と題するクン（Ｒｏｇｅｒ Ｌ
Ｋｕｎｇ）氏等の論文等に述べられている通りである。
第１図に示し九〇−ＭＯ８感知増幅器は、従来例の一つ
である◎すなわち、感知増幅器Ａ（図中の破線で囲んで
示す口）はｎ’−ＭＯＳ ）ランジスタＱ１及びＱ２と
ｐ−ＭＯＳ ）ランジスタＱ３及びＱ４とから成るフリ
ップフロップ回路で構成されておシ、ノリツブフロップ
回路の出力点Ｎｌ及びＮ２はそれぞれメモリ回路のディ
ジット線Ｄ１及びＤ２に各々接続され、この両者の負荷
容量は等しくされている。ディジット線Ｄ１に接続され
ているメモリセルのうちの一つのメモリセル５が読み出
される時には、他方のディジット線Ｄ２に接続されたメ
モリセル６は読み出されず、代シに、ダミーセル８から
メモリセル情報１１′と＠０”との中間の基準電位がデ
ィジット線Ｄ２に供給される。逆にメモリセル６が読み
出される時には、ダミーセルフからディジット線Ｄ１に
基準電位が供給される、トランジスタＱ７は、メモリセ
ルの情報がディジット線に読み出される前に、両ディジ
ット線を等しい電位にプリチャージするためのものであ
る〇第２図に第１図に示した従来回路の動作波形を示す
。
である◎すなわち、感知増幅器Ａ（図中の破線で囲んで
示す口）はｎ’−ＭＯＳ ）ランジスタＱ１及びＱ２と
ｐ−ＭＯＳ ）ランジスタＱ３及びＱ４とから成るフリ
ップフロップ回路で構成されておシ、ノリツブフロップ
回路の出力点Ｎｌ及びＮ２はそれぞれメモリ回路のディ
ジット線Ｄ１及びＤ２に各々接続され、この両者の負荷
容量は等しくされている。ディジット線Ｄ１に接続され
ているメモリセルのうちの一つのメモリセル５が読み出
される時には、他方のディジット線Ｄ２に接続されたメ
モリセル６は読み出されず、代シに、ダミーセル８から
メモリセル情報１１′と＠０”との中間の基準電位がデ
ィジット線Ｄ２に供給される。逆にメモリセル６が読み
出される時には、ダミーセルフからディジット線Ｄ１に
基準電位が供給される、トランジスタＱ７は、メモリセ
ルの情報がディジット線に読み出される前に、両ディジ
ット線を等しい電位にプリチャージするためのものであ
る〇第２図に第１図に示した従来回路の動作波形を示す
。
以下、同図の波形を利用して第１図の従来回路の動作を
説明し、本発明で改良せんとする要点を述べる。
説明し、本発明で改良せんとする要点を述べる。
ディジット線Ｄ１及びＤ２は、時刻ｔ、４でに、トラン
ジスタＱ７を過して、等電位にプリチャージされる。時
刻ｔ１で、クロック信号φ３が高レベルから低レベルに
落ちた後、時刻ｔ、で、アドレス信号によシ例えばアド
レス線９を選択したとして、このアドレス線９が高レベ
ルになると、メモリセル５の情報がディジット線ＤＩＫ
読み出される。
ジスタＱ７を過して、等電位にプリチャージされる。時
刻ｔ１で、クロック信号φ３が高レベルから低レベルに
落ちた後、時刻ｔ、で、アドレス信号によシ例えばアド
レス線９を選択したとして、このアドレス線９が高レベ
ルになると、メモリセル５の情報がディジット線ＤＩＫ
読み出される。
他方、ディジット線Ｄ２にはダミーセル８によってセル
情報＠１”と＠０′との中間の電位が与えられる。この
結果、時刻ｔ３以前にディジット線ＤＩとＤ２との間に
０．１ｖ程度の電位差が生じる。時刻ｔ、にクロック信
号φ１を高レベルにしてｎ−ＭＯ８トランジスタＱ５を
導通させて感知増幅器人を活性化すると、トランジスタ
Ｑ１及びＱ２の正帰還作用によシ、ディジット線Ｄ１及
びＤ２のうちで電位の低い方が早くトランジスタの闇値
電圧■。
情報＠１”と＠０′との中間の電位が与えられる。この
結果、時刻ｔ３以前にディジット線ＤＩとＤ２との間に
０．１ｖ程度の電位差が生じる。時刻ｔ、にクロック信
号φ１を高レベルにしてｎ−ＭＯ８トランジスタＱ５を
導通させて感知増幅器人を活性化すると、トランジスタ
Ｑ１及びＱ２の正帰還作用によシ、ディジット線Ｄ１及
びＤ２のうちで電位の低い方が早くトランジスタの闇値
電圧■。
以下に下が夛、高レベル側のディジット線の電位降下を
おさえる０次に、時刻ｔ４でクロック信号φ２を高レベ
ルから低レベルに落とし、ｐ−ＭＯＢトランジスタＱ６
を導通させると、高レベル側のディジット線が電源電圧
ｖＤＤまで持ち上げられて両ディジット線の電位差が最
大になる。この間、ディジット線の信号は外部に伝えら
れるとともに、メモリセルに再書き込みされてメモリセ
ルの読み出しが完了する。
おさえる０次に、時刻ｔ４でクロック信号φ２を高レベ
ルから低レベルに落とし、ｐ−ＭＯＢトランジスタＱ６
を導通させると、高レベル側のディジット線が電源電圧
ｖＤＤまで持ち上げられて両ディジット線の電位差が最
大になる。この間、ディジット線の信号は外部に伝えら
れるとともに、メモリセルに再書き込みされてメモリセ
ルの読み出しが完了する。
第１図のような従来のＣ−ＭＯ８感知増幅器では、メモ
リセル情報の読み出しの前に、トランジスタＱ７を導通
させて、対となるディジット線Ｄ１とＤ２ｔ−等電位に
プリチャージさせる手法が用いられる。例えば、トラン
ジスタＱ７の導通前のディジット線Ｄ１及びＤ２の電圧
がＯｖ及び５ｖと仮定すると、導通後ディジット線電圧
は約２．５ｖとなる。この時、端子Ｎ３の電圧は、トラ
ンジスタＱ１１７）閾値電圧ｅＶ、、（Ｑｌ）とした場
合、２．５ｖ−Ｖ、、（Ｑｌ）と２．５■の間の一定電
圧となる０又、端子Ｎ４の電圧は、２．５ Ｖ−Ｖ、、
（Ｑ４ ）と２．５Ｖの間の一定電圧となる。（Ｖｔｈ
（Ｑ４）はトランジスタＱ４の閾値電圧である◎）最悪
の場合には、端子Ｎ３の電圧は２．５ Ｖ−Ｖ、、 （
Ｑ １ ）、端子Ｎ４の電圧は２．５ Ｖ−Ｖ、、 （
Ｑ４ ）とａ、ａ、メモリセル情報の読み出し時に、メ
モリセルとダミーセルの読み出し時間のわずかな違いに
よって、先に読み出された方が早く増幅され、誤動作に
なる欠点があった０又、端子Ｎ３はトランジスタＱ７及
びＱ１全通して充電される一方、端子Ｎ４はトランジス
タＱ７及びＱ４に通して放電されるため、端子Ｎ３ 、
Ｎ４が安定電位になるのに長時間１要し。
リセル情報の読み出しの前に、トランジスタＱ７を導通
させて、対となるディジット線Ｄ１とＤ２ｔ−等電位に
プリチャージさせる手法が用いられる。例えば、トラン
ジスタＱ７の導通前のディジット線Ｄ１及びＤ２の電圧
がＯｖ及び５ｖと仮定すると、導通後ディジット線電圧
は約２．５ｖとなる。この時、端子Ｎ３の電圧は、トラ
ンジスタＱ１１７）閾値電圧ｅＶ、、（Ｑｌ）とした場
合、２．５ｖ−Ｖ、、（Ｑｌ）と２．５■の間の一定電
圧となる０又、端子Ｎ４の電圧は、２．５ Ｖ−Ｖ、、
（Ｑ４ ）と２．５Ｖの間の一定電圧となる。（Ｖｔｈ
（Ｑ４）はトランジスタＱ４の閾値電圧である◎）最悪
の場合には、端子Ｎ３の電圧は２．５ Ｖ−Ｖ、、 （
Ｑ １ ）、端子Ｎ４の電圧は２．５ Ｖ−Ｖ、、 （
Ｑ４ ）とａ、ａ、メモリセル情報の読み出し時に、メ
モリセルとダミーセルの読み出し時間のわずかな違いに
よって、先に読み出された方が早く増幅され、誤動作に
なる欠点があった０又、端子Ｎ３はトランジスタＱ７及
びＱ１全通して充電される一方、端子Ｎ４はトランジス
タＱ７及びＱ４に通して放電されるため、端子Ｎ３ 、
Ｎ４が安定電位になるのに長時間１要し。
それに応じて、ディジット線電圧が安定するのにも長時
間ｔ−要する欠点もあった。
間ｔ−要する欠点もあった。
−（発明の目的）
本発明の目的は、メモリセル情報の読み出し直前に、デ
ィジット綜ヲプリテヤージするに際して、対となるディ
ジット線を速やかに等電位にプリチャージすると同時に
、ディジット線電圧の変動にかかわらず安定動作するＣ
−ＭＯ８感知増幅器を提供することにある。
ィジット綜ヲプリテヤージするに際して、対となるディ
ジット線を速やかに等電位にプリチャージすると同時に
、ディジット線電圧の変動にかかわらず安定動作するＣ
−ＭＯ８感知増幅器を提供することにある。
（発明の概要）
本発明は、ＭＩＳトランジスタを介して、それぞれ、第
１及び第２の電源に結合する第１及び第２の端子と、ソ
ースを前記第１の端子に、ドレインを第１のディジット
線に、ゲートを第２のディジット線にそれぞれ結合する
第１のｐ−ＭＩＳ ）ランジスタと、ソースを前記第１
の端子に、ドレインを前記第２のディジット線に、ゲー
トを前記第１のディジット線にそれぞれ結合する第２の
ｐ−ＭＩＳ）ランジスタと、ソースを前記第２の端子に
、ドレインを前記第１のディジット線に、ゲートを前記
第２のディジット線にそれぞれ結合する第１Ｏｎ−１０
ｎ−ランジスタと、ソースを前記第２の端子に、ドレイ
ンを前記第２のディジット線に、ゲートヲ前記第１のデ
ィジット線にそれぞれ結合する第２Ｏｎ−ＭＩＳ）ラン
ジスタとを含むＣ−ＭＩ８感知増幅器において、前記第
１及び第２のディジット線管結合する第１のＭＩＳ）ラ
ンジスタと、前記第１の端子と前記第１又は第２のディ
ジット線を結合する第２のＭＩＳ）ランジスタと、前記
第２の端子と前記第１又は第２のディジット、１！を結
合する第３のＭＩＳトランジスタとを備えたことｆ：％
徴とするＣ−ＭＯ８感知増幅器である。
１及び第２の電源に結合する第１及び第２の端子と、ソ
ースを前記第１の端子に、ドレインを第１のディジット
線に、ゲートを第２のディジット線にそれぞれ結合する
第１のｐ−ＭＩＳ ）ランジスタと、ソースを前記第１
の端子に、ドレインを前記第２のディジット線に、ゲー
トを前記第１のディジット線にそれぞれ結合する第２の
ｐ−ＭＩＳ）ランジスタと、ソースを前記第２の端子に
、ドレインを前記第１のディジット線に、ゲートを前記
第２のディジット線にそれぞれ結合する第１Ｏｎ−１０
ｎ−ランジスタと、ソースを前記第２の端子に、ドレイ
ンを前記第２のディジット線に、ゲートヲ前記第１のデ
ィジット線にそれぞれ結合する第２Ｏｎ−ＭＩＳ）ラン
ジスタとを含むＣ−ＭＩ８感知増幅器において、前記第
１及び第２のディジット線管結合する第１のＭＩＳ）ラ
ンジスタと、前記第１の端子と前記第１又は第２のディ
ジット線を結合する第２のＭＩＳ）ランジスタと、前記
第２の端子と前記第１又は第２のディジット、１！を結
合する第３のＭＩＳトランジスタとを備えたことｆ：％
徴とするＣ−ＭＯ８感知増幅器である。
本発明によるＣ−ＭＯ８感知増幅器は、メモリセル情報
の読み出し前に、対となるディジット線、及び、交差結
合したｐ−ＭＩＳ トランジスタの共通ソース、及び、
ｎ−ＭＩＳ）ランジスタの共通ソースを速やかに等電位
にすることができると同時に、交差結合ＭＩ８ ）ラ
ンジスタの閾値電圧のバラツキや、ディジット線の電圧
変動にも強くなるため、大容量メモリにとって非常に好
都合である。
の読み出し前に、対となるディジット線、及び、交差結
合したｐ−ＭＩＳ トランジスタの共通ソース、及び、
ｎ−ＭＩＳ）ランジスタの共通ソースを速やかに等電位
にすることができると同時に、交差結合ＭＩ８ ）ラ
ンジスタの閾値電圧のバラツキや、ディジット線の電圧
変動にも強くなるため、大容量メモリにとって非常に好
都合である。
（実織例）
以下、本発明をよシよ〈理解するために実施例管用いて
説明する◎ 第３図は本発明の一実施例であるｏ ｎ−ｈ（０８）ラ
ンジスタＱ１及びＱ２は、ドレイン及びゲートが互いに
交差結合してそれぞれ端子Ｎ１及びＮ２に接続し、それ
らのソースは端子Ｎ３に接続して（８） ゛ いるｏ ｐ−ＭＯ８）ランジスタＱ３及びＱ４は、ドレ
イン及びゲートが互いに交差結合してそれぞれ端子Ｎｌ
及びＮ２に接続し、それらのソースは端子Ｎ４に接続し
ている。ｎ−ＭＯ８）ランジスタＱ５は、ドレインが端
子Ｎ３に、ゲートが第１のクロック線φ１に、ソースが
零電位電源ＧＮＤにそれぞれ接続し、ｐ−ＭＯ８）ラン
ジスタＱ６は、ドレインが端子Ｎ４に、ゲートが第２の
クロック線φ２に、ソースが高電位電源■ＤＤにそれぞ
れ接続し、ｎ−ＭＯ８）ランジスタＱ７は、ドレインが
端子Ｎ１に、ゲートが第３のクロック線φ３に、ソース
が端子Ｎ２にそれぞれ接続している０又、 ｎ −ＭＯ
８トランジスタＱ８は、ドレインが端子Ｎ２に、ゲート
が第４のクロック線φ４に、ソースが端子Ｎ３にそれぞ
れ接続し、 ｎ−ＭＯ８）ランジスタＱ９は、ソースが
端子Ｎ４に、ゲートが第４のクロック線φ４に、ドレイ
ンが端子Ｎ４にそれぞれ接続している。第３図の回路図
において、上記した以外の回路素子は第１図の従来例と
同じもの＋ある◎本発明のＣ−ＭＯ８感知増幅器の主要
部分は、破線で囲まれた部分の回路人である口重実施例
の回路動作は、新たに加わったｎ−ＭＯＳ ）ランジス
タＱ８及びＱ９の動作を除いては従来例と同じである０
トランジスタＱ８及びＱ９は、アドレス線が立ち上がる
前に、端子Ｎ３とＮ４の電圧をディジット線Ｄ１とＤ２
の電圧に等しくする働きをする。
説明する◎ 第３図は本発明の一実施例であるｏ ｎ−ｈ（０８）ラ
ンジスタＱ１及びＱ２は、ドレイン及びゲートが互いに
交差結合してそれぞれ端子Ｎ１及びＮ２に接続し、それ
らのソースは端子Ｎ３に接続して（８） ゛ いるｏ ｐ−ＭＯ８）ランジスタＱ３及びＱ４は、ドレ
イン及びゲートが互いに交差結合してそれぞれ端子Ｎｌ
及びＮ２に接続し、それらのソースは端子Ｎ４に接続し
ている。ｎ−ＭＯ８）ランジスタＱ５は、ドレインが端
子Ｎ３に、ゲートが第１のクロック線φ１に、ソースが
零電位電源ＧＮＤにそれぞれ接続し、ｐ−ＭＯ８）ラン
ジスタＱ６は、ドレインが端子Ｎ４に、ゲートが第２の
クロック線φ２に、ソースが高電位電源■ＤＤにそれぞ
れ接続し、ｎ−ＭＯ８）ランジスタＱ７は、ドレインが
端子Ｎ１に、ゲートが第３のクロック線φ３に、ソース
が端子Ｎ２にそれぞれ接続している０又、 ｎ −ＭＯ
８トランジスタＱ８は、ドレインが端子Ｎ２に、ゲート
が第４のクロック線φ４に、ソースが端子Ｎ３にそれぞ
れ接続し、 ｎ−ＭＯ８）ランジスタＱ９は、ソースが
端子Ｎ４に、ゲートが第４のクロック線φ４に、ドレイ
ンが端子Ｎ４にそれぞれ接続している。第３図の回路図
において、上記した以外の回路素子は第１図の従来例と
同じもの＋ある◎本発明のＣ−ＭＯ８感知増幅器の主要
部分は、破線で囲まれた部分の回路人である口重実施例
の回路動作は、新たに加わったｎ−ＭＯＳ ）ランジス
タＱ８及びＱ９の動作を除いては従来例と同じである０
トランジスタＱ８及びＱ９は、アドレス線が立ち上がる
前に、端子Ｎ３とＮ４の電圧をディジット線Ｄ１とＤ２
の電圧に等しくする働きをする。
従って、メモリセル情報を読み出す前に、端子Ｎｌ、Ｎ
２．Ｎ３．Ｎ４及びディジット線ＤＩ。
２．Ｎ３．Ｎ４及びディジット線ＤＩ。
Ｄ２はすべて等電位にブリキヤージされる。プリチャー
ジ電圧はほぼ■ＤＤ／２となる０クロツク線φ４は、デ
ィジット線のプリチャージ時に高レベルになって、トラ
ンジスタＱ８及びＱｌ導通させるクロック線であり、ク
ロック線φ３と同じであってもよい。
ジ電圧はほぼ■ＤＤ／２となる０クロツク線φ４は、デ
ィジット線のプリチャージ時に高レベルになって、トラ
ンジスタＱ８及びＱｌ導通させるクロック線であり、ク
ロック線φ３と同じであってもよい。
本実施例のＣ−ＭＯ８感知増幅器は、メモリセル情報を
読み出す前に、端子Ｎ３．Ｎ４及びディジット＃Ｄ１．
Ｄ：ｌお互いに１個のトランジスタを介して等電位にプ
リチャージするため、高速プリチャージが可能となる。
読み出す前に、端子Ｎ３．Ｎ４及びディジット＃Ｄ１．
Ｄ：ｌお互いに１個のトランジスタを介して等電位にプ
リチャージするため、高速プリチャージが可能となる。
このため、プリチャージ終了時には、端子Ｎ３．Ｎ４と
ディジット線ＤＩ、Ｄ２は、ｎ−ＭＯＳ ）ランジスタ
Ｑｌ、Ｑ２及ヒｐ−ＭＯ８）ランジスタＱ３ｅ Ｑ４の
導通路は完全に遮断される０更に、メモリセル９読み出
し時に、アドレス線９又は１０を高レベルにして。
ディジット線ＤＩ、Ｄ２は、ｎ−ＭＯＳ ）ランジスタ
Ｑｌ、Ｑ２及ヒｐ−ＭＯ８）ランジスタＱ３ｅ Ｑ４の
導通路は完全に遮断される０更に、メモリセル９読み出
し時に、アドレス線９又は１０を高レベルにして。
セル情報をディジット線に読み出しても、トランジスタ
Ｑｌｌ Ｑ２１ Ｑ３ｔ Ｑ４は導通せず、クロック線
φ１を高レベルに上げて、端子Ｎ３の電圧を、ディジッ
ト線の電圧よシ、トランジスタＱ１又はＱ２の閾値電圧
以下に下げた時に、トランジスタＱ１又はＱ２が導通を
開始し、増幅動作が始まる。このため、メモリセル情報
の読み出し時に、メモリセルとダミーセルの読み出し時
間のわずかな違いによって生じる誤動作や、容量カップ
リング等によるディジット線電圧変動によって生じる誤
動作等が防止できる利点がある０ 第３図に示した本発明のＣ−ＭＯ８感知増幅器は一実施
例にすぎず、ｎ−ＭＯＳ ）ランジスタＱ８は端子Ｎ３
とディジット線ＤＩを結合するものであってもよいし、
あるいはｐ−ＭＯＳ ）ランジスタであってもよい。同
様に、ｎ−ＭＯＳ ）ランジスタＱ９は、端子Ｎ４とデ
ィジット線Ｄ２を結合するものであってもよいし、ある
いはｐ−ＭＯＳ ）ランジスタであってもよい〇 又、トランジスタＱ８の代シに、端子Ｎ３とディジット
線Ｄ１を結合するトランジスタ及び端子Ｎ３とディジッ
ト線Ｄ２を結合するトランジスタを２個用いる方法、あ
るいは、トランジスタＱ９め代シに、端子Ｎ４とディジ
ット線ＤＩ’ｔ−結合するトランジスタ及び端子Ｎ４と
ディジット線Ｄ２を結合するトランジスタを２個用いる
方法も本質的に本実施例と同様であシ、本発明も当然そ
れらに及ぶものである。また本実施例ではすべてＭＯ８
トランジスタを用いたが、一般にＭＩＳトランジスタを
用いることができることは明らかである。
Ｑｌｌ Ｑ２１ Ｑ３ｔ Ｑ４は導通せず、クロック線
φ１を高レベルに上げて、端子Ｎ３の電圧を、ディジッ
ト線の電圧よシ、トランジスタＱ１又はＱ２の閾値電圧
以下に下げた時に、トランジスタＱ１又はＱ２が導通を
開始し、増幅動作が始まる。このため、メモリセル情報
の読み出し時に、メモリセルとダミーセルの読み出し時
間のわずかな違いによって生じる誤動作や、容量カップ
リング等によるディジット線電圧変動によって生じる誤
動作等が防止できる利点がある０ 第３図に示した本発明のＣ−ＭＯ８感知増幅器は一実施
例にすぎず、ｎ−ＭＯＳ ）ランジスタＱ８は端子Ｎ３
とディジット線ＤＩを結合するものであってもよいし、
あるいはｐ−ＭＯＳ ）ランジスタであってもよい。同
様に、ｎ−ＭＯＳ ）ランジスタＱ９は、端子Ｎ４とデ
ィジット線Ｄ２を結合するものであってもよいし、ある
いはｐ−ＭＯＳ ）ランジスタであってもよい〇 又、トランジスタＱ８の代シに、端子Ｎ３とディジット
線Ｄ１を結合するトランジスタ及び端子Ｎ３とディジッ
ト線Ｄ２を結合するトランジスタを２個用いる方法、あ
るいは、トランジスタＱ９め代シに、端子Ｎ４とディジ
ット線ＤＩ’ｔ−結合するトランジスタ及び端子Ｎ４と
ディジット線Ｄ２を結合するトランジスタを２個用いる
方法も本質的に本実施例と同様であシ、本発明も当然そ
れらに及ぶものである。また本実施例ではすべてＭＯ８
トランジスタを用いたが、一般にＭＩＳトランジスタを
用いることができることは明らかである。
（発明の効果）
以上説明したように、本発明のＣ−ＭＯ８感知増幅器は
、従来例に比べてプリチャージが高速で、誤動作が少な
く動作マージンの広い感知増幅器を提供し、実用に供し
て非常に有用である。
、従来例に比べてプリチャージが高速で、誤動作が少な
く動作マージンの広い感知増幅器を提供し、実用に供し
て非常に有用である。
第１図は従来のＣ−ＭＯ８感知増幅器を説明するための
回路図であシ、第２図は第１図の動作を説明するだめの
波形図である。 第３図は本発明の典型的な実施例を示すＣ−ＭＯ８感知
増幅器の回路図である０ 図中の記号で、Ｑはトランジスタを、φはクロック信号
を％ ■ＤＤは高電位電源を、ＧＮＤは零電位電源を、
Ｎは回路の端子もしくはその電位を、Ｄはディジット線
もしくはその電位を、それぞれ示す０ 側１図 第２図 ｔｌＴ、ｚ ｔ３に
回路図であシ、第２図は第１図の動作を説明するだめの
波形図である。 第３図は本発明の典型的な実施例を示すＣ−ＭＯ８感知
増幅器の回路図である０ 図中の記号で、Ｑはトランジスタを、φはクロック信号
を％ ■ＤＤは高電位電源を、ＧＮＤは零電位電源を、
Ｎは回路の端子もしくはその電位を、Ｄはディジット線
もしくはその電位を、それぞれ示す０ 側１図 第２図 ｔｌＴ、ｚ ｔ３に
Claims (1)
- ＭＩＳトランジスタを介して、それぞれ、第１及び第
２の電源に結合する第１及び第２の端子と、ソースを前
記第１の端子に、ドレインを第１のディジット線に、ゲ
ートを第２のディジット線にそれぞれ結合する第１のｐ
−ＭＩＳトランジスタと、ソースを前記第１の端子に、
ドレインを前記第２のディジット線に、ゲートを前記第
１のディジット線にそれぞれ結合する第２のｐ−ＭＩＳ
トランジスタと、ソースを前記第２の端子に、ドレイン
を前記第１のディジット線に、ゲートを前記第２のディ
ジット線にそれぞれ結合する第１のｎ−ＭＩＳトランジ
スタと、ソースを前記第２の端子に、ドレインを前記第
２のディジット線に、ゲートを前記第１のディジット線
にそれぞれ結合する第２のｎ−ＭＩＳトランジスタとを
含む相補型ＭＩＳＦＥＴを用いた感知増幅器において、
前記第１及び第２のディジット線を結合する第１のＭＩ
Ｓトランジスタと、前記第１の端子と前記第１又は第２
のディジット線を結合する第２のＭＩＳトランジスタと
、前記第２の端子と前記第１又は第２のディジット線線
を結合する第３のＭＩＳトランジスタを備えたことを特
徴とする相補型ＭＩＳＦＥＴを用いた感知増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15226884A JPS6132298A (ja) | 1984-07-23 | 1984-07-23 | 相補型ｍｉｓｆｅｔを用いた感知増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15226884A JPS6132298A (ja) | 1984-07-23 | 1984-07-23 | 相補型ｍｉｓｆｅｔを用いた感知増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6132298A true JPS6132298A (ja) | 1986-02-14 |
| JPH0570240B2 JPH0570240B2 (ja) | 1993-10-04 |
Family
ID=15536776
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15226884A Granted JPS6132298A (ja) | 1984-07-23 | 1984-07-23 | 相補型ｍｉｓｆｅｔを用いた感知増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6132298A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6369095A (ja) * | 1986-08-29 | 1988-03-29 | ブル・ソシエテ・アノニム | 読取り増幅器 |
-
1984
- 1984-07-23 JP JP15226884A patent/JPS6132298A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6369095A (ja) * | 1986-08-29 | 1988-03-29 | ブル・ソシエテ・アノニム | 読取り増幅器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0570240B2 (ja) | 1993-10-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4070590A (en) | Sensing circuit for memory cells | |
| US4973864A (en) | Sense circuit for use in semiconductor memory | |
| US5040146A (en) | Static memory cell | |
| JPH0583998B2 (ja) | ||
| JPH0917183A (ja) | 半導体記憶装置 | |
| EP0124868B1 (en) | Semiconductor memory | |
| JPS633394B2 (ja) | ||
| US6292418B1 (en) | Semiconductor memory device | |
| EP0168246B1 (en) | Improved active pull-up circuit | |
| JPH07107796B2 (ja) | 非クロック・スタティック・メモリ・アレイ | |
| JPS6011393B2 (ja) | 感知増幅器 | |
| US5703819A (en) | Sense amplifier driving circuit | |
| JP2680939B2 (ja) | 半導体記憶装置 | |
| JPS6132298A (ja) | 相補型ｍｉｓｆｅｔを用いた感知増幅器 | |
| US5438551A (en) | Semiconductor integrated circuit device | |
| JPH03160689A (ja) | 半導体メモリ | |
| JPS6242356B2 (ja) | ||
| US5574696A (en) | Dynamic ram device having high read operation speed | |
| US4542484A (en) | Sense amplifier with high speed, stabilized read-out | |
| JPH0746501B2 (ja) | Ｃ−ｍｉｓ感知増幅器 | |
| JPS6149760B2 (ja) | ||
| JPS62165787A (ja) | 半導体記憶装置 | |
| JPS586233B2 (ja) | メモリ | |
| JPS6058558B2 (ja) | 半導体記憶装置 | |
| JP2539593B2 (ja) | 半導体メモリ回路 |