JPS6130970A - トランジスタインバ−タ - Google Patents
トランジスタインバ−タInfo
- Publication number
- JPS6130970A JPS6130970A JP59148753A JP14875384A JPS6130970A JP S6130970 A JPS6130970 A JP S6130970A JP 59148753 A JP59148753 A JP 59148753A JP 14875384 A JP14875384 A JP 14875384A JP S6130970 A JPS6130970 A JP S6130970A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- absorber
- transistors
- circuit
- switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
- H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Inverter Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、トランジスタインバータに関する。
更に詳しくはトランジスタインバータ回路の改良に関す
る。
る。
（従来の技術）
インバータは逆変換装置ともいい、スイッチング素子を
用いて直流電圧を所定の周波数の交流電圧に変換する装
置である。インバータはスイッチング素子に何を用いる
かによってサイリスタインバータ乃至はトランジスタイ
ンバータ等に分類することができる。第２図は、スイッ
チング素子としてトランジスタを用いたインバータ（ト
ランジスタインバータ）の−構成例を示す電気回路図で
ある。図において、ＴＲ＋乃至ＴＲ４はスイッチングト
ランジスタである。これらトランジスタとしては、例え
ば図に示すようなＮＰＮ形が用いられる。そして、トラ
ンジスタＴＲ＋とトランジスタＴＲ２，トランジスタＴ
ＲｓとトランジスタＴＲ４とでそれぞれ相補的にスイッ
チング動作を行うように構成されている。尚、これらト
ランジスタとしては、定格を増大させるために複数個の
トランジスタを並列接続して見かけ上１個のトランジス
タとして動作させることがある。この目的のために、複
数個のトランジスタよりなるトランジスタスタックが用
い谷れる。直流電圧は、これらトランジスタスイッチン
グ回路の両端に印加されている。高周波出力は、トラン
ジスタＴ Ｒ１とＴＲ２の接合点Ａ及びトランジスタＴ
Ｒ３とＴＲ４の接合点Ｂから外部に取り出される。１．
２はそれぞれトランジスタスイッチング回路に直流電圧
を供給するためのブスバー、３，４は該トランジスタス
イッチング回路から高周波出力を取り出すためのブスバ
ーである。
用いて直流電圧を所定の周波数の交流電圧に変換する装
置である。インバータはスイッチング素子に何を用いる
かによってサイリスタインバータ乃至はトランジスタイ
ンバータ等に分類することができる。第２図は、スイッ
チング素子としてトランジスタを用いたインバータ（ト
ランジスタインバータ）の−構成例を示す電気回路図で
ある。図において、ＴＲ＋乃至ＴＲ４はスイッチングト
ランジスタである。これらトランジスタとしては、例え
ば図に示すようなＮＰＮ形が用いられる。そして、トラ
ンジスタＴＲ＋とトランジスタＴＲ２，トランジスタＴ
ＲｓとトランジスタＴＲ４とでそれぞれ相補的にスイッ
チング動作を行うように構成されている。尚、これらト
ランジスタとしては、定格を増大させるために複数個の
トランジスタを並列接続して見かけ上１個のトランジス
タとして動作させることがある。この目的のために、複
数個のトランジスタよりなるトランジスタスタックが用
い谷れる。直流電圧は、これらトランジスタスイッチン
グ回路の両端に印加されている。高周波出力は、トラン
ジスタＴ Ｒ１とＴＲ２の接合点Ａ及びトランジスタＴ
Ｒ３とＴＲ４の接合点Ｂから外部に取り出される。１．
２はそれぞれトランジスタスイッチング回路に直流電圧
を供給するためのブスバー、３，４は該トランジスタス
イッチング回路から高周波出力を取り出すためのブスバ
ーである。
このように構成された回路において、トランジスタ駆動
制御回路〈図示せず）から各トランジスタＴＲｓ〜ＴＲ
４のベースに駆動信号を印加する。
制御回路〈図示せず）から各トランジスタＴＲｓ〜ＴＲ
４のベースに駆動信号を印加する。
この結果、図に示す回路には、
ＴＲＩ→ブスバー３→負荷→ブスバー４→ＴＲ４ＴＲｓ
→ブスバー４→負荷→ブスバー３→ＴＲ２なる２つのル
ートで高周波電流が流れる。この結果、負荷（図示せず
）には高周波交流が印加されることになり、図に示す回
路はトランジスタインバータとして機能する。
→ブスバー４→負荷→ブスバー３→ＴＲ２なる２つのル
ートで高周波電流が流れる。この結果、負荷（図示せず
）には高周波交流が印加されることになり、図に示す回
路はトランジスタインバータとして機能する。
（発明が解決しようとする問題点）
前記したように、スイッチングトランジスタＴＲ１−Ｔ
Ｒ４としては、その容量不足をカバーするため複数個の
トランジスタを並列接続したトランジスタ群（例えばト
ランジスタスタック）が用いられている。第３図は第２
図に示す回路を更に具体化した図である。第２図と同一
のものは同一の番号を付して示す。図に示す回路におい
ては、各トランジスタＴＲ＋〜ＴＲ４は複数個のトラン
ジスタが複数個並列接続されてなっている。例えばトラ
ンジスタ群ＴＲ＋ （ｔ＝プランスタ群を示すための
符号としてＴＲｌ−ＴＲ４をそのまま用いることにする
。以下同じ）は、ＱＩ、からＱｔｎまでのｎ個のトラン
ジスタが並列接続されている。
Ｒ４としては、その容量不足をカバーするため複数個の
トランジスタを並列接続したトランジスタ群（例えばト
ランジスタスタック）が用いられている。第３図は第２
図に示す回路を更に具体化した図である。第２図と同一
のものは同一の番号を付して示す。図に示す回路におい
ては、各トランジスタＴＲ＋〜ＴＲ４は複数個のトラン
ジスタが複数個並列接続されてなっている。例えばトラ
ンジスタ群ＴＲ＋ （ｔ＝プランスタ群を示すための
符号としてＴＲｌ−ＴＲ４をそのまま用いることにする
。以下同じ）は、ＱＩ、からＱｔｎまでのｎ個のトラン
ジスタが並列接続されている。
使用トランジスタの個数ｎとしては、１０乃至２０個程
度が用いられる。このような構成は、他のトランジスタ
群ＴＲ２〜ＴＲ４についても同様である。そして、出カ
ブスパー３，４から高周波出力が取り出され負荷５に供
給されている。
度が用いられる。このような構成は、他のトランジスタ
群ＴＲ２〜ＴＲ４についても同様である。そして、出カ
ブスパー３，４から高周波出力が取り出され負荷５に供
給されている。
ところで、トランジスタインバータを構成するスイッチ
ングトランジスタには、スイッチング時に、そのコレク
タ・エミッタ間に過大なサージ（スパイク）電圧がかか
り、トランジスタを破壊することがある。このため、ト
ランジスタのコレクタ・エミッタ間にサージアブソーバ
が接続されるのが普通である。スイッチングトランジス
タとして、第３図に示すようなトランジスタ群ＴＲ＋〜
ＴＲ４を用いると、使用するトランジスタの数も１００
個程度になるが、これらトランジスタのそれぞれに対し
てアブソーバを接続する必要がある。使用アブソーバと
しては、例えば抵抗とコンデンサの直列回路が用いられ
る。トランジスタ群Ｔ Ｒｌ中のＡｌｌ乃至Ａｔｎがこ
れらアブソーバを示す。他のトランジスタ群ＴＲ２〜Ｔ
Ｒ４についても同様である。
ングトランジスタには、スイッチング時に、そのコレク
タ・エミッタ間に過大なサージ（スパイク）電圧がかか
り、トランジスタを破壊することがある。このため、ト
ランジスタのコレクタ・エミッタ間にサージアブソーバ
が接続されるのが普通である。スイッチングトランジス
タとして、第３図に示すようなトランジスタ群ＴＲ＋〜
ＴＲ４を用いると、使用するトランジスタの数も１００
個程度になるが、これらトランジスタのそれぞれに対し
てアブソーバを接続する必要がある。使用アブソーバと
しては、例えば抵抗とコンデンサの直列回路が用いられ
る。トランジスタ群Ｔ Ｒｌ中のＡｌｌ乃至Ａｔｎがこ
れらアブソーバを示す。他のトランジスタ群ＴＲ２〜Ｔ
Ｒ４についても同様である。
従来の方法によれば、これらトランジスタのそれぞれに
対して全てアブソーバを取り付ける必要がある。トラン
ジスタ群ＴＲｒ〜ＴＲ４を大出力トランジスタとして使
用すれば、並列接続されるトランジスタの数も１００個
程度になり、アブソーバの取付けに相当の工数を費して
しまう。又、部品点数が多くなるので、他の部品との接
触防止等に十分な注意を払う必要があった。
対して全てアブソーバを取り付ける必要がある。トラン
ジスタ群ＴＲｒ〜ＴＲ４を大出力トランジスタとして使
用すれば、並列接続されるトランジスタの数も１００個
程度になり、アブソーバの取付けに相当の工数を費して
しまう。又、部品点数が多くなるので、他の部品との接
触防止等に十分な注意を払う必要があった。
本発明はこのような点に鑑みてなされたもので、その目
的は、アブソーバを各トランジスタごとに取り付ける必
要がないようにして、部品点数を削減し、これにより製
作工数の大幅な削減を図ったトランジスタインバータを
実現することにある。
的は、アブソーバを各トランジスタごとに取り付ける必
要がないようにして、部品点数を削減し、これにより製
作工数の大幅な削減を図ったトランジスタインバータを
実現することにある。
（問題点を解決するための手段）
前記した問題点を解決する本発明は、複数個のトランジ
スタを並列接続したトランジスタ群を複数組み合わせて
なるトランジスタインバータにおいて、該トランジスタ
インバータ回路の所定の位置に７ブソーバを接続したこ
とを特徴とするものである。
スタを並列接続したトランジスタ群を複数組み合わせて
なるトランジスタインバータにおいて、該トランジスタ
インバータ回路の所定の位置に７ブソーバを接続したこ
とを特徴とするものである。
（実施例）
以下、図面を参照して本発明の実施例を詳細に説明する
。
。
第１図は本発明の一実施例を示す電気的構成図である。
図において、ＴＲｒ’〜ＴＲ４’ は前述したと同様の
トランジスタ群、Ｌは直流電圧を平滑する主チヨークコ
イル、２はアブソーバである。
トランジスタ群、Ｌは直流電圧を平滑する主チヨークコ
イル、２はアブソーバである。
該アブソーバＺとしては、例えば抵抗ＲとコンデンサＣ
の直列回路が用いられる。アブソーバＺはトランジスタ
群ＴＲ＋’ とＴＲ２’ の接合点Ａとトランジスタ群
ＴＲ１’ とＴＲ４’の接合点Ｂとの間に、即ち、トラ
ンジスタ群で構成されたトランジスタスイッチング回路
の出力間に接続されている。このように構成された回路
の動作を説明すれば、以下のとおりである。
の直列回路が用いられる。アブソーバＺはトランジスタ
群ＴＲ＋’ とＴＲ２’ の接合点Ａとトランジスタ群
ＴＲ１’ とＴＲ４’の接合点Ｂとの間に、即ち、トラ
ンジスタ群で構成されたトランジスタスイッチング回路
の出力間に接続されている。このように構成された回路
の動作を説明すれば、以下のとおりである。
図に示すようなブリッジ形インバータの場合、各トラン
ジスタ群の接合点Ａ、Ｂ問から負荷出力が取り出される
。従って、この出力間にアブソーバ２を接続することよ
り、スイッチング時のスパイク電圧が各トランジスタに
印加されるのを防止することができる。出力間にアブソ
ーバを接続すれば、このアブソーバはトランジスタ群Ｔ
Ｒ＋ ’〜ＴＲ４’の全てにかかつているので、各トラ
ンジスタ群に発生するスイッチング時のスパイクノイズ
は全てこのアブソーバＺで吸収される。しかも、本発明
によれば、出力間に１個の７ブソーバ２を接続するだけ
で済み、従来装置のように各トランジスタごとに７ブソ
ーバを取り付ける必要がないので、製作工数を大幅に低
減することが１きる。更に、本発明によれば、部品点数
が大幅に減少するので、部品相互間の接触等を考ｉｌづ
る必要がなく、コンパクトな装置を実現することができ
る。
ジスタ群の接合点Ａ、Ｂ問から負荷出力が取り出される
。従って、この出力間にアブソーバ２を接続することよ
り、スイッチング時のスパイク電圧が各トランジスタに
印加されるのを防止することができる。出力間にアブソ
ーバを接続すれば、このアブソーバはトランジスタ群Ｔ
Ｒ＋ ’〜ＴＲ４’の全てにかかつているので、各トラ
ンジスタ群に発生するスイッチング時のスパイクノイズ
は全てこのアブソーバＺで吸収される。しかも、本発明
によれば、出力間に１個の７ブソーバ２を接続するだけ
で済み、従来装置のように各トランジスタごとに７ブソ
ーバを取り付ける必要がないので、製作工数を大幅に低
減することが１きる。更に、本発明によれば、部品点数
が大幅に減少するので、部品相互間の接触等を考ｉｌづ
る必要がなく、コンパクトな装置を実現することができ
る。
第４図は本発明の他の実施例を示す電気的構成図である
。第１図と同一のものは同一の番号を付して示す。第１
図に示す実施例と比較して異なっている部分はアブソー
バ２が出力間ではなくトランジスタスイッチング回路の
入力部に接続されている点である。それ以外は第１図と
同様である。
。第１図と同一のものは同一の番号を付して示す。第１
図に示す実施例と比較して異なっている部分はアブソー
バ２が出力間ではなくトランジスタスイッチング回路の
入力部に接続されている点である。それ以外は第１図と
同様である。
第４図に示す実施例においては、アブソーバＺはチョー
クコイルＬとトランジスタスイッチング回路の入力側と
の間であって、且つトランジスタスイッチング回路の入
力部に接続されている。
クコイルＬとトランジスタスイッチング回路の入力側と
の間であって、且つトランジスタスイッチング回路の入
力部に接続されている。
このように構成された回路においては、対角線上のトラ
ンジスタ群（ＴＲ１’ とＴＲ４’。
ンジスタ群（ＴＲ１’ とＴＲ４’。
ＴＲ２’ とＴＲ３’）がオン又はオフしているため、
オフ側トランジスタ群にスパイク電圧が発生する。この
スパイク電圧は必ずスイッチング回路の入力部に現われ
る。従って、スイッチング回路の入力部にアブソーバＺ
を挿入すると、スパイク電圧を吸収することができる。
オフ側トランジスタ群にスパイク電圧が発生する。この
スパイク電圧は必ずスイッチング回路の入力部に現われ
る。従って、スイッチング回路の入力部にアブソーバＺ
を挿入すると、スパイク電圧を吸収することができる。
上述の説明においては、トランジスタスイッチング回路
としてトランジスタ又はトランジスタ群４個を用いた構
成としているが、これに限る必要はなく、例えば第５図
に示すようにＮＰＮＩ−ランジスタＴＲｓとＰＮＰトラ
ンジスタＴＲｅを直列に接続し、ＴＲｓ側に十極電圧を
、ＴＲｓ側に一極電圧を印加したプッシュプル構成とし
、このプッシュプル回路の出力で出カブスパー１２を介
して負荷１０を駆動するようにしてもよい。そして、プ
ッシュプル回路は駆動回路１１より駆動する。
としてトランジスタ又はトランジスタ群４個を用いた構
成としているが、これに限る必要はなく、例えば第５図
に示すようにＮＰＮＩ−ランジスタＴＲｓとＰＮＰトラ
ンジスタＴＲｅを直列に接続し、ＴＲｓ側に十極電圧を
、ＴＲｓ側に一極電圧を印加したプッシュプル構成とし
、このプッシュプル回路の出力で出カブスパー１２を介
して負荷１０を駆動するようにしてもよい。そして、プ
ッシュプル回路は駆動回路１１より駆動する。
第５図におけるプッシュブルトンジスタＴＲｓ 。
ＴＲａのそれぞれを複数個のトランジスタの並列接続で
実現することができる。このように構成された回路にお
いても、例えば出力と電源の十極、出力と電源の一極に
それぞれ１組のアブソーバを取り付ければ、トランジス
タ群を構成するトランジスタごとにアブソーバを設ける
必要はない。
実現することができる。このように構成された回路にお
いても、例えば出力と電源の十極、出力と電源の一極に
それぞれ１組のアブソーバを取り付ければ、トランジス
タ群を構成するトランジスタごとにアブソーバを設ける
必要はない。
（発明の効果）
以上詳細に説明したように、本発明によれば、スイッチ
ングトランジスタ回路の所定の位置にアブソーバを接続
することにより、各トランジスタごとにアブソーバを接
続する必要がないので、製作工数を大幅に減少させるこ
とができる。又、本発明によれば、部品点数が大幅に減
少するので、部品相互の接触を考慮する必要がなくなり
、コンパクトな構成のトランジスタインバータを実現す
ることができる。
ングトランジスタ回路の所定の位置にアブソーバを接続
することにより、各トランジスタごとにアブソーバを接
続する必要がないので、製作工数を大幅に減少させるこ
とができる。又、本発明によれば、部品点数が大幅に減
少するので、部品相互の接触を考慮する必要がなくなり
、コンパクトな構成のトランジスタインバータを実現す
ることができる。
第１図は本発明の一実施例を示す電気的構成図、第２図
はトランジスタインバータの構成例を示す図、第３図は
第２図に示す回路を更に具体化した図、第４図は本発明
の他の実施例を示す電気的構成図、第５図はトランジス
タスイッチング回路の他の構成例を示す図である。 １．２・・・直流ブスバー ３．４．１２・・・出カブスパー ５．１０・・・負荷 １１・・・駆動回路ＴＲ＋ 、
ＴＲａ 、Ｑ＋ Ｉ−Ｑ＋ ｎ・・・トランジスタ ＴＲ＋ ’〜ＴＲ４’ ・・・トランジスタ群Ａ＋ Ｉ
−Ａ＋ ｎ 、Ｚ−アブソーバＲ・・・抵抗
Ｃ・・・コンデンサＬ・・・チョークコイル 特許出願人 日本電子株式会社 代 理 人 弁理士 井島藤冶 外１名 尼１図
はトランジスタインバータの構成例を示す図、第３図は
第２図に示す回路を更に具体化した図、第４図は本発明
の他の実施例を示す電気的構成図、第５図はトランジス
タスイッチング回路の他の構成例を示す図である。 １．２・・・直流ブスバー ３．４．１２・・・出カブスパー ５．１０・・・負荷 １１・・・駆動回路ＴＲ＋ 、
ＴＲａ 、Ｑ＋ Ｉ−Ｑ＋ ｎ・・・トランジスタ ＴＲ＋ ’〜ＴＲ４’ ・・・トランジスタ群Ａ＋ Ｉ
−Ａ＋ ｎ 、Ｚ−アブソーバＲ・・・抵抗
Ｃ・・・コンデンサＬ・・・チョークコイル 特許出願人 日本電子株式会社 代 理 人 弁理士 井島藤冶 外１名 尼１図
Claims (4)
- （１）複数個のトランジスタを並列接続したトランジス
タ群を複数組み合わせてなるトランジスタインバータに
おいて、該トランジスタインバータ回路の所定の位置に
アブソーバを接続したことを特徴とするトランジスタイ
ンバータ。 - （２）前記所定の位置として、スイッチングトランジス
タ回路の出力間を利用したことを特徴とする特許請求の
範囲第１項記載のトランジスタインバータ。 - （３）前記所定の位置としてスイッチングトランジスタ
回路の入力部を利用したことを特徴とする特許請求の範
囲第１項記載のトランジスタインバータ。 - （４）前記アブソーバとして抵抗とコンデンサの直列回
路を用いたことを特徴とする特許請求の範囲第１項記載
のトランジスタインバータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59148753A JPS6130970A (ja) | 1984-07-17 | 1984-07-17 | トランジスタインバ−タ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59148753A JPS6130970A (ja) | 1984-07-17 | 1984-07-17 | トランジスタインバ−タ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6130970A true JPS6130970A (ja) | 1986-02-13 |
Family
ID=15459859
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59148753A Pending JPS6130970A (ja) | 1984-07-17 | 1984-07-17 | トランジスタインバ−タ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6130970A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007059737A (ja) * | 2005-08-26 | 2007-03-08 | Hitachi Ltd | 半導体装置及びそれを用いた電力変換装置 |
| KR101638938B1 (ko) * | 2015-02-03 | 2016-07-13 | (주)인텍에프에이 | 멀티레벨 전력 변환 시스템 |
-
1984
- 1984-07-17 JP JP59148753A patent/JPS6130970A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007059737A (ja) * | 2005-08-26 | 2007-03-08 | Hitachi Ltd | 半導体装置及びそれを用いた電力変換装置 |
| JP4603956B2 (ja) * | 2005-08-26 | 2010-12-22 | 日立オートモティブシステムズ株式会社 | 電力変換装置 |
| KR101638938B1 (ko) * | 2015-02-03 | 2016-07-13 | (주)인텍에프에이 | 멀티레벨 전력 변환 시스템 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5107151A (en) | Switching circuit employing electronic devices in series with an inductor to avoid commutation breakdown and extending the current range of switching circuits by using igbt devices in place of mosfets | |
| US7924586B2 (en) | Substrate for AC/AC multiple-phase power converter | |
| US5805437A (en) | Power electronic circuit arrangement having plural power converters | |
| US5471376A (en) | Low-loss active voltage-clamp circuit for single-ended forward PWM converter | |
| KR101373170B1 (ko) | 컨버터 | |
| JP2957407B2 (ja) | ３レベルインバータ装置 | |
| EP0593737A1 (en) | Dual snubber circuit | |
| JP3926618B2 (ja) | 電力変換装置 | |
| JPS6130970A (ja) | トランジスタインバ−タ | |
| JP3379556B2 (ja) | スイッチング素子を有する回路装置 | |
| US6727605B1 (en) | Duty cycle phase number control of polyphase interleaved converters | |
| JPH0636591Y2 (ja) | ブリッジ型整流回路装置 | |
| JPH02294278A (ja) | インバータ装置 | |
| JPH06232714A (ja) | 電力用半導体回路装置 | |
| JPH0638507A (ja) | 電力変換装置 | |
| JP3150521B2 (ja) | ブリッジ回路及びインバータ装置 | |
| US6369639B2 (en) | Inverter circuit | |
| JP2004147475A (ja) | 整流装置 | |
| JPH08126351A (ja) | 電力変換装置 | |
| JPS60261372A (ja) | インバ−タ回路 | |
| JP2002119060A (ja) | ダイオード整流回路の入力高調波電流低減回路 | |
| JPS6340314Y2 (ja) | ||
| JPH0642246Y2 (ja) | 高耐圧電源回路 | |
| JPS631592Y2 (ja) | ||
| JPH0652395U (ja) | インバータ装置 |